JPH0652860B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0652860B2 JPH0652860B2 JP1055920A JP5592089A JPH0652860B2 JP H0652860 B2 JPH0652860 B2 JP H0652860B2 JP 1055920 A JP1055920 A JP 1055920A JP 5592089 A JP5592089 A JP 5592089A JP H0652860 B2 JPH0652860 B2 JP H0652860B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- mirror
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は発振回路に関する。
［従来の技術］ 第３図は、従来のＣＲ発振回路を示した電気回路図であ
る。
る。
この発振回路は、基本素子を集積回路内に形成し、集積
回路の外部接続端子に発振周波数調整用の抵抗を接続す
る、いわゆる一端子型の発振回路に対して広く用いられ
ている。
回路の外部接続端子に発振周波数調整用の抵抗を接続す
る、いわゆる一端子型の発振回路に対して広く用いられ
ている。
第３図において、破線で囲まれた部分は集積回路内に形
成されており、集積回路の外部接続端子ＰＴＭに発振周
波数調整用の充電抵抗ＰＲＧが接続されている。
成されており、集積回路の外部接続端子ＰＴＭに発振周
波数調整用の充電抵抗ＰＲＧが接続されている。
つぎに、第４図を参考にして回路動作の説明を行う。
ＲＳ型のフリップフロップＰＦＦの出力が“０”のとき
は、第４図に示す充電動作が行われる。フリップフロッ
プＰＦＦの出力が“０”のときには、トランジスタＰＴ
Ｒはオフ状態となる。そのため、キャパシタＰＣＰ１
は、充電抵抗ＰＲＧを通した充電電流により充電され
る。キャパシタＰＣＰ１の端子電圧ｖｂは、第４図に示
すようにしだいに増大する。端子電圧ｖｂが予め設定さ
れた電圧ｖ１よりも大きくなると、コンパレータＰＣＭ
１の出力は“１”から“０”になる。その結果、フリッ
プフロップＰＦＦがセットされ、出力が“０”から
“１”になる。
は、第４図に示す充電動作が行われる。フリップフロッ
プＰＦＦの出力が“０”のときには、トランジスタＰＴ
Ｒはオフ状態となる。そのため、キャパシタＰＣＰ１
は、充電抵抗ＰＲＧを通した充電電流により充電され
る。キャパシタＰＣＰ１の端子電圧ｖｂは、第４図に示
すようにしだいに増大する。端子電圧ｖｂが予め設定さ
れた電圧ｖ１よりも大きくなると、コンパレータＰＣＭ
１の出力は“１”から“０”になる。その結果、フリッ
プフロップＰＦＦがセットされ、出力が“０”から
“１”になる。
ＲＳ型のフリップフロップＰＦＦの出力が“１”になる
と、第４図に示す放電動作が行われる。フリップフロッ
プＰＦＦの出力が“１”のときには、トランジスタＰＴ
Ｒはオン状態となる。そのため、キャパシタＰＣＰ１に
蓄えられていた電荷は、放電抵抗ＰＲＧ１を通して放電
される。キャパシタＰＣＰ１の端子電圧ｖｂは、第４図
に示すようにしだいに減少する。端子電圧ｖｂが予め設
定された電圧ｖ２よりも小さくなると、コンパレータＰ
ＣＭ２の出力は“１”から“０”になる。その結果、フ
リップフロップＰＦＦがリセットされ、出力が“１”か
ら“０”になる。
と、第４図に示す放電動作が行われる。フリップフロッ
プＰＦＦの出力が“１”のときには、トランジスタＰＴ
Ｒはオン状態となる。そのため、キャパシタＰＣＰ１に
蓄えられていた電荷は、放電抵抗ＰＲＧ１を通して放電
される。キャパシタＰＣＰ１の端子電圧ｖｂは、第４図
に示すようにしだいに減少する。端子電圧ｖｂが予め設
定された電圧ｖ２よりも小さくなると、コンパレータＰ
ＣＭ２の出力は“１”から“０”になる。その結果、フ
リップフロップＰＦＦがリセットされ、出力が“１”か
ら“０”になる。
以上述べた動作が繰り返され、フリップフロップＰＦＦ
の出力は、第４図に示す充放電に従って反転し、発振出
力が得られる。
の出力は、第４図に示す充放電に従って反転し、発振出
力が得られる。
［解決しようとする課題］ 上記従来の発振回路では、放電動作が行われるときち、
キャパシタＰＣＰ１には、放電抵抗ＰＲＧ１を通して放
電電流が流れるとともに、充電抵抗ＰＲＧを通した充電
電流も流れる。そのため、充電抵抗ＰＲＧの値を放電抵
抗ＰＲＧ１の値に対してある程度大きくしないと、充電
電流の影響で十分な放電動作ができない。また、充電抵
抗ＰＲＧの値を小さくしようとして、放電抵抗ＰＲＧ１
の値を必要以上に小さくすると、放電時間が短くなり、
コンパレータＰＣＭ１、ＰＣＭ２およびフリップフロッ
プＰＦＦでの動作遅延に基くアンダーシュートが生じ、
発振特性に悪影響をもたらす。従って、充電抵抗ＰＲＧ
の値をあまり小さくすることができず、そのために充電
時の時定数が大きくなり、高い周波数で発振させること
ができなかった。
キャパシタＰＣＰ１には、放電抵抗ＰＲＧ１を通して放
電電流が流れるとともに、充電抵抗ＰＲＧを通した充電
電流も流れる。そのため、充電抵抗ＰＲＧの値を放電抵
抗ＰＲＧ１の値に対してある程度大きくしないと、充電
電流の影響で十分な放電動作ができない。また、充電抵
抗ＰＲＧの値を小さくしようとして、放電抵抗ＰＲＧ１
の値を必要以上に小さくすると、放電時間が短くなり、
コンパレータＰＣＭ１、ＰＣＭ２およびフリップフロッ
プＰＦＦでの動作遅延に基くアンダーシュートが生じ、
発振特性に悪影響をもたらす。従って、充電抵抗ＰＲＧ
の値をあまり小さくすることができず、そのために充電
時の時定数が大きくなり、高い周波数で発振させること
ができなかった。
また、第３図において破線で囲まれた部分を集積回路内
に形成した場合、以下に示すような問題があった。
に形成した場合、以下に示すような問題があった。
（１）放電抵抗ＰＲＧ１には半導体の拡散抵抗を用いる
ため、放電抵抗ＰＲＧ１の温度変化が大きくなり、その
ため安定した発振特性を得ることができない。
ため、放電抵抗ＰＲＧ１の温度変化が大きくなり、その
ため安定した発振特性を得ることができない。
（２）放電抵抗ＰＲＧ１の抵抗値のバラツキを少なくす
るため、放電抵抗ＰＲＧ１の形成面積を大きくする必要
がある。そのため、集積回路のチップ面積が増大する。
るため、放電抵抗ＰＲＧ１の形成面積を大きくする必要
がある。そのため、集積回路のチップ面積が増大する。
本発明の第１の目的は、高い周波数で発振させることの
できる発振回路を得ることである。
できる発振回路を得ることである。
本発明の第２の目的は、基本素子を集積回路内に形成し
たときに、温度特性にすぐれ、しかも集積回路のチップ
面積を小さくできる発振回路を得ることである。
たときに、温度特性にすぐれ、しかも集積回路のチップ
面積を小さくできる発振回路を得ることである。
［課題を解決するための手段］ 本発明における発振回路は、キャパシタの両端の電圧に
応じて充電モードまたは放電モードを選択する選択回路
を設け、 充電モードが選択されているときには、第１のスイッチ
ング回路により抵抗と上記キャパシタとに流れる充電電
流の経路を形成し、この充電電流により上記キャパシタ
に電荷を充電し、 放電モードが選択されているときには、第２のスイッチ
ング回路によりカレントミラー回路の基準トランジスタ
と上記抵抗とに流れる基準電流の経路を形成し、第３の
スイッチング回路によりカレントミラー回路のミラート
ランジスタと上記キャパシタとに流れるミラー電流の経
路を形成し、このミラー電流により上記キャパシタの電
荷を放電し、 上記キャパシタにおける充放電に対応して発振出力を得
るものである。
応じて充電モードまたは放電モードを選択する選択回路
を設け、 充電モードが選択されているときには、第１のスイッチ
ング回路により抵抗と上記キャパシタとに流れる充電電
流の経路を形成し、この充電電流により上記キャパシタ
に電荷を充電し、 放電モードが選択されているときには、第２のスイッチ
ング回路によりカレントミラー回路の基準トランジスタ
と上記抵抗とに流れる基準電流の経路を形成し、第３の
スイッチング回路によりカレントミラー回路のミラート
ランジスタと上記キャパシタとに流れるミラー電流の経
路を形成し、このミラー電流により上記キャパシタの電
荷を放電し、 上記キャパシタにおける充放電に対応して発振出力を得
るものである。
［実施例］ 以下、図面に基いて本発明の一実施例の説明を行う。
本実施例は、基本素子を集積回路内に形成し、集積回路
の外部接続端子に発振周波数調整用の抵抗を接続する、
いわゆる一端子型の発振回路に対するものである。
の外部接続端子に発振周波数調整用の抵抗を接続する、
いわゆる一端子型の発振回路に対するものである。
第１図において、破線で囲まれた部分は集積回路内に形
成されており、集積回路の外部接続端子ＴＭに発振周波
数調整用の抵抗ＲＧが接続されている。
成されており、集積回路の外部接続端子ＴＭに発振周波
数調整用の抵抗ＲＧが接続されている。
ＳＬは選択回路であり、入力電圧に応じて充電モードま
たは放電モードを選択するものである。この選択回路Ｓ
Ｌは、入力電圧を予め設定された電圧ｖ１およびｖ２と
比較するコンパレータＣＭ１およびＣＭ２と、コンパレ
ータＣＭ１およびＣＭ２の出力に応じてセットまたはリ
セットされるＲＳ型のフリップフロップＦＦからなる。
たは放電モードを選択するものである。この選択回路Ｓ
Ｌは、入力電圧を予め設定された電圧ｖ１およびｖ２と
比較するコンパレータＣＭ１およびＣＭ２と、コンパレ
ータＣＭ１およびＣＭ２の出力に応じてセットまたはリ
セットされるＲＳ型のフリップフロップＦＦからなる。
ＭＲはカレントミラー回路であり、上記選択回路ＳＬに
より放電モードが選択されているときに、基準電流が流
れる基準トランジスタＴＲ１と、ミラー電流が流れるミ
ラートランジスタＴＲ２とからなる。
より放電モードが選択されているときに、基準電流が流
れる基準トランジスタＴＲ１と、ミラー電流が流れるミ
ラートランジスタＴＲ２とからなる。
ＲＧは抵抗であり、上記選択回路ＳＬにより、充電モー
ドが選択されているときに充電電流が流れ、放電モード
が選択されているときに基準電流が流れる。
ドが選択されているときに充電電流が流れ、放電モード
が選択されているときに基準電流が流れる。
ＣＰはキャパシタであり、上記選択回路ＳＬにより、充
電モードが選択されているときに充電電流が流れ、放電
モードが選択されているときにミラー電流が流れる。こ
のキャパシタＣＰの両端の電圧は、上記コンパレータＣ
Ｍ１およびＣＭ２のの入力電圧となっている。
電モードが選択されているときに充電電流が流れ、放電
モードが選択されているときにミラー電流が流れる。こ
のキャパシタＣＰの両端の電圧は、上記コンパレータＣ
Ｍ１およびＣＭ２のの入力電圧となっている。
ＳＷ１は第１のスイッチング回路であり、上記選択回路
ＳＬにより充電モードが選択されているときに、上記抵
抗ＲＧと上記キャシパシタＣＰとに流れる充電電流の経
路を形成するものである。この第１のスイッチング回路
ＳＷ１と、後述の第２のスイッチング回路ＳＷ２および
第３のスイッチング回路ＳＷ３は、例えばトランスミッ
ションゲートにより構成されている。
ＳＬにより充電モードが選択されているときに、上記抵
抗ＲＧと上記キャシパシタＣＰとに流れる充電電流の経
路を形成するものである。この第１のスイッチング回路
ＳＷ１と、後述の第２のスイッチング回路ＳＷ２および
第３のスイッチング回路ＳＷ３は、例えばトランスミッ
ションゲートにより構成されている。
ＳＷ２は第２のスイッチング回路であり、上記選択回路
ＳＬにより放電モードが選択されているときに、上記基
準トランジスタＴＲ１と上記抵抗ＲＧとに流れる基準電
流の経路を形成するものである。
ＳＬにより放電モードが選択されているときに、上記基
準トランジスタＴＲ１と上記抵抗ＲＧとに流れる基準電
流の経路を形成するものである。
ＳＷ３は第３のスイッチング回路であり、上記選択回路
ＳＬにより放電モードが選択されているときに、上記ミ
ラートランジスタＴＲ２と上記キャパシタＣＰとに流れ
るミラー電流の経路を形成するものである。
ＳＬにより放電モードが選択されているときに、上記ミ
ラートランジスタＴＲ２と上記キャパシタＣＰとに流れ
るミラー電流の経路を形成するものである。
つぎに、第２図を参考にして本実施例の動作の説明を行
う。
う。
ＲＳ型のフリップフロップＦＦの出力Ｑが“０”でが
“１”ときには、充電モードとなり、第２図に示す充電
動作が行われる。フリップフロップＦＦの出力により、
第１のスイッチング回路ＳＷ１はオン状態に、第２のス
イッチング回路ＳＷ２および第３のスイッチング回路Ｓ
Ｗ３はオフ状態になる。キャパシタＣＰには、抵抗ＲＧ
および第１のスイッチング回路ＳＷ１を通して充電電流
のみが流れる。充電によりキャパシタＣＰの端子電圧ｖ
ａは、第２図に示すようにしだいに増大する。端子電圧
ｖａが予め設定された電圧ｖ１よりも大きくると、コン
パレータＣＭ１の出力は“１”から“０”になる。その
結果、フリップフロップＦＦがセットされ、出力Ｑは
“０”から“１”に、出力は“１”から“０”にな
る。
“１”ときには、充電モードとなり、第２図に示す充電
動作が行われる。フリップフロップＦＦの出力により、
第１のスイッチング回路ＳＷ１はオン状態に、第２のス
イッチング回路ＳＷ２および第３のスイッチング回路Ｓ
Ｗ３はオフ状態になる。キャパシタＣＰには、抵抗ＲＧ
および第１のスイッチング回路ＳＷ１を通して充電電流
のみが流れる。充電によりキャパシタＣＰの端子電圧ｖ
ａは、第２図に示すようにしだいに増大する。端子電圧
ｖａが予め設定された電圧ｖ１よりも大きくると、コン
パレータＣＭ１の出力は“１”から“０”になる。その
結果、フリップフロップＦＦがセットされ、出力Ｑは
“０”から“１”に、出力は“１”から“０”にな
る。
ＲＳ型のフリップフロップＦＦの出力Ｑが“１”に、
が“０”になり、放電モードになると、第２図に示す放
電動作が行われる。フリップフロップＰＦＦの出力によ
り、第１のスイッチング回路ＳＷ１はオフ状態に、第２
のスイッチング回路ＳＷ２および第３のスイッチング回
路ＳＷ３はオン状態になる。その結果、カレントミラー
回路ＭＲの基準トランジスタＴＲ１には、抵抗ＲＧおよ
び第２のスイッチング回路ＳＷ２を通して、基準電流が
流れる。カレントミラー回路ＭＲのミラートランジスタ
ＴＲ２には、基準トランジスタＴＲ１に流れる基準電流
とほぼ大きさの等しいミラー電流が流れる。本実施例の
ように、カレントミラー回路ＭＲが集積回路内に形成さ
れている場合には、基準トランジスタＴＲ１とミラート
ランジスタＴＲ２の特性が極めて類似しているため、基
準電流とミラー電流の大きさは一致しているとみなすこ
とができる。ミラー電流は、第３のスイッチング回路Ｓ
Ｗ３を通してキャパシタＣＰから流れ、キャパシタＣＰ
の電荷は放電される。第２のスイッチング回路ＳＷ２は
オフ状態であるため、キャパシタＣＰにはミラー電流
（＝基準電流）のみが放電電流として流れる。放電によ
りキャパシタＣＰの端子電圧ｖａは、第２図に示すよう
にしだいに減少する。端子電圧ｖａが予め設定された電
圧ｖ２よりも小さくなると、コンパレータＣＭ２の出力
は“１”から“０”になる。その結果、フリップフロッ
プＦＦがリセットされ、出力Ｑは、“１”から“０”
に、出力は“０”から“１”になる。
が“０”になり、放電モードになると、第２図に示す放
電動作が行われる。フリップフロップＰＦＦの出力によ
り、第１のスイッチング回路ＳＷ１はオフ状態に、第２
のスイッチング回路ＳＷ２および第３のスイッチング回
路ＳＷ３はオン状態になる。その結果、カレントミラー
回路ＭＲの基準トランジスタＴＲ１には、抵抗ＲＧおよ
び第２のスイッチング回路ＳＷ２を通して、基準電流が
流れる。カレントミラー回路ＭＲのミラートランジスタ
ＴＲ２には、基準トランジスタＴＲ１に流れる基準電流
とほぼ大きさの等しいミラー電流が流れる。本実施例の
ように、カレントミラー回路ＭＲが集積回路内に形成さ
れている場合には、基準トランジスタＴＲ１とミラート
ランジスタＴＲ２の特性が極めて類似しているため、基
準電流とミラー電流の大きさは一致しているとみなすこ
とができる。ミラー電流は、第３のスイッチング回路Ｓ
Ｗ３を通してキャパシタＣＰから流れ、キャパシタＣＰ
の電荷は放電される。第２のスイッチング回路ＳＷ２は
オフ状態であるため、キャパシタＣＰにはミラー電流
（＝基準電流）のみが放電電流として流れる。放電によ
りキャパシタＣＰの端子電圧ｖａは、第２図に示すよう
にしだいに減少する。端子電圧ｖａが予め設定された電
圧ｖ２よりも小さくなると、コンパレータＣＭ２の出力
は“１”から“０”になる。その結果、フリップフロッ
プＦＦがリセットされ、出力Ｑは、“１”から“０”
に、出力は“０”から“１”になる。
以上述べた動作が繰り返され、フリップフロップＦＦの
出力は、第２図に示す充放電に従って反転し、発振出力
が得られる。
出力は、第２図に示す充放電に従って反転し、発振出力
が得られる。
以上のように、カレントミラー回路ＭＲを設けたことに
より、放電時にキャパシタＣＰに流れる放電電流は、抵
抗ＲＧの値で決まる定電流となる。そのため、第３図で
示した従来例のように、放電抵抗を設ける必要がない。
より、放電時にキャパシタＣＰに流れる放電電流は、抵
抗ＲＧの値で決まる定電流となる。そのため、第３図で
示した従来例のように、放電抵抗を設ける必要がない。
従って、抵抗ＲＧの値を小さくでき、高い周波数での発
振が可能となる。また、集積回路内に放電抵抗等を設け
るが必要ないため、温度特性にすぐれた発振回路が得ら
れるとともに、集積回路のチップ面積を小さくできる。
振が可能となる。また、集積回路内に放電抵抗等を設け
るが必要ないため、温度特性にすぐれた発振回路が得ら
れるとともに、集積回路のチップ面積を小さくできる。
［効果］ 本発明によれば、カレントミラー回路を設けたことによ
り、放電時にキャパシタに流れる放電電流は、発振周波
数調整用の抵抗の値で決まる定電流となるため、放電抵
抗を設ける必要がない。
り、放電時にキャパシタに流れる放電電流は、発振周波
数調整用の抵抗の値で決まる定電流となるため、放電抵
抗を設ける必要がない。
従って、 （１）発振周波数調整用の抵抗の値を小さくでき、高い
周波数での発振が可能となる。
周波数での発振が可能となる。
（２）基本素子を集積回路内に形成したときに、集積回
路内に放電抵抗等を設けるが必要ないため、温度特性に
すぐれた発振回路が得られるとともに、集積回路のチッ
プ面積を小さくできる。
路内に放電抵抗等を設けるが必要ないため、温度特性に
すぐれた発振回路が得られるとともに、集積回路のチッ
プ面積を小さくできる。
第１図は本発明の一実施例を示した電気回路図、第２図
は第１図の動作を説明するための説明図、第３図は従来
例を示した電気回路図、第４図は第３図の動作を説明す
るための説明図である。 ＳＬ……選択回路 ＭＲ……カレントミラー回路 ＲＧ……抵抗 ＣＰ……キャパシタ ＳＷ１……第１のスイッチング回路 ＳＷ２……第２のスイッチング回路 ＳＷ３……第３のスイッチング回路
は第１図の動作を説明するための説明図、第３図は従来
例を示した電気回路図、第４図は第３図の動作を説明す
るための説明図である。 ＳＬ……選択回路 ＭＲ……カレントミラー回路 ＲＧ……抵抗 ＣＰ……キャパシタ ＳＷ１……第１のスイッチング回路 ＳＷ２……第２のスイッチング回路 ＳＷ３……第３のスイッチング回路
Claims (1)
- 【請求項１】入力電圧に応じて充電モードまたは放電モ
ードを選択する選択回路と、 放電モードが選択されているときに、基準電流が流れる
基準トランジスタとミラー電流が流れるミラートランジ
スタとからなるカレントミラー回路と、 充電モードが選択されているときに充電電流が流れ、放
電モードが選択されているときに基準電流が流れる抵抗
と、 充電モードが選択されているときに充電電流が流れ、放
電モードが選択されているときにミラー電流が流れ、そ
の両端の電圧が上記選択回路の入力電圧に対応するキャ
パシタと、 充電モードが選択されているときに、上記抵抗と上記キ
ャパシタとに流れる充電電流の経路を形成する第１のス
イッチング回路と、 放電モードが選択されているときに、上記基準トランジ
スタと上記抵抗とに流れる基準電流の経路を形成する第
２のスイッチング回路と、 放電モードが選択されているときに、上記ミラートラン
ジスタと上記キャパシタとに流れるミラー電流の経路を
形成する第３のスイッチング回路と からなる発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055920A JPH0652860B2 (ja) | 1989-03-08 | 1989-03-08 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055920A JPH0652860B2 (ja) | 1989-03-08 | 1989-03-08 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02235427A JPH02235427A (ja) | 1990-09-18 |
| JPH0652860B2 true JPH0652860B2 (ja) | 1994-07-06 |
Family
ID=13012545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055920A Expired - Fee Related JPH0652860B2 (ja) | 1989-03-08 | 1989-03-08 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652860B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4655347B2 (ja) * | 2000-09-26 | 2011-03-23 | 東芝ライテック株式会社 | 電圧周波数変換回路および点灯装置 |
| JP5423095B2 (ja) * | 2009-03-27 | 2014-02-19 | 株式会社デンソー | 波形生成回路 |
-
1989
- 1989-03-08 JP JP1055920A patent/JPH0652860B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02235427A (ja) | 1990-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670915A (en) | Accurate RC oscillator having peak - to - peak voltage control | |
| JP3281357B2 (ja) | スイッチング電源 | |
| JP3594631B2 (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| JPH0661803A (ja) | スイッチ式キャパシタ電荷ポンプ及びこれを具える鋸波発振器 | |
| EP0840955B1 (en) | Microcontroller with firmware selectable oscillator trimming | |
| US20060181339A1 (en) | Semiconductor device with resistor element | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US5883504A (en) | Power supply unit | |
| JP2883953B2 (ja) | 弛張発振器 | |
| JPH0652860B2 (ja) | 発振回路 | |
| JP3168425B2 (ja) | 集積ｍｏｓｆｅｔ抵抗及び発振器周波数の制御及びトリム方法とその装置 | |
| JP3897942B2 (ja) | 電圧供給回路 | |
| JPH06318935A (ja) | 同期信号検出装置 | |
| CN100394686C (zh) | 精密容限电路 | |
| EP0574979B1 (en) | Sawtooth oscillator | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| JP2999781B2 (ja) | 発振回路 | |
| JPH09121142A (ja) | 発振回路 | |
| JP2717829B2 (ja) | タイマ装置 | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JPS63251820A (ja) | 定電流源回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| EP1096676A1 (en) | Oscillator with elevated precision and stability | |
| JPH08148978A (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JPH08106335A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |