JPH0651948U - プリント配線板 - Google Patents

Abstract

(57)【要約】 【目的】 ただ１種類のプリント配線基板を使用して、
形状が同一で、アドレス信号線の数が異なる複数種類の
メモリＩＣの使用を可能にしたプリント配線板を提供す
ることを目的とする。 【構成】 プリント配線板２０に回路切り替えパッド１
３を設け、メモリＩＣの種類に応じて、パッドの接続方
法を変えることにより、上位アドレス信号線の回路を切
り替える。また、パッドの接続にネットワークジャンパ
ーを使用し、その搭載位置を変えることにより、アドレ
ス信号線の回路を切り替えることを可能にした。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＩＣメモリカード、メモリボード、メモリモジュールなどのメモリ 装置に用いる、少なくとも一つのメモリＩＣと、制御回路を構成するＩＣ、コン デンサ、抵抗などの電子部品とを搭載するプリント配線板に関するものである。

【０００２】

【従来の技術】

従来、プリント配線板に種類の異なるメモリＩＣを搭載する場合には、例えば 図６及び図７に示したように、プリント配線板の上位アドレス信号線の配線が異 なるため、使用するメモリＩＣのメモリ容量ごとに別の種類のプリント配線板を 作製することが必要とされていた。このため、基板の種類が増えることにより、 基板の在庫管理が繁雑になる、開発により多くの時間とコストを必要とする、な どのような問題があった。

【０００３】 また、使用するメモリＩＣの種類毎にメモリＩＣを搭載する場所を同一基板上 に各々設けて、プリント配線板を作製するので、それだけ余計なスペースを必要 とし、プリント配線板の大きさに限度がある場合には、そのプリント配線板を用 いるメモリ装置の容量に制約を生じると言う問題もあり、プリント配線板の大き さに限度がない場合でも、プリント配線板が必要以上に大きくなり、コストアッ プになると言う欠点があった。

【０００４】

【考案が解決しようとする課題】

本考案は、使用するメモリＩＣの種類が異なることによって、別個のプリント 配線板の作製を必要とする問題点、メモリ装置の容量に制約を生じると言う問題 点、プリント配線板が必要以上に大きくなると言う問題点などを解決するため、 種々の検討の結果なされたもので、その目的とするところは、ただ１種類のプリ ント配線板を用いて、メモリＩＣの種類に応じてプリント配線板上のパッドの接 続方法を変えることにより、複数の種類のメモリＩＣに対応することを可能とし たプリント配線板を提供するにある。

【０００５】

【課題を解決するための手段】

即ち本考案は、ＩＣメモリカード、メモリボード、メモリモジュールなどのメ モリ装置に用いる、少なくとも１個のメモリＩＣと、制御回路を構成するＩＣ、 コンデンサ、抵抗などの電子部品とを搭載するプリント配線板において、メモリ ＩＣの種類に応じてプリント配線板上のパッドの接続方法を変え、上位アドレス 信号線の回路を切り替えることにより、ただ１種類のプリント配線板で、形状が 同一で、アドレス信号線の数の異なる複数種類のメモリＩＣの使用を可能にした ことを特徴とし、ネットワークジャンパー、ジャンパーチップなどの接続部品を 使用し、その搭載位置を変えることにより、上位アドレス信号線の回路を切り替 え可能にしたことを特徴とするプリント配線板である。

【０００６】 以下、本考案を図をもとに説明する。図１は本考案におけるプリント配線板の 一例で、図２はそのブロック図である。この例におけるプリント配線板は、３本 の上位アドレス信号線でメモリＩＣをデコードするプリント配線板である。

【０００７】 図３はこの例におけるプリント配線板に搭載されるメモリＩＣの例を示したも ので、図３（ａ）はアドレス信号線がＡ_n-1（２）（ｎはメモリＩＣのメモリ容 量によって決まる整数）までの低容量のメモリＩＣであり、図３（ｂ）はアドレ ス信号線がＡ_n（３）までの高容量のメモリＩＣである。本考案は、これらのよ うに形状が同一で、アドレス信号線の数が異なる、即ち種類の異なるメモリＩＣ を、図１のプリント配線板の中のメモリＩＣ（１４）の同じ位置に搭載すること を可能にしようとするもので、その方法について以下に説明する。

【０００８】 尚、Ａ_n-1はｎ−１番目のアドレス信号、ＤＥＣ０はデューダに入る最下位の アドレス信号を示し、以下、符号（１）〜（６）、（８）〜（１０）の同形式の 記号はいずれも同様にアドレス信号を示すが、以下の説明および図面中では、そ れぞれに対応するアドレス信号線および接続用のパッドも合わせて、同じ記号と 同じ符号で表記することとする。

【０００９】 図４はアドレス信号線の切り替え部分の回路図である。メモリＩＣのメモリ容 量により、メモリＩＣに配線されるアドレス信号が、Ａ_n-1（２）までの低容量 の場合、Ａ_n（３）はＤＥＣ０（８）（デコード０信号）、Ａ_n+1（４）はＤＥＣ １（９）、Ａ_n+2（５）はＤＥＣ２（１０）に配線される。また、メモリＩＣに 配線されるアドレス信号が、Ａ_n（３）までの高容量の場合、Ａ_n+1（４）はＤＥ Ｃ０（８）、Ａ_n+2（５）はＤＥＣ１（９）、Ａ_n+3（６）はＤＥＣ２（１０）に 配線される。

【００１０】 図５（ａ）は、図４の回路図をもとに設計された、この例におけるプリント配 線板（２０）の上位アドレス信号線の回路を切り替えるためのパッドの配置の一 例で、図１及び図２の点線で囲まれたアドレス信号線の回路切り替えパッド （１３）の拡大図である。アドレス信号線Ａ_n（３）、Ａ_n+1（４）、Ａ_n+2（５ ）、Ａ_n+3（６）のパッドは、各々２個ずつ存在するが、これらはプリント配線 板のスルーホールにより他の層で配線し、同一信号のパッドにする。これらのパ ッドに、ジャンパーチップ、ネットワークジャンパー（複数個のジャンパーチッ プを一体化したもの）などの部品を位置を変えて搭載することにより、上位アド レス信号線を切り替える。

【００１１】 図５（ｂ）は、低容量のメモリＩＣを用いたプリント配線板における、ネット ワークジャンパー（１２）を用いた場合の搭載方法である。この場合、Ａ_n（３ ）とＤＥＣ０（８）、Ａ_n+1（４）とＤＥＣ１（９）、Ａ_n+2（５）とＤＥＣ２（ １０）、Ａ_n+3（６）とＮＣ（１１）が各々導通することになり、低容量のメモ リＩＣを用いたプリント配線板における、上位アドレス信号線の配線となる。

【００１２】 また、図５（ｃ）は、高容量のメモリＩＣを用いたプリント配線板における、 ネットワークジャンパー（１２）を用いた場合の搭載方法である。この場合、Ａ _n （３）とメモリＩＣの最上位アドレス信号線（７）、Ａ_n+1（４）とＤＥＣ０（ ８）、Ａ_n+2（５）とＤＥＣ１（９）、Ａ_n+3（６）とＤＥＣ２（１０）が各々導 通することになり、高容量のメモリＩＣを用いたプリント配線板における、上位 アドレス信号線の配線となる。

【００１３】 これらは、１つのネットワークジャンパー（１２）の搭載位置をそのスぺース 内でずらすことにより、上位アドレス信号線を切り替えることを可能とした、本 考案の一例である。

【００１４】 本考案で用いる、アドレス信号線の回路を切り替えるためのパッドの形状、大 きさ、およびクリアランスは、使用するネットワークジャンパー（１２）やジャ ンパーチップなどの部品の形状に適応したものにすることが好ましい。ただし、 高容量のメモリＩＣの最上位アドレス信号線（７）、ＤＥＣ０（８）、ＤＥＣ１ （９）、ＤＥＣ２（１０）のパッドから、各々の信号線が引き出せるだけのクリ アランスは最低限必要とする。

【００１５】

【考案の効果】

本考案に従うと、プリント配線板上のパットの接続方法を変えることによって 、上位アドレス信号線を切り替えることが出来るので、メモリ容量の異なる複数 の種類のメモリＩＣでもプリント配線板の同じ位置に搭載すればよく、ただ１種 類のプリント配線板で対応することが可能となる。その結果、従来の、使用する メモリＩＣの容量ごとに種類の異なるプリント配線板を作製することによって、 基板の在庫管理が繁雑になる、開発により多くの時間とコストを必要とするなど 問題や、あるいは、従来の、使用するメモリＩＣの種類の数だけ同一基板上に余 計なスペースを必要とするためプリント配線板を用いるメモリ装置の容量に制約 を生じる問題や、プリント配線板が必要以上に大きくなるため、コストアップに なると言う欠点が除かれ、低コストでメモリＩＣの種類に応じて臨機応変に対応 することが求められるプリント配線板として好適である。

【図面の簡単な説明】

【図１】本考案におけるプリント配線板の一例を示す図
である。

【図２】図１に示したプリント配線板のブロック図であ
る。

【図３】本考案におけるプリント配線板に搭載するメモ
リＩＣの一例を示す図で、（ａ）は低容量のメモリＩ
Ｃ、（ｂ）は高容量のメモリＩＣである。

【図４】本考案におけるアドレス切り替え部分の回路図
の一例である。

【図５】（ａ）は図４の回路図をもとに設計された、上
位アドレス信号線の回路を切り替えるためのパッドの配
置の一例を示し、図２および図３中の点線で囲まれた部
分の拡大図で、（ｂ）は低容量のメモリＩＣを使用する
場合の、ネットワークジャンパーを用いた接続方法の一
例、（ｃ）は高容量のメモリＩＣを使用する場合の、ネ
ットワークジャンパーを用いた接続方法の一例を示す図
である。

【図６】従来のプリント配線板における上位アドレス信
号線の回路図の例を示す図で、（ａ）は低容量のメモリ
ＩＣを使用する場合、（ｂ）は高容量のメモリＩＣを使
用する場合の例である。

【図７】従来のプリント配線板のブロック図で、（ａ）
は低容量のメモリＩＣを使用する場合、（ｂ）は高容量
のメモリＩＣを使用する場合の例である。

【符号の説明】

１〜６、８〜１０ アドレス信号（アドレス信号線およ
びパッドを含む） ７ 最上位アドレス信号線 １１ Ｎ．Ｃ １２ ネットワークジャンパー １３ 回路切り替えパッド １４ メモリＩＣ １５ コネクタ １６、１９ バス線 １７ 電源制御回路 １８ 制御回路 ２０ プリント配線板 ２１ 制御信号

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 ＩＣメモリカード、メモリボード、メモ
   リモジュールなどのメモリ装置に用いる、少なくとも１
   個のメモリＩＣと、制御回路を構成するＩＣ、コンデン
   サ、抵抗などの電子部品とを搭載するプリント配線板に
   おいて、メモリＩＣの種類に応じてプリント配線板上の
   パッドの接続方法を変え、上位アドレス信号線の回路を
   切り替えることにより、ただ１種類のプリント配線板
   で、形状が同一で、アドレス信号線の数の異なる複数種
   類のメモリＩＣの使用を可能にしたことを特徴とするプ
   リント配線板。
2. 【請求項２】 ネットワークジャンパー、ジャンパーチ
   ップなどの接続部品を使用し、その搭載位置を変えるこ
   とにより、上位アドレス信号線の回路を切り替え可能に
   したことを特徴とする、請求項１記載のプリント配線
   板。