JP4429498B2 - 表面実装構造 - Google Patents
表面実装構造 Download PDFInfo
- Publication number
- JP4429498B2 JP4429498B2 JP2000232785A JP2000232785A JP4429498B2 JP 4429498 B2 JP4429498 B2 JP 4429498B2 JP 2000232785 A JP2000232785 A JP 2000232785A JP 2000232785 A JP2000232785 A JP 2000232785A JP 4429498 B2 JP4429498 B2 JP 4429498B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- surface mount
- pad
- signal
- surface mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、表面実装構造に関し、特に、信号線の終端にて当該信号線の態様に応じて所定の表面実装の形状を適宜変更可能な表面実装構造に関する。
【0002】
【従来の技術】
従来においては、プリント基板上に配置された信号線の終端にて、各信号線の遅延時間などのバランスを取るために配設される等価負荷を形成する際に、表面実装が利用されている。この等価負荷を形成する表面実装の方法は二通り知られている。
一つ目の方法を図14に示す。同図においては、プリント基板上に、終端用の上記信号線100,101に接続された表面実装素子用の第一のパッド102および第二のパッド103と、グランド線104に接続された表面実装素子用の第三のパッド105および第四のパッド106とを配置する。そして、チップキャパシター等の表面実装素子107,108を上記第一のパッド102および第三のパッド105間と、上記第二のパッド103および第四のパッド106間との間に配置して等価負荷のパターンを形成する方法である。
次に、二つ目の方法を図15に示す。同図においては、プリント基板上に、終端用の上記信号線110,111に接続された表面実装素子用の第五のパッド112および第六のパッド113とを配置する。そして、チップキャパシター等の表面実装素子114を同第五のパッド112および第六のパッド113間に配置して等価負荷のパターンを形成する方法である。
これらの二つの方法は、信号線に送信される信号の態様や、要求されるスペックに対応して、適宜一方の方法が設計段階で選択され、プリント基板にはどちらか一方のパターンが形成されることになる。
【0003】
【発明が解決しようとする課題】
上述した従来の表面実装方法においては、一方の方法によってプリント基板上に等価負荷のパターンが配設されてしまうと、その後に信号線に送信される信号の態様に設計変更があった場合、再度、この配設したパターンをプリント基板上から削除して、設計変更後のパターンをプリント基板上に配設しなければならなかった。
本発明は、上記課題にかんがみてなされたもので、信号線に送信される信号の態様や要求されるスペック等に設計変更があった場合においても、柔軟に当該設計変更に対応することが可能な表面実装構造の提供を目的とする。
【0004】
【課題を解決するための手段】
上記目的を達成するため、本発明の表面実装構造は、プリント基板上にて互いに略均等な間隔を隔てつつ正方形の頂角部に配置された表面実装素子用の第一〜第四のパッドを有し、互いに隣接する上記表面実装素子用の第一および第二のパッドは終端用の信号線に接続し、上記表面実装素子用の第三および第四のパッドを所定の基準電位を供給するラインに接続し、表面実装素子が上記第一および第二のパッド間あるいは上記第一および第三のパッド間と上記第二および第四のパッド間との間に配置可能とし、上記表面実装素子は、上記信号線が差動信号を形成する場合、各信号線の各電位と所定の基準電位との電位差に基づいて、第一および第二のパッド間あるいは上記第一および第三のパッド間と上記第二および第四のパッド間とに適宜配置される構成としてある。
【0005】
上記のように構成した表面実装構造においては、信号線の終端に配置され、適宜状況に対応して表面実装素子の配設方法を選択可能な表面実装構造を提供する。かかる場合、本発明にかかる表面実装構造をプリント基板上にて互いに略均等な間隔を隔てつつ正方形の頂角部に配置された表面実装素子用の第一〜第四のパッドを有する構成とした。そして、表面実装素子を所定のパッド間に適宜配置することによって、二通りの表面実装素子の配設方法を可能とした。ここで、上記第一〜第四のパッドは、互いに隣接するように配置されているとともに、同第一および第二のパッドは終端用の信号線に接続されている。また、同第三および第四のパッドは、グランド線に接続されている。
【0006】
このように構成および配置された各第一〜第四のパッド間に、上述した二通りの方法によって、表面実装素子を配設することとなる。第一の配設方法は、上記表面実装素子を第一および第二のパッド間に配置して所定の回路を形成する。第二の方法は、表面実装素子を上記第一および第三のパッド間と上記第二および第四のパッド間との間に配置して所定の回路を成形する。このように、第一〜第四のパッドを構成し、表面実装素子を所定の第一〜第四のパッド間に適宜配置することによって、二通りの表面実装素子の配設方法から、所望の一つの配設方法を選択することを可能にする。
また、上記表面実装素子は、上記信号線が差動信号を形成する場合、各信号線の各電位と所定の基準電位との電位差に基づいて、第一および第二のパッド間あるいは上記第一および第三のパッド間と上記第二および第四のパッド間とに適宜配置される。該構成は、信号線に送信される信号が差動信号を形成する場合の表面実装素子の配置である。
この配置では、各信号線の各電位と所定の基準電位との電位差が考慮されている。例えば「一方の信号線の電位と所定の基準電位との電位差」および「他方の信号線の電位と同所定の基準電位との電位差」が略均等、すなわち、信号線のバランスが取れている場合は、グランド線に信号電流が流れない。従って、各信号線をグランド線に接続する必要がないこととなり、表面実装素子を第一および第二のパッド間に配置すれば良いこととなる。反対に、「一方の信号線の電位と所定の基準電位との電位差」および「他方の信号線の電位と同所定の基準電位との電位差」のバランスが取れていない場合は、グランド線に信号電流を流す必要があるので、グランド線に接続された第三のパッドおよび第四のパッドを利用する。すなわち、表面実装素子を第一および第三のパッド間と上記第二および第四のパッド間との間に配置する。
【0007】
上述した第三および第四のパッドは共にグランド線に接続されることになる。かかる場合にて当該第三および第四のパッドを一体に形成するとプリント基板上の基板面を効率よく利用できて好適である。かかる態様の一例として、上記第三および第四のパッドは、一体に形成される構成としてもよい。該構成においては、第三および第四のパッドを一体に形成する。これによって、プリント基板上において、当該第三および第四のパッドが占める面積を小さくすることが可能になり、プリント基板面を効率的に利用することが可能になる。
【0008】
第一〜第四のパッド間に配置される表面実装素子の態様を示す一例として、請求項2にかかる発明は、上記請求項1に記載の表面実装構造において、上記表面実装素子は、ジャンパによって上記第一〜第四のパッド間に適宜配置される構成としてある。上記のように構成した請求項2にかかる発明においては、第一〜第四のパッド間をジャンパする態様にて表面実装素子を配置する。これにより、簡易な構成にて表面実装を形成することができるとともに、表面実装の態様を容易に変更することが可能になる。
【0009】
第一〜第四のパッド間に配置される表面実装素子の態様を示す他の一例として、請求項3にかかる発明は、上記請求項1または請求項2に記載の表面実装構造において、上記表面実装素子は、プリント配線によって上記第一〜第四のパッド間に配置される構成としてある。上記のように構成した請求項3にかかる発明においては、第一〜第四のパッド間にプリント配線にて表面実装素子を配置する。これにより、第一〜第四のパッドと表面実装素子とにより構成される表面実装構造を簡素化することが可能になる。
【0010】
上述してきた表面実装素子の具体的態様の一例として、請求項4にかかる発明は、上記請求項1〜請求項3のいずれか1項に記載の表面実装構造において、上記表面実装素子は、チップキャパシターにて形成される構成としてある。上記のように構成した請求項4にかかる発明においては、表面実装素子をチップキャパシターにて形成する。
【0013】
【発明の効果】
以上説明したように本発明は、プリント基板上に第一〜第四のパッドを構成し、表面実装素子を上記第一〜第四のパッド間に適宜配置することによって、二通りの表面実装素子の配設方法から所望の一つの方法を選択することが可能な表面実装構造を提供することができる。さらに、表面実装素子を各パッド間に配置するに際して考慮される条件の一態様を示している。
【0014】
さらに、請求項2にかかる発明によれば、簡易な構成にて表面実装を形成することができるとともに、表面実装の態様を容易に変更することが可能になる。
さらに、請求項3にかかる発明によれば、各パッドと表面実装素子にて構成される表面実装構造を簡素化することが可能になる。
さらに、請求項4にかかる発明によれば、表面実装素子の一態様を示すことができる。
【0015】
【発明の実施の形態】
以下、図面にもとづいて本発明の実施形態を説明する。
図1は、本発明の一実施形態にかかる表面実装構造のクレーム対応図を示している。
同図において、表面実装構造Aは、プリント基板P上に形成され、図示しない表面実装素子を配置して形成されるものであり、終端用の信号線Sに接続して配設されるとともに、この表面実装素子を配置して等価負荷等を配設するために、第一から第四のパッドがプリント基板P上に配置されている。この信号線Sは、信号線S1と、信号線S2とにより構成され、信号線S1の終端には、表面実装素子を配置させるための第一のパッドC1が接続されている。
【0016】
また、信号線S2の終端には、表面実装素子を配置させるための第二のパッドC2が接続されている。また、表面実装素子を配置させるための第三のパッドC3はグランド線G1に接続されている。そして、グランド線G2には、表面実装素子を配置させるための第四のパッドC4が接続されている。これらの第一のパッドC1〜第四のパッドC4は、プリント基板P上にて互いに略均等な間隔を隔てて配設されるとともに、正方形状Bの頂角部B1〜B4に配設されている。
【0017】
本実施形態では、表面実装素子を利用して形成される表面実装構造の一例として、等価負荷を形成する態様を採用しているものの、本発明にかかる表面実装構造は、等価負荷の形成に利用される態様に限定されるものではなく、当該表面実装構造の構成にて実現可能な電子回路を形成する場合にも利用され得ることは言うまでもない。
【0018】
ここで、等価負荷が利用される状況を図2の概略回路の構成を示した構成図にて説明する。同図において、信号線S1,S2は、DDR−SDRAMやSDRAMなどの複数の負荷L1〜Lnが接続可能になっている場合に利用されるものである。このように、複数の負荷L1〜Lnが接続可能な場合、信号線S1,S2は、これらの負荷L1〜Lnに対応して終端に端子(t1a,t1b)〜(tna,tnb)が設けられている。そして、これらの端子(t1a,t1b)〜(tna,tnb)に負荷L1〜Lnが接続される。この負荷L1〜Lnは、単に端子(t1a,t1b)〜(tna,tnb)に接続可能になっているに過ぎず、スペック上、全ての端子(t1a,t1b)〜(tna,tnb)に負荷L1〜Lnが接続されるものではない。
【0019】
例えば、図2に示す端子(tna,tnb)に負荷Lnが接続されない場合のように、当該端子(tna,tnb)が開放された状態では、信号線S1,S2に流れる信号の遅延時間のバランスが崩れることがある。そこで、この遅延時間のバランスを取るために、この端子(tna,tnb)に「等価負荷構造」を配設する。本実施形態は、この等価負荷構造を形成するにあたり、本発明にかかる表面実装構造を利用するものである。
次に、本発明にかかる表面実装構造Aに表面実装素子を配置する二通りの態様を図3および図4のクレーム対応図に示す。図において、表面実装構造A1および表面実装構造A2は、所定の抵抗値を備える抵抗素子あるいは所定の電気容量を備えるキャパシターにて形成される表面実装素子C5を適宜第一のパッドC1〜第四のパッドC4間に配置することによって形成される。
【0020】
図3は、第一の表面実装構造A1の態様を示した図である。図3においては、表面実装素子C5を第一のパッドC1と、第二のパッドC2との間に配置して表面実装構造A1を形成している。
そして、図4においては、表面実装素子C5を二つの表面実装素子C51,C52にて構成し、表面実装素子C51を第一のパッドC1と、第三のパッドC3間に配置するとともに、表面実装素子C52を第二のパッドC2と、第四のパッドC4間に配置して表面実装構造A2を形成している。
【0021】
本発明は、このように、予め第一のパッドC1〜第四のパッドC4をプリント基板P上の所定の位置に配置し、要求されるスペックなどに応じて、適宜表面実装素子C5,C51,C52を第一のパッドC1〜第四のパッドC4間に配置することによって、図3および図4に示す表面実装構造A1,A2を適宜選択して利用可能にしたものである。
【0022】
図5は、本発明の一実施形態にかかる表面実装構造を利用したメモリモジュールを搭載するコンピュータの外観図を示しているとともに、図6〜図8は、このメモリモジュールを搭載するマザーボードと、このメモリモジュールの具体的なハードウェア例であるDIMMと、同マザーボードに同DIMMを搭載した状態を示している。図において、コンピュータ10は、本体11と、所定の入力操作を行うキーボード12およびマウス13と、所定の画面表示を行うディスプレイ14とを備えているとともに、本体14には、このコンピュータ10の動作を実行する各種装置を搭載したマザーボード15が配設されている。
【0023】
このマザーボード15は、概略、コンピュータ10に商用電源と接続し同コンピュータ10の動作電源を供給する電源15aと、コンピュータ10にて実現される各種処理を実行するCPU15bと、所定の拡張機能を有するボードなどを設置するための複数のスロット15c,15eと、メインメモリであるDIMM16を挿入するDIMMソケット15dとを備えている。そして、DIMM16は、DIMMソケット15dに挿入された状態により動作可能になる。
【0024】
次に、DIMM16の概略内部構成を図9のブロック図により示す。
同図において、DIMM16は、ダブルデータレート(DDR)を利用したメモリチップであるDDR−SDRAM161〜168を備えている。
このDDR−SDRAM161〜168には、概略、チップセレクト信号CSと、データ信号DATAと、ライトイネーブル信号WEと、カラムアドレスストローブ信号CASと、ロウアドレスストローブ信号RASと、クロック信号CLK1,CLk2とがそれぞれ入力されている。データ信号DATAは、DDR−SDRAM161〜168に対するアクセスに伴うデータ信号であり、8本の信号線から構成され、この8本の信号線にて8ビットデータを同時にDDR−SDRAM161〜168に入力可能になっている。また、クロック信号CLK1,CLK2は、当該DDR−DRAM161〜168の動作クロック周波数を示している。
【0025】
上述したDDR−SDRAM161〜168の内部は、ワークシートにような格子状に形成されており、データはこのワークシートのセルに相当する部分(メモリセル)に、1ビット分が格納される構成となっている。
【0026】
従って、このデータにアクセスするときは、データを格納するセルを行アドレスと列アドレスとを入力して特定することになる。具体的には、行アドレスを入力するときには、ロウアドレスストローブ信号RASをアクティブにして、行アドレスを入力するとともに、列アドレスを入力するときはカラムアドレス信号CASをアクティブにして列アドレスを入力することになる。また、チップセレクト信号CSとは、DDR−SDRAM161〜168の中から、ロウアドレスストローブ信号RAS、カラムアドレスストローブ信号CASにより特定される行・列アドレスを有するDDR−SDRAM161〜168を選択する信号である。
【0027】
当該DDR−SDRAM161〜168は、クロック信号CLK1,CLK2の両エッジに同期してデータを入出力することによって、最大データ転送速度を従来のSDRAMの2倍するものであり、特に、高速性を要求されるコンピュータに搭載されるものである。このとき、上記クロック信号CLK1,CLK2は、差動伝送されることによって差動クロック信号を構成する。この差動クロック信号は交差するタイミングを利用することによって、ジッタの影響を抑制可能にしている。
【0028】
本実施形態においては、メモリチップをDDR−SDRAM161〜168で構成しているが、むろん、DDR−SDRAMに限定されるものではなく、EDO−DRAMで構成してもよいし、通常のDRAMで構成してもよい。
また、本実施形態においては、8個のDDR−SDRAM161〜168の構成を採用しているが、むろん、このように8個のDDR−SDRAM161〜168に限定されるものではなく、その接続数は適宜変更可能である。
【0029】
このように、DDR−SDRAM161〜168の接続数が適宜変更された場合、クロック信号CLK1,CLK2が接続される端子に空きが発生する。このとき、この空きが原因で接続されているDDR−SDRAM161〜168に入力されるクロック信号CLK1,CLK2の遅延時間のバランスが崩れてしまうことがある。そこで、このようなDDR−SDRAM161〜168が配設されない端子に、上述した本発明にかかる表面実装構造を配設して利用することによって、上記クロック信号CLK1,CLK2の遅延時間のバランスの崩れを防止する。
【0030】
図10は、DDR−SDRAM161〜168のうち配設されないものがある場合の一態様を例示している。そして、当該DDR−SDRAMが配設されない箇所に表面実装構造からなる等価負荷構造を配設した一例を示した構成図である。同図においては、DDR−SDRAM161〜168のうち配設されない箇所に等価負荷構造169を配設する。本実施形態における等価負荷構造169は、キャパシター169aの両端部をそれぞれクロック信号CLK1,CLK2の終端に接続することによって実現している。
【0031】
また、図11は、DDR−SDRAM161〜168のうち配設されないものがある場合の一態様を例示している。そして、当該DDR−SDRAMが配設されない箇所に表面実装構造からなる等価負荷構造を配設した他の一例を示した構成図である。
同図においては、DDR−SDRAM161〜168のうち配設されない箇所に、等価負荷構造170を配設する。本実施形態における等価負荷構造170は、キャパシター170a,170bの一方の端部をクロック信号CLK1,CLK2の終端に接続するとともに、他方の端部をグランド170c,170dに接続することによって実現している。
【0032】
ここで、本実施形態のようにクロック信号CLK1,CLK2が差動クロック信号を構成する場合に、図10に示した等価負荷構造と図11に示した等価負荷構造との何れの等価負荷構造を使用するかを選択する基準について説明する。本実施形態では、最初に、等価負荷構造を決定するに際して、クロック信号CLK1を流れる信号の電位と所定の基準電位との電位差、および、クロック信号CLK2を流れる信号の電位と所定の基準電位との電位差を測定する。そして、測定した結果、この電位差が略均等な場合(バランスが取れている場合)には、図10に示した等価負荷構造を採用する。これは、電位差が略均等である場合は、グランド線に電流が流れないため、キャパシター169aをグランド線に接続されていない端子169b,169c間に接続すれば良いためである。
【0033】
一方、測定した結果、クロック信号CLK1を流れる信号の電位と所定の基準電位との電位差、および、クロック信号CLK2を流れる信号の電位と所定の基準電位との電位差が、プリント基板の構造上の問題から略均等でない場合(バランスが取れていない場合)には、図11に示した等価負荷構造を採用する。これは、電位差が略均等でない場合は、グランド線に電流を流す必要があるため、キャパシター170a,170bをグランド線に接続されている端子170g,170hに接続する必要が生じるためである。
【0034】
この表面実装構造を利用した等価負荷構造169,170においては、キャパシターが本発明にかかる表面実装素子を構成し、キャパシター169aが表面実装素子C5を構成するとともに、キャパシター169aが表面実装素子C51を構成を構成している。そして、キャパシター169aの一方の端部と接続している端子169bが第一のパッドC1を構成し、他方の端部と接続している端子169cが第二のパッドC2を構成することになる。また、キャパシター170aの一方の端部と接続している端子170eが第一のパッドC1を構成し、他方の端部と接続している端子170gが第三のパッドC3を構成している。そして、キャパシター170bの一方の端部と接続している端子170fが第二のパッドC2を構成し、他方の端部と接続している端子170hが第四のパッドC4を構成している。
【0035】
図12は、上述してきた表面実装構造を利用した等価負荷構造が適用されたDIMM16の具体的な構成態様を示した図である。
同図において、図中丸印にて指示した部分が上述した表面実装構造169,170が適用された部分を示している。また、図13は当該表面実装構造169,170が適用された部分を拡大した図を示している。
図において、クロック信号CLK1,CLK2と、第一のパッド169b,170eと、第二のパッド169c,170fと、第三のパッド170gと、第四のパッド170hと、グランド170c,170dとが具体的なDIMM16上に形成されていることが分る。
【0036】
このように、複数のDDR−SDRAM161〜168を配設可能なDIMM16において、適宜DDR−SDRAM161〜168を減少させるに際して、空いた部分に等価負荷を配設するにあたり、この等価負荷を配設する表面実装構造を第一のパッド〜第四のパッドにて構成し、この第一のパッド〜第四のパッド間にて適宜キャパシター169a,170a,170bを配置することによって、二通りの表面実装構造を選択可能にする。
【図面の簡単な説明】
【図1】本発明にかかる表面実装構造のクレーム対応を示したクレーム対応図である。
【図2】本発明にかかる表面実装構造が利用される構成状況を示した構成図である。
【図3】表面実装構造のクレーム対応にて示される一態様を示した構成図である。
【図4】表面実装構造のクレーム対応にて示される他の一態様を示した構成図である。
【図5】本発明にかかる表面実装構造を利用したメモリモジュールを利用するコンピュータの概略外観図である。
【図6】同コンピュータに配設されているマザーボードの概略平面図である。
【図7】同メモリモジュールの具体的ハードウェアであるDIMMの外観斜視図である。
【図8】同マザーボードに同DIMMを設置した外観斜視図である。
【図9】同DIMMの内部構成を示したブロック図である。
【図10】表面実装構造にてキャパシターを配置した第一の態様を示した構成図である。
【図11】表面実装構造にてキャパシターを配置した第二の態様を示した構成図である。
【図12】本実施形態の表面実装構造が実施されたDIMMの具体的な構成を示した構成図である。
【図13】表面実装構造の拡大図である。
【図14】従来の表面実装構造の構成を示した図である。
【図15】従来の表面実装構造の構成を示した図である。
【符号の説明】
A…表面実装構造
S…信号線
C1…第一のパッド
C2…第二のパッド
C3…第三のパッド
C4…第四のパッド
G1…グランド線
G2…グランド線
Claims (4)
- プリント基板上にて互いに略均等な間隔を隔てつつ正方形の頂角部に配置された表面実装素子用の第一〜第四のパッドを有し、互いに隣接する上記表面実装素子用の第一および第二のパッドは終端用の信号線に接続し、上記表面実装素子用の第三および第四のパッドを所定の基準電位を供給するラインに接続し、表面実装素子が上記第一および第二のパッド間あるいは上記第一および第三のパッド間と上記第二および第四のパッド間との間に配置可能とし、
上記表面実装素子は、上記信号線が差動信号を形成する場合、各信号線の各電位と所定の基準電位との電位差に基づいて、第一および第二のパッド間あるいは上記第一および第三のパッド間と上記第二および第四のパッド間とに適宜配置されることを特徴とする表面実装構造。 - 上記請求項1に記載の表面実装構造において、上記表面実装素子は、ジャンパによって上記第一〜第四のパッド間に適宜配置されることを特徴とする表面実装構造。
- 上記請求項1または請求項2に記載の表面実装構造において、上記表面実装素子は、プリント配線によって上記第一〜第四のパッド間に適宜配置されることを特徴とする表面実装構造。
- 上記請求項1〜請求項3のいずれか1項に記載の表面実装構造において、上記表面実装素子は、チップキャパシターにて形成されることを特徴とする表面実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000232785A JP4429498B2 (ja) | 2000-08-01 | 2000-08-01 | 表面実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000232785A JP4429498B2 (ja) | 2000-08-01 | 2000-08-01 | 表面実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002050837A JP2002050837A (ja) | 2002-02-15 |
JP4429498B2 true JP4429498B2 (ja) | 2010-03-10 |
Family
ID=18725407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000232785A Expired - Lifetime JP4429498B2 (ja) | 2000-08-01 | 2000-08-01 | 表面実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4429498B2 (ja) |
-
2000
- 2000-08-01 JP JP2000232785A patent/JP4429498B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002050837A (ja) | 2002-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9824036B2 (en) | Memory systems with multiple modules supporting simultaneous access responsive to common memory commands | |
US8380927B2 (en) | Upgradable system with reconfigurable interconnect | |
TW538513B (en) | Memory system and connecting member | |
JPH10173122A (ja) | メモリモジュール | |
JP2007200542A (ja) | 半導体メモリ装置を装着したメモリモジュールを有するシステム | |
JPH0218777A (ja) | 電子回路装置 | |
DE102006043401A1 (de) | Serial Presence Detect-Funktionalität auf Speicherkomponente | |
US7816795B2 (en) | Semiconductor device and data processor | |
JP2000277944A (ja) | 増設用の基板および基板の増設方法 | |
US7167967B2 (en) | Memory module and memory-assist module | |
JP4429498B2 (ja) | 表面実装構造 | |
JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
CN217544164U (zh) | 一种ddr扩容布局结构以及电子终端 | |
US9773543B1 (en) | Effective clamshell mirroring for memory interfaces | |
EP0558231A2 (en) | Device for testing a plurality of functional blocks in a semiconductor integrated circuit | |
US6632705B1 (en) | Memory modules and packages using different orientations and terminal assignments | |
JP2515755B2 (ja) | 半導体装置 | |
JP2536652B2 (ja) | Sram共用化プリント基板 | |
JPH10340991A (ja) | プリント配線板及び半導体チップの実装方法 | |
JPH11283361A (ja) | 記憶装置 | |
KR19990004110A (ko) | 메모리 확장용 보드 | |
JP3760505B2 (ja) | Ram制御回路 | |
JP2002237180A (ja) | メモリモジュール | |
JPH07210458A (ja) | メモリ制御方法及びメモリ制御装置 | |
JPH0479097A (ja) | メモリモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4429498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151225 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |