JPH0649065U - Icモジュール - Google Patents

Icモジュール

Info

Publication number
JPH0649065U
JPH0649065U JP050948U JP5094893U JPH0649065U JP H0649065 U JPH0649065 U JP H0649065U JP 050948 U JP050948 U JP 050948U JP 5094893 U JP5094893 U JP 5094893U JP H0649065 U JPH0649065 U JP H0649065U
Authority
JP
Japan
Prior art keywords
electrode pattern
side direction
module
short side
long side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP050948U
Other languages
English (en)
Other versions
JP2526592Y2 (ja
Inventor
肥田佳明
西川誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP1993050948U priority Critical patent/JP2526592Y2/ja
Publication of JPH0649065U publication Critical patent/JPH0649065U/ja
Application granted granted Critical
Publication of JP2526592Y2 publication Critical patent/JP2526592Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【目的】 カード長辺方向の曲げを起こりにくくすると
ともに、曲げに対してチップクラックの発生を防止す
る。 【構成】 長辺方向の電極パターン分離部と短辺方向の
電極パターン分離部とにより複数の電極パターンに分割
された端子部を有するICモジュールにおいて、短辺方
向の電極パターン分離部を繋ぎ合わせた形状が短辺に平
行な直線状ではなく、かつ長辺方向に連続した電極パタ
ーンを上辺側、下辺側の少なくとも一方に形成したこと
を特徴とするICモジュール。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案はICカード等に適用した場合にカードの曲げに対して強く、チップク ラックの発生を防止することのできるICモジュールに関するものである。
【0002】
【従来の技術】
先ず、ICモジュールの製造方法および構成について説明する。 図5はICモジュールの断面図で、1は基材、2は電極パターン、2aはスル ーホール、3は回路パターン層、3bは回路パターン、4は接着材層、5は封止 枠層、6はICチップ、7はボンディング部、8は導体、9はモールド用樹脂で ある。
【0003】 図において、厚さ0・1mm程度のガラスエポキシフィルム(ガラス布にエポ キシ樹脂を含浸させて硬化させたフィルム)、BPレジンフィルム(ガラス布に ビスマレイミドトリアジン樹脂を含浸させて硬化させたフィルム)等からなるI Cモジュール基材層1の表面に30μmの厚さの接続端子用電極パターン2を形 成する。この電極パターン2は、ICモジュール基材層1に銅箔がラミネートさ れたフィルムを用いて所望パターンにフォトエッチングしてパターニングしたの ち、Ni及びAuメッキをして形成することができる。
【0004】 次に、ICチップを配置するための孔及び回路パターンが形成された回路パタ ーン層3を用意する。この回路パターン層3は、例えば約18μmの銅箔がその 表面に形成された絶縁フィルム(例えば、ガラスエポキシフィルム)を用いてフ ォトエッチング法などにより所望の回路パターンにパターニングして回路パター ン3bを形成し、NiメッキおよびAuメッキを行い、メッキ加工後、ICチッ プを設置する部分の穴開け加工を行う。 次に、このようにして準備したICモ ジュール基材層と回路パターン層とを位置合わせして各層を接着材層4を介して 貼着して一体化する。この貼着工程は、例えば半硬化エポキシ樹脂膜を介して熱 圧着によって行うこともできる。
【0005】 次いで、接続端子用電極パターン2と回路パターン層3の回路パターン3bと を導通させるために所望箇所にスルーホール2aを設ける。スルーホール2aの 形成は、スルーホール加工部以外をレジストで被覆し、次いでスルーホール部の 穴開け加工、スルーホール内部のメッキ加工ならびにレジストの除去の順に行う 。
【0006】 次いで、ICモジュールを樹脂モールドする際の樹脂の流出を防止するための 封止枠層5を用意する。この封止枠層5は上記ICモジュール基材層、回路パタ ーン層に用いたと同様の材質の絶縁基板(厚さ約0.2mm)にICチップ及び これらを配線するための回路部が露出する最小限の穴を設けることにより形成す る。 なお、封止枠層5を延出してカード曲げに対して補強効果のある補強体を構成 することもできる。
【0007】 次いで、ICモジュール基材層と回路パターン層との積層体の回路パターン3 bが形成されている面に上記封止枠層5を接着材層4を介して貼着して一体化す る。なお、補強体を構成する封止枠5の延出部上にも接着材層が形成されていて もよい。
【0008】 このようにして作成したICモジュール用回路基板に接着剤4を用いてICチ ップ6をマウントする。こうしてICチップ6は、図示するようにICモジュー ル基材層1に支持された形となる。次いで、ICチップのボンディング部7と回 路パターン3bとを導体8によりワイヤボンディング方式等により接続する。な おこの部分は、ワイヤを使用しないフェイス・ボンディング方式で実施すること もでき、その場合にはより薄いICモジュールを得ることができる。ICチップ 6と回路パターン3bとの配線を行った後、ICチップ、配線部を被覆するよう にしてエポキシ樹脂等のモールド用樹脂9を充填してモールドする。モールドす る際には、樹脂9の表面が封止枠層5の表面と一致するようにする。モールドを 硬化させてICモジュールの形成が終了する。
【0009】
【考案が解決しようとする課題】
図6はこのようなICモジュールの従来の端子パターンを示す図で、11a〜 11fは外部接続端子電極パターン、12a〜12fはスルーホール、13a〜 13dは長辺方向電極パターン分離部、14a〜14fは短辺方向電極パターン 分離部である。 図において、電極パターン分離部13a〜13dは長辺に平行な直線状に、電 極パターン分離部14a〜14fは短辺に平行な直線状に形成されており、この 部分は他の端子と電気的に絶縁させるため、銅箔をエッチング等により取り除い ている。このようなICモジュールを組み込んだICカードの厚みは0.84m m以下であるためどうしても曲げモーメントが働くと変形を生じ、特に長辺方向 の曲げが生じ易い。こうしてカードに変形が生じた場合、銅箔を取り除いて数1 0μm 薄くなり、しかも金属の剛性がなくなっている電極パターン分離部には応 力集中が生じる。図5から分かるように短辺方向の分離部の下方にはICチップ 6が存在しており、分離部に応力集中が生じた場合にはチップクラックが発生し 、ICモジュールを破損してしまう場合も生ずる。しかも、端子位置はISO規 格があり、カード短辺方向の電極パターン間隔(分離部14a〜14cと分離部 14d〜14fとの間の間隔)は5.62mm以上広くできないため、チップ幅 5.62mm以上のものについては分離部に生じる応力集中の影響でクラックが 生じ易い。しかし実際には、電極パターン幅やダイボンディングなどの製造マー ジンを考慮するとチップ幅4.5mm程度でもチップクラックの発生の危険があ る。
【0010】 なお短辺方向は曲げモーメントが小さい上に、グランド電極パターン11dが 切れ目なく連続して存在しているため、変形が生じにくく、したがってチップク ラックも発生しにくい。
【0011】 本考案は上記課題を解決するためのもので、カード長辺方向の曲げを起こりに くくするとともに、曲げに対してチップクラックの発生を防止することのできる ICモジュールを提供することを目的とする。
【0012】
【課題を解決するための手段】
そのために本考案は、長辺方向の電極パターン分離部と短辺方向の電極パター ン分離部とにより複数の電極パターンに分割された端子部を有するICモジュー ルにおいて、短辺方向の電極パターン分離部を繋ぎ合わせた形状が短辺に平行な 直線状ではなく、かつ長辺方向に連続した電極パターンを上辺側、下辺側の少な くとも一方に形成したことを特徴とする。
【0013】
【作用】
本考案のICモジュールは、短辺方向の電極パターン分離部を繋ぎ合わせた形 状を短辺に平行な直線状とせず、かつ長辺方向に連続した電極パターンを上辺側 、下辺側の少なくとも一方に形成したことにより、カードの長辺方向に曲げにく くするとともに、短辺方向の電極パターン分離部に応力集中が発生しないように してチップクラックの発生を防止する。
【0014】
【実施例】
以下、実施例を図面に基づき説明する。 図1は本考案のICモジュールの端子パターンを示す図で、図6と同一番号は 同一内容を示している。なお、21a〜21fは電極パターン分離部、22、2 3は補強用電極パターンである。
【0015】 本実施例においては、短辺方向の電極パターン分離部21a〜21fは、図示 するように円弧状分離部を繋ぎ合わせたものになっている。このように、短辺方 向の電極パターン分離部を短辺に平行な直線状にならないようにすることにより 、長辺方向の曲げによる分離部21a〜21fにおける応力集中の発生を緩和な いし防止することができ、その結果チップクラックの発生を防止することができ る。この場合、分離部21a〜21fは図のようにすべて円弧状である必要はな く、一部のみ円弧状とし、他は直線状であってもよい。さらに、本実施例では長 辺方向にも連続した補強用電極パターン22、23を設けて長辺方向における曲 げを生じにくくして、チップクラックの発生を防止する。なお、長辺方向の連続 した補強用電極パターン22、23は必ずしも両側に設けずにどちらか一方でも よい。
【0016】 図2は本考案による他の実施例を示し、図1と同一番号は同一内容を示してい る。なお、図中、31a、31b、31cは電極パターンの分離部である。
【0017】 本実施例においては短辺方向の分離部31a、31b、31cはそれぞれ直線 であるが、一直線上に並ばないようにして長辺方向の曲げによる応力集中が生じ にくくしている。この場合も31a、31b、31cのうち、どれか一つのみ他 と一直線上に並ばないようにしてもよい。本実施例では補強用電極パターン23 は、電極として働かせても、或いは働かせないようにしてもよい。
【0018】 なお、電極パターン分離部は上記実施例に限定する必要はなく、例えば三角形 状、ギザギザ状、或いは任意形状の曲線等適宜選択すればよく、要は短辺方向分 離部を繋ぎ合わせた形状が短辺に平行な直線状にならないようにすればよい。
【0019】 次に本考案によるICモジュールを用いてICカードを作成する方法について 説明する。 図3は本考案によるICモジュールを組み込んだICカードを示す図、図4は 図3のX−X断面図である。図中、41はICモジュール、42は磁気記録部、 51、52はセンターコア、53、54はオーバーシート、55は接着剤層、5 6は電極パターン、57は補強体、58は補強シートである。
【0020】 まず、所望の印刷が施され、両面に積層用ウレタン系接着剤がコーティングさ れたセンターコア51、52とオーバーシート53の所定部分にICモジュール 埋め込み用穴を形成する。ここで、センターコア52に設けられる穴は補強体5 7の形状に合わせて形成される。次に、オーバーシート53、センターコア51 、52をこの順序で重ね合わせると共に、接着剤層55が形成されたICモジュ ール41を補強シート58を介して配置し、オーバーシート54を重ね、この状 態で熱プレス(例えば、110℃、15分間、25kg/cm2 )を行う。さら にカードサイズに打ち抜いたICカードが完成する。なお、オーバーシート53 、54には必要に応じて磁気記録層を形成することもできる。
【0021】
【考案の効果】
以上のように本考案によれば、カード長辺方向に曲げにくくするとともに、曲 げによる短辺方向の電極パターン分離部における応力集中の発生緩和ないし防止 し、チップクラックの発生を防止することが可能となる。
【図面の簡単な説明】
【図1】 本考案のICモジュールの端子部を示す図で
ある。
【図2】 本考案の他の実施例を示す図である。
【図3】 ICモジュールを組み込んだICカードを示
す図である。
【図4】 図4のX−X断面図である。
【図5】 ICモジュールの断面図である。
【図6】 ICモジュールの従来の端子部を示す図であ
る。
【符号の説明】
11a〜11f…外部接続端子電極パターン、12a〜
12f…スルーホール、13a〜13d…長辺方向電極
パターン分離部、14a〜14f…短辺方向電極パター
ン分離部、22、23…補強用電極パターン、31a、
31b、31c…電極パターンの分離部、41…ICモ
ジュール、42…磁気記録部、51、52…センターコ
ア、53、54…オーバーシート、55…接着剤層、5
6…電極パターン。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 長辺方向の電極パターン分離部と短辺方
    向の電極パターン分離部とにより複数の電極パターンに
    分割された端子部を有するICモジュールにおいて、短
    辺方向の電極パターン分離部を繋ぎ合わせた形状が短辺
    に平行な直線状ではなく、かつ長辺方向に連続した電極
    パターンを上辺側、下辺側の少なくとも一方に形成した
    ことを特徴とするICモジュール。
JP1993050948U 1993-09-20 1993-09-20 Icモジュール Expired - Lifetime JP2526592Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993050948U JP2526592Y2 (ja) 1993-09-20 1993-09-20 Icモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993050948U JP2526592Y2 (ja) 1993-09-20 1993-09-20 Icモジュール

Publications (2)

Publication Number Publication Date
JPH0649065U true JPH0649065U (ja) 1994-07-05
JP2526592Y2 JP2526592Y2 (ja) 1997-02-19

Family

ID=12873052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993050948U Expired - Lifetime JP2526592Y2 (ja) 1993-09-20 1993-09-20 Icモジュール

Country Status (1)

Country Link
JP (1) JP2526592Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185072U (ja) * 1986-05-15 1987-11-25

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185072U (ja) * 1986-05-15 1987-11-25

Also Published As

Publication number Publication date
JP2526592Y2 (ja) 1997-02-19

Similar Documents

Publication Publication Date Title
US6403398B2 (en) Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US8211754B2 (en) Semiconductor device and manufacturing method thereof
JPH11214552A (ja) 集積回路ボードおよび集積回路ボードの製造プロセス
JP2953899B2 (ja) 半導体装置
JP4447143B2 (ja) 半導体装置及びその製造方法
US20080073797A1 (en) Semiconductor die module and package and fabricating method of semiconductor package
JPH081108Y2 (ja) Icモジュール
JPH081109Y2 (ja) 複数チップ内蔵のicモジュール
JPH0649065U (ja) Icモジュール
JP2001223295A (ja) 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
US8590144B2 (en) Method of manufacturing printed circuit board
JP2715810B2 (ja) フィルムキャリア半導体装置とその製造方法
JP2001203296A (ja) Icカード用icチップ実装基板
CN218677137U (zh) 芯片封装结构
JP2004171087A (ja) Icカード
JPH0439026Y2 (ja)
KR101449022B1 (ko) 인쇄회로기판 및 이의 제조방법
JP2904785B2 (ja) カード内蔵用icモジユール
JP2510520B2 (ja) Icカ−ドおよびicカ−ド用icモジユ−ル
JPS61239693A (ja) 多層配線板とその製法
JPH08264706A (ja) 半導体装置およびその製造方法
JPH1079402A (ja) 半導体パッケージ
JP2002230504A5 (ja) チップ内蔵基材及びその製造方法
JPS61125690A (ja) Icカ−ド
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置