JPH0648769B2

JPH0648769B2 - 可変利得増幅回路

Info

Publication number: JPH0648769B2
Application number: JP63321083A
Authority: JP
Inventors: 賢一駒場; 宜昭今泉
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-12-20
Filing date: 1988-12-20
Publication date: 1994-06-22
Anticipated expiration: 2009-06-22
Also published as: JPH02165710A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、制御電圧に応じて利得を可変出来る可変利得
増幅回路に関するもので、特に利得可変幅の拡大を計っ
た可変利得増幅回路に関する。

（ロ）従来の技術特開昭６２−１９４７１６号公報に示される如く、利得
可変幅の拡大を計った可変利得増幅回路が知られてい
る。第２図は前記可変利得増幅回路を示す回路図で、コ
レクタがダイオード(1)及び(2)にそれぞれ接続されると
共にエミッタが抵抗(3)及び(4)を介して共通接続され、
ベース間に入力信号が印加される第１及び第２トランジ
スタ(5)及び(6)から成る第１差動増幅器(7)と、エミッ
タが共通接続されると共にベース間に前記第１差動増幅
器(7)の出力信号が印加される第３及び第４トランジス
タ(8)及び(9)から成る第２差動増幅器(10)と、エミッタ
が抵抗(11)及び(12)を介して共通接続されると共に、コ
レクタがそれぞれ前記差動増幅器の共通エミッタに接続
される第５及び第６トランジスタ(13)及び(14)から成る
第３差動増幅器(15)とから構成されている。第２図にお
いて、先ず最大の利得を得る場合には第５トランジスタ
(13)のコレクタ電流Ｉ_１を最小に、第６トランジスタ(1
4)のコレクタ電流Ｉ_２を最大に設定する。すると、第１
及び第２差動増幅器(7)及び(10)の利得が各々最大とな
り、信号源(16)からの信号を最大に増幅して出力端子(1
7)に得ることが出来る。

又、最小の利得を得る場合には第５トランジスタ(13)の
コレクタ電流Ｉ_１を最大に、第６トランジスタ(14)のコ
レクタ電流Ｉ_２を最小に設定する。すると、第１及び第
２差動増幅器(7)及び(10)の利得を各々最小とすること
が出来る。

従って、第２図の回路に依れば、可変利得増幅回路の利
得可変幅を広くすることが出来る。

（ハ）発明が解決しようとする課題ところで、第２図の第１差動増幅器(7)及び第２差動増
幅器(10)の利得は、互いに異なる。第１差動増幅器(7)
の利得Ｇ_１はとなり、第２差動増幅器(10)の利得Ｇ_２はとなる。その様子を示したものが第３図である。第３図
において、横軸は差動増幅器の動作電流源の変化する電
流の絶対値を示し、縦軸は減衰率を示している。第３図
点線ａは第１差動増幅器(7)の特性を点線ｂは第２差動
増幅器(10)の特性を示しており、実線ｃは、その総合特
性を示している。図から明らかな様に点線ａと点線ｂ
は、そのカーブが異なる為、一部で相殺される期間が生
じ、点ａ及びｂの特性を実線ｃに充分に生かしきれず利
得可変幅が十分に得られない。それは、利得が異なる第
１及び第２差動増幅器(7)及び(10)の利得に対する制御
を第３差動増幅器(15)で行なっている為、その制御量が
等しい為である。その為、利得可変幅の更なる拡大を計
った可変利得増幅回路が希求されていた。

尚、第３図においては、最大利得を１に仮定した為、そ
の変化量が減衰率で示されている。

（ニ）課題を解決するための手段本発明は、上述の点に鑑み成されたもので、入力信号を
増幅すると共に動作電流の増加に応じて利得が低下する
第１差動増幅回路と、該第１差動増幅回路の動作電流を
制御する第１電流源と、前記第１差動増幅回路の出力信
号を増幅すると共に動作電流の低下に応じて利得が低下
する第２差動増幅回路と、該第２差動増幅回路の動作電
流を制御する第２電流源と、制御電圧に応じて前記第１
差動増幅回路の動作電流を増加させる第１の制御信号を
発生する第１制御部と前記制御電圧に応じて前記第２差
動増幅回路の動作電流を低下させる第２の制御信号を発
生する第２制御部とから成る制御回路とを備え、前記第
１及び第２差動増幅回路の利得の変化量が互いに等しく
なる様な前記第１及び第２制御信号を印加するようにし
たことを特徴とする。

（ホ）作用本発明に依れば、第１及び第２差動増幅回路の動作電流
源をそれぞれ別途に設け、制御回路からの異なる量の制
御信号によって制御しているので、従来のものに比べ利
得可変幅の更なる拡大を行なうことが出来る。

（ヘ）実施例第１図は、本発明の一実施例を自動利得制御回路に用い
た場合を示す回路図で、(19)は被制御信号が印加される
入力端子、(20)はエミッタが抵抗(21)を介して共通接続
されると共にコレクタが各々ダイオード(22)及び(23)に
接続された第１及び第２トランジスタ(24)及び(25)から
成る第１差動増幅回路、(26)及び(27)は前記第１及び第
２トランジスタ(24)及び(25)のエミッタに各々接続され
た第１及び第２電流源トランジスタ、(28)はエミッタが
共通接続されると共にベース間に前記第１差動増幅回路
(20)の出力信号が印加される第３及び第４トランジスタ
(29)及び(30)から成る第２差動増幅回路、(31)は前記第
３及び第４トランジスタ(29)及び(30)の共通エミッタに
接続された第３電流源トランジスタ、(32)は前記第１乃
至第３電流源トランジスタ(26)(27)及び(31)にバイアス
電流を供給するバイアス回路、(33)は第１乃至第３電流
ミラー回路(34)乃至(36)から成る出力回路、(37)は負荷
抵抗、(38)は出力端子(39)に得られる出力信号のレベル
検波を行なうレベル検波回路、及び(40)は前記レベル検
波回路(38)の出力信号に応じて２つの逆極性の制御信号
を第１及び第２出力端子(41)及び(42)に発生する制御回
路である。

まず、制御回路(40)の第１及び第２出力端子(41)及び(4
2)の出力制御信号が零の場合について説明する。この場
合、バイアス回路(32)からのバイアス電流によって、第
１乃至第３電流源トランジスタ(26)，(27)及び(31)が駆
動される。今、バイアス回路(32)を構成するトランジス
タ(43)，(44)及び(45)のエミッタ面積を１：２：１に設
定し、抵抗(46)，(47)及び(48)の値を１：２：１に設定
したとする。そして、定電流源(49)に流れる電流の値を
Ｉ_０とすれば、トランジスタ(43)のコレクタには電流Ｉ
_０が、又、トランジスタ(44)のコレクタには電流２Ｉ_０
が流れる。その為、第１及び第２電流源トランジスタ(2
6)及び(27)には電流Ｉ_０が、第３電流源トランジスタ(3
1)には電流２Ｉ_０が流れる。前記電流Ｉ_０の値は、第１
差動増幅回路(20)の最大利得を設定するものであるが、
その値は前記増幅回路(20)のＳ／Ｎ及び歪率を考慮して
最適の値に設定される。前記電流２Ｉ_０についても同様
である。

従って、入力端子(19)からの入力信号は、第１及び第２
差動増幅回路(20)及び(28)で最大に増幅されて、出力回
路(33)に供給される。前記出力回路(33)は３つの電流ミ
ラー回路(34)乃至(36)から構成されており、変化分のみ
が、負荷抵抗(37)に流れ、出力端子(39)に出力電圧が発
生する。前記出力端子(39)に発生する出力信号は、レベ
ル検波回路(38)でレベル検波される。前記出力信号のレ
ベルが小であるならば、レベル検波回路(38)から出力信
号は発生せず、制御回路(40)の出力制御信号も発生しな
いので、前述の最大利得の状態を保持する。

前記出力信号のレベルが大であるとすると、そのレベル
に応じた検波出力が、レベル検波回路(38)から制御回路
(40)に印加される。すると、それに応じた電流がトラン
ジスタ(50)のコレクタ・エミッタ路に流れ、トランジス
タ(51)と電流ミラー関係に接続されたトランジスタ(52)
及び(53)にもそのミラー比に応じた電流が流れる。前記
トランジスタ(52)のコレクタ電流は、第１及び第２電流
源トランジスタ(26)及び(27)のベースに供給されるの
で、その各々のコレクタ電流が増加する。すると、第１
差動増幅回路(20)の利得は、減少する。又、制御回路(4
0)内のトランジスタ(53)は、第３電流源トランジスタ(3
1)のベース電流を吸引するので、そのコレクタ電流が減
少する。すると、第２差動増幅回路(28)の利得も減少す
る。

ところで、制御回路(40)の第１出力端子(41)から発生す
る制御信号に対する第１差動増幅回路(20)の利得の特性
が第４図の点線Ａであるとすると、第２出力端子(42)か
ら発生する制御信号に対する第２差動増幅回路(28)の利
得の特性としては、第４図の点線Ｂの如く、点線Ａに対
して相似型のものが望まれる。そうすることによって、
第４図実線Ｃの様に２つの特性（点線Ａ及びＢ）を最大
限に利用した広い利得可変幅が得られるからである。そ
こで、本発明においては、制御回路(40)内のトランジス
タ(52)及び(53)のミラー比を８：１に設定し、第２差動
増幅回路(28)の特性が点線Ｂの如くなるようにしてい
る。トランジスタ(52)及び(53)のミラー比が８：１にな
るのは、トランジスタ(43)及び(44)のミラー比が１：２
になっていることに起因するもので、トランジスタ(43)
及び(44)が異なれば、それに応じてトランジスタ(52)及
び(53)のミラー比も当然異なってくる。

従って、第１図の回路に依れば、第４図実線Ｃの如く広
い利得可変幅を得ることが出来、一定レベルの出力信号
を出力端子(39)に得ることが出来る。

尚、第１図の回路において、第３電流源トランジスタ(3
1)の電流が変化し、例えば増加した場合、第３及び第４
トランジスタ(29)及び(30)のコレクタ電流も増加する。
すると、第１及び第２電流ミラー回路(34)及び(35)に流
れる電流も増加し、第１電流ミラー回路(34)に流れる電
流と等しい電流が第３電流ミラー(36)で反転されて流れ
る。その為、前述の変化分は、第２及び第３電流ミラー
回路(35)及び(36)で相殺されることになり、負荷抵抗(3
7)に流れることは無い。

（ト）発明の効果以上述べた如く、本発明に依れば利得の値及び変化の方
向が異なる２つの差動増幅回路の動作電流源を最適な状
態で制御するようにしたので、従来のものに比べ利得可
変幅の更なる拡大を計ることが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は、
従来の可変利得増幅回路を示す回路図、第３図は第２図
の説明に供する為の特性図、及び第４図は第１図の説明
に供する為の特性図である。 (20)…第１差動増幅回路、(24)…第１トランジスタ、(2
5)…第２トランジスタ、(26)(27)…第１及び第２電流源
トランジスタ、(28)…第２差動増幅回路、(29)…第３ト
ランジスタ、(30)…第４トランジスタ、(31)…第３電流
源トランジスタ、(40)…制御回路。

Claims

【特許請求の範囲】

【請求項１】入力信号を増幅し、動作電流源を構成する
第１トランジスタの電流値の増加に応じて利得が低下す
る第１差動増幅回路と、該第１差動増幅回路の出力信号を増幅し、動作電流源を
構成する第２トランジスタの電流値の低下に応じて利得
が低下する第２差動増幅回路と、制御電圧に応じて前記第１トランジスタの動作電流を増
加させる第１の制御信号を発生する第１制御部と前記制
御電圧に応じて前記第２トランジスタの動作電流を低下
させる第２の制御信号を発生する第２制御部とを有し前
記第１及び第２差動増幅回路の利得の変化量が互いに等
しくなるような前記第１及び第２の制御信号を発生する
制御回路と、を備えることを特徴とする可変利得増幅回路。
【請求項２】前記制御回路は、電流ミラー回路で構成さ
れており、電流ミラー比を変えることによって、値の異
なる第１及び第２の制御信号を発生することを特徴とす
る請求項第１項記載の可変利得増幅回路。