JPH0646020A - 時分割多重通信装置 - Google Patents

Abstract

(57)【要約】 【目的】 時分割多重通信装置における時分割多重部の
処理を簡略化する。 【構成】 送話器１１からの音声信号は符号器／復号器
１３で８ｋＨｚのサンプリング周波数で符号化されて４
ビット幅のディジタル音声データとなった後シリアル変
換されてシリアルインターフェース１４内のバッファメ
モリに逐次書き込まれる。シリアルインターフェース１
４では、バッファメモリに供給される読出クロックと書
込クロックとをカウントし、書込アドレスと読出アドレ
スの差が１タイムスロット（５ｍｓ）分以上となったと
き、時分割多重部にデータ読出要求を行う。ＴＤＭＡ制
御部１６は、１タイムスロット分の音声データを送信レ
ートと同一の３８４ｋｂｐｓで連続的に読み出し、これ
に必要なヘッダ情報を付加して変調器１７に出力する。
即ち、時分割多重部へのデータ読出は５ｍｓごとに行わ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル通信に係わ
り、特に時分割により信号を多重化して通信を行う時分
割多重通信装置に関する。

【０００２】

【従来の技術】近年、通信技術の発展に伴い、例えば、
コードレス電話機のような分野においても、いわゆる時
分割多重通信（ＴＤＭＡ）が行われようとしている。こ
のＴＤＭＡにおいては、時間軸を複数のタイムスロット
に分割し、各タイムスロット毎にユーザを割当て通信を
多重化して行うものである。このようなＴＤＭＡ方式を
応用したコードレス電話機の一例を、図９に示す。この
図に示すように、図示しない受話器からの音声信号１０
８は、符号・復号化部１０１に入力され、ここでＡ／Ｄ
変換されて所定の周波数で音声サンプリングが行われ、
デジタルの信号列に変換される。このサンプリング周波
数としては、一般には８ｋＨｚが用いられる。従って、
そのサンプリング周期は図１０（ａ）に示すように、１
２５μｓとなる。サンプリングビット数として例えば、
４ビットが用いられるとすると、符号・復号化部１０１
から出力される音声データは、図１０（ｂ）に示すよう
に、１２５μｓ毎に４ビットの音声データＤ１〜Ｄ４が
シリアルに出力されることとなる。

【０００３】ＴＤＭＡ制御部１０２は、１２５μｓ毎に
一つの音声サンプルデータすなわち上記４ビットの音声
データを受信し、これを図示しないバッファメモリに格
納する。そしてこのような音声サンプルを４０サンプル
分受信したところで、ＣＰＵ１０４の制御により、所定
の制御データ（ヘッダ信号）を上記４０サンプルの音声
データに付加して１スロット分の音声データを構成し、
これを変復調部１０３に送出する。

【０００４】変復調部１０３では、所定の変調を行いこ
れを高周波処理部１０５に送出する。高周波処理部で
は、図示しないＰＬＬ回路からの発信周波数に基づいて
高周波処理を行い、アンテナ１０６から送信を行う。

【０００５】

【発明が解決しようとする課題】このように、上記した
従来の時分割多重通信装置においては、ＴＤＭＡ制御部
は、１スロットに付き４０サンプル分の音声データを一
括して送出するが、符号復号化部１０１は１２５μｓ毎
に１回音声データを出力するため、ＴＤＭＡ制御部は１
スロット分の音声データを構成するのに４０回データを
受信しバッファメモリに配置しなければならない。この
１２５μｓという周期は、ＴＤＭＡ制御部の動作とは非
同期の動作となるため、４０回の受信は、それぞれ割込
みによって処理されることとなる。この割込みのため
に、ＴＤＭＡ制御部では、タイムスロットを生成する作
業をその都度中断しなければならず、また各受信の度に
バッファメモリのアドレス指定の処理を行う必要がある
ため、無駄な処理時間が発生し、処理も複雑になる。こ
のため、本来、タイムスロットを構成するための制御だ
けでも相当複雑な処理を行っているＴＤＭＡ制御部にと
って、上記したような受信及び受信データのメモリへの
配置という処理が加わることにより、回路はより以上複
雑かつ大規模なものとなってしまう。例えば、回路をＰ
ＬＡで構成する場合であっても、これが複雑かつ大規模
にならざるを得ないという問題がある。

【０００６】この発明は、係る課題を解決するためにな
されたもので、ＴＤＭＡ制御部の回路構成もしくはプロ
グラム処理を大幅に削減することにより、その動作を簡
略化することができる時分割多重通信装置を得ることを
目的とする。

【０００７】

【課題を解決するための手段】請求項１記載の発明に係
る時分割多重通信装置は、音声信号のディジタル符号化
を行う符号化部と、この符号化部の出力データを基に所
定時間幅のタイムスロット分の送信音声データを生成す
る時分割多重部とを有する装置であって、前記符号化部
は、(i) アナログ音声信号を一定周期でサンプリングし
て、所定のビット幅のディジタル音声データを出力する
符号化回路と、(ii)少なくとも１タイムスロット分に相
当する送信音声データ記憶容量を有し、符号化回路から
一定周期で出力されるディジタル音声データを逐次記憶
するバッファメモリと、(iii) 符号化回路からバッファ
メモリへのディジタル音声データの書込アドレスを示す
書込クロックをカウントする書込アドレスカウンタと、
(iv)バッファメモリから時分割多重部へのディジタル音
声データの読出アドレスを示す読出クロックをカウント
する読出アドレスカウンタと、(v) 書込アドレスカウン
タのカウント値と読出アドレスカウンタのカウント値の
差分を検出する差分検出回路と、(vi)この差分検出回路
により検出された差分が１タイムスロット分に相当する
データ量以上となったとき、前記時分割多重部に対し、
ディジタル音声データの読出を要求するデータ読出要求
手段と、を含み、前記時分割多重部は、前記読出要求に
応じ、バッファメモリから１タイムスロット分のディジ
タル音声データを連続的に読み出すことを特徴とするも
のである。

【０００８】請求項２記載の発明に係る時分割多重通信
装置は、請求項１記載の時分割多重通信装置において、
前記時分割多重部によるバッファメモリからの、ディジ
タル音声データの読出レートを送信レートと同一とした
ことを特徴とするものである。

【０００９】請求項３記載の発明に係る時分割多重通信
装置は、所定時間幅のタイムスロット分のディジタル音
声データを受信する時分割多重部と、ディジタル音声デ
ータの復号化を行う復号化部とを有する装置であって、
前記復号化部は、(i) 時分割多重部で受信したディジタ
ル音声データを少なくとも１タイムスロット分記憶する
バッファメモリと、(ii)このバッファメモリに書き込ま
れたディジタル音声データを一定周期で所定ビットずつ
読み出して復号化し、アナログ音声信号を出力する復号
化回路と、(iii) バッファメモリから復号化回路へのデ
ィジタル音声データの読出アドレスを示す読出クロック
をカウントする読出アドレスカウンタと、(iv)時分割多
重部からバッファメモリへのディジタル音声データの書
込アドレスを示す書込クロックをカウントする書込アド
レスカウンタと、(v) 読出アドレスカウンタのカウント
値と書込アドレスカウンタのカウント値の差分からメモ
リの空領域を検出する差分検出回路と、(vi)この差分検
出回路により検出されたメモリの空領域が１タイムスロ
ット分に相当するデータ量以上となったとき、前記時分
割多重部に対し、ディジタル音声データの書込を要求す
るデータ書込要求手段と、を含み、前記時分割多重部
は、書込要求に応じ、受信した１タイムスロット分のデ
ィジタル音声データをバッファメモリに連続的に書き込
むことを特徴とするものである。

【００１０】請求項４記載の発明に係る時分割多重通信
装置は、請求項３記載の時分割多重通信装置において、
前記時分割多重部によるバッファメモリへのディジタル
音声データの書込レートを受信レートと同一としたこと
を特徴とするものである。

【００１１】

【作用】請求項１記載の発明に係る時分割多重通信装置
では、サンプリングされた所定ビット数の音声データは
符号化部内のバッファメモリに逐次書き込まれ、書込ア
ドレスと読出アドレスの差が１タイムスロット分以上と
なったとき、１タイムスロット分の音声データが連続的
に読み出されて時分割多重部に送出される。

【００１２】請求項２記載の発明に係る時分割多重通信
装置では、請求項１記載における１タイムスロット分の
音声データの連続的読出は送信レートと同一レートで行
われる。

【００１３】請求項３記載の発明に係る時分割多重通信
装置では、復号化部内のバッファメモリから音声データ
が所定ビットずつ逐次読み出されて復号化される一方、
読出アドレスと書込アドレスの差から検出されたメモリ
の空領域が１タイムスロット分以上となったとき、時分
割多重部から１タイムスロット分の受信音声データがバ
ッファメモリに連続的に書き込まれる。

【００１４】請求項４記載の発明に係る時分割多重通信
装置では、請求項３記載における１タイムスロット分の
音声データの連続的書込は受信レートと同一レートで行
われる。

【００１５】

【実施例】以下、図面に基づき本発明を詳細に説明す
る。

【００１６】図１は、本発明の一実施例における時分割
多重通信装置を表したものである。この装置において、
符号・復号化部１２には、符号器／復号器１３の他、シ
リアルインターフェース部１４が設けられている。符号
器／復号器１３は、符号器１３−１と復号器１３−２か
らなり、シリアルインターフェース部１４は、シリアル
インターフェース１４−１とシリアルインターフェース
１４−２からなっている。ＴＤＭＡ制御部１６は、変調
器１７及び復調器１８を経て高周波処理部２１に接続さ
れるとともに、ＣＰＵ２４に接続される。高周波処理部
２１は、ＰＬＬ２３からの発信周波数に基づき、アンテ
ナ２２から信号を送信する。またＣＰＵ２４には、ダイ
アリングに必要なキーや所定の制御キーを備えた操作部
２５が接続され、また液晶ディスプレイ等を備えた表示
部２６が接続されている。なお符号器／復号器１３に
は、受話器２７が接続される。

【００１７】以上のような構成の時分割多重通信装置に
おいて特徴的なところは符号・復号化部１２内にシリア
ルインターフェース部１４を設けたことにある。そし
て、このシリアルインターフェース部１４により、符号
器／復号器１３とＴＤＭＡ制御部１６との間のデータ転
送速度の相違を調整する役目を担っている。

【００１８】図２は、図１における符号・復号化部１２
のうちの、送信処理に係わる符号化部１２−１の要部を
詳細に表したものである。この回路には、符号器１３−
１及びシリアルインターフェース１４−１が備えられて
いる。符号器１３−１には、符号化回路３２が設けら
れ、送話機１１（図１）から入力された音声信号４１を
Ａ／Ｄ変換して４ビットのディジタルデータに符号化
し、パラレル／シリアル変換器３３に入力する。このと
きの符号化は、図５（ｂ）に示すように、８ｋＨｚのサ
ンプリングタイミング信号４２に基づいて行われる。こ
のサンプリングタイミング信号４２は、書込クロック発
生部３４及びパラレル／シリアル変換器３３にも入力さ
れる。書込クロック発生部３４は、図５（ａ）に示すよ
うな基本クロック４３に基づき、サンプリングタイミン
グ信号４２から同図（ｃ）に示すような書込クロック４
４を生成し、パラレル／シリアル変換器３３及びシリア
ルインターフェース１４−１内の書込アドレス生成回路
３７に入力する。パラレル／シリアル変換器３３は、書
込クロック４４に基づき、符号化回路３２からの４ビッ
トパラレル信号をシリアルに変換し、図５（ｄ）に示す
ようなシリアルデータ４８として出力する。この時のデ
ータ転送速度は３２ｋｂｐｓ（＝４ビット×８ｋＨｚ）
となっている。すなわち、符号器１３−１からシリアル
インターフェース１４−１に入力される音声データ４８
は、図５（ｄ）に示すように１２５μｓ毎の４ビットシ
リアル信号となる。

【００１９】シリアルインターフェース１４−１の書込
アドレス生成回路３７においては、図３に示すように、
書込クロック４４がアドレスカウンタ６１でカウントさ
れ、８ビットの書込アドレスカウント信号４６としてア
ドレスデコーダ６２に入力されると共に、図２における
アドレス差分検出回路３８にも入力される。アドレスデ
コーダ６２では入力された８ビットの書込アドレスカウ
ント信号４６を基に２５６本の信号のうちの１つをハイ
レベルとするデコードを行う。このデコードされた信号
５２は、図２におけるバッファメモリ３５に入力され
る。

【００２０】一方、ＴＤＭＡ制御部１６（図１）の図示
しないクロック出力部は、図６（ａ）に示すように、１
スロットすなわち５ｍｓ毎の同期信号に同期して、同図
（ｂ）に示すような読出しクロック信号５４を出力す
る。この読出しクロック信号５４はシリアルインターフ
ェース１４−１の読出アドレス生成回路３６に入力され
る。この読出アドレス生成回路３６は、上記した書込ア
ドレス生成回路３７（図３）と同様の構成となってお
り、入力された読出クロック信号５４をカウントして読
出アドレスカウント信号４５を出力すると共に、これを
デコードしてアドレスデコード信号５１を出力する。ア
ドレスデコード信号５１はバッファメモリ３５に入力さ
れる。一方読出アドレスカウント信号４５は、アドレス
差分検出回路３８に入力される。

【００２１】アドレス差分検出回路３８は、入力された
書込アドレスカウント信号４６と読出アドレスカウント
信号４５の差分を検出し、８ビットの差分データを出力
する。差分判定回路３９は、この差分データと、図示し
ないレジスタに用意されている読出開始条件データ４７
（８ビット）との比較を行い、前者が後者を越えた時、
読出イネーブル信号５６を出力する。すなわち、この読
出イネーブル信号５６は、バッファメモリ３５に対する
書込先頭アドレスとこのメモリから読出される際の読出
先頭アドレスとの差分が１６０アドレス以上となった
時、出力されることとなる。

【００２２】例えば、図７に示すように、バッファメモ
リ３５の２５６個のアドレスのうち、書込アドレスＹと
読出アドレスＸとの距離が１６０を越えた時にバッファ
メモリ３５からの読出しが行われることとなる。ここ
で、１６０という数字は、符号器１３−１から４ビット
ずつ送られる音声データの４０サンプル分に相当するデ
ータが格納されるアドレスを示しており、この４０サン
プル分の書込みが終了することを条件として１６０アド
レス分のデータが一気に読出されることとなる。なお、
図７においては、書込みアドレスがＹで読出しアドレス
がＸとなった時に読出しが開始されるが、あくまでも両
者の相対的なアドレス距離が１６０を越えるよう保たれ
ていればよく、両者の絶体アドレスは順次シフトしてい
くこととなる。

【００２３】バッファメモリ３５においては、図４に示
すように、２５６本の書込アドレス信号５２は、それぞ
れ２５６個のメモリセル６４−１〜６４−２５６に入力
され、書込データ４８は２５６個のメモリセルのうち書
込アドレス信号５２がハイレベルのものに対応するセル
に書込まれることとなる。同様にして、読出しの場合に
は、２５６本の読出アドレス信号５１のうちのハイレベ
ルとなった信号ラインに対応したセルから、読出データ
５５が読出されることとなる。この場合の読出データ５
５は、図６（ｃ）に示すように、上記した読出クロック
５４に同期して読出され、結局、スロット同期信号（図
６（ａ））に同期して５ｍｓ毎に１６０ビット連続して
読出される。この時の読出クロック５４のクロックレー
トは、３８４ｋｂｐｓであり、これはＴＤＭＡ制御部１
６から変調器１７への出力レートと同一である。従っ
て、バッファメモリ３５から読出されたデータはＴＤＭ
Ａ制御部１６をスルーで通過し変調器１７へと送出され
る。但し、その際、ＴＤＭＡ制御部１６においては、Ｃ
ＰＵ２４の制御により、必要な制御用ヘッダが付加さ
れ、所定のフォーマットのスロットが形成される。

【００２４】以上説明したように、シリアルインターフ
ェース部１４は、符号化された４ビットの音声データの
４０サンプル分をバッファすると共に、この４０サンプ
ル分が蓄えられた時点で、これらの１６０ビット分の音
声データが送信レートで連続的に読出され、ＴＤＭＡ制
御部１６に入力される。従って、ＴＤＭＡ制御部１６と
しては、従来のように、符号・復号化部１２からの割込
み処理に対応したバッファリング処理を何ら行う必要が
なく、専ら、ヘッダ制御部の付加のみに専念することが
できる。このため、割込み処理のための複雑な回路が不
要となり、その回路構成を極めて簡略化することが可能
となる。

【００２５】なお、上記した実施例は、送信の場合につ
いて説明したものであるが、受信の場合にも同様に適用
することができる。すなわち、受信の場合には、図８に
示すように、復号化部１２−２を設ける。そして復号化
部１２−２には復号器１３−２及びシリアルインターフ
ェース１４−２を設ける。この場合の動作は、上記した
送信の場合と全く逆の処理となる。この図では、各部の
符号として、図２の各部の符号に１００を加えた符号を
付し、また“書込み”の代わりに“読出し”を、“読出
し”の代わりに“書込み”という語を用いている。な
お、この場合には、書込みレートよりも読出しレートの
方が遅いため、読出しアドレスと書込みアドレスの差分
から検出されたメモリの空領域が１６０を越えたとき、
書込みネーブル信号１５６が出力され、これにより３８
４ｋｂｐｓの速度で音声データ１５５が１６０ビット分
連続してバッファメモリ１３５に書込まれる。またバッ
ファメモリ１３５からの読出しは、１２５μｓ毎に４ビ
ットずつ３２ｋｂｐｓの速度で行われる。この読出され
たデータ１４８は復号器１３−２のシリアル／パラレル
変換器１３３で４ビットパラレルの信号に変換され、復
号化回路１３２で復号化されて更にＡ／Ｄ変換され、ア
ナログの音声信号１４１として受話器２７（図１）から
出力される。なお、読出クロック発生部１３４、書込ア
ドレス生成回路１３６、読出し生成回路１３７等につい
ての動作は、上記した送信の場合と同様であるのでここ
では説明を省略する。

【００２６】なお本実施例では、ＴＤＭＡ制御部１６で
生成されるタイムスロットの幅を５ｍｓとしたが、これ
に限るものではなく他の長さを有するタイムスロットに
も適用しうることは言うまでもない。また、本実施例で
は、音声信号を４ビットで標本化するものとして説明し
たが、これ以上の例えば１６ビットで標本化する場合に
ついても同様に適用することができる。なお、本実施例
では、図４に説明したように、バッファメモリとして
は、読出データラインと書込データラインを別個に設け
ているため、読出アドレスと書込アドレスがぶつからな
いように制御を行うことにより、読出しと書込みを同時
に行うことができる。このため、図７に示したように、
極めて僅かのメモリセルからなるバッファメモリを用い
て、上記したような処理をサイクリックに行うことがで
き、バッファメモリの容量を極めて少なくすることがで
きる。

【００２７】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、サンプリングした音声データを符号化部内
のバッファメモリに逐次書き込む一方、時分割多重部
は、書込アドレスと読出アドレスの差が１タイムスロッ
ト分以上となったところで１タイムスロット分の音声デ
ータを連続的に読み出すこととしたので、時分割多重部
は頻繁に（音声サンプリングごとに）符号化部から割込
要求を受けることがない。このため、時分割多重部は、
本来のタイムスロット生成処理を専従的に行うのみでよ
く、割込要求に応答した処理を行う必要がなくなる。従
って、時分割多重部の回路構成及びプログラム構成を簡
略化することができる。一方、バッファリング機能を符
号化部に持たせることは、極めて簡単な回路構成で容易
に実現できる。従って、装置全体として構成が簡略化さ
れるという効果がある。

【００２８】同様に、請求項３記載の発明においても、
時分割多重部は、復号化部内のバッファメモリの読出ア
ドレスと書込アドレスの差が１タイムスロット分以上と
なったところで１タイムスロット分の受信音声データを
連続的に書き込むこととしたので、時分割多重部は復号
化部から頻繁に割込要求を受けることがない。このた
め、その構成を簡略化することができ、上記請求項１記
載の発明と同様の効果を有する。

【００２９】請求項２及び請求項４記載の発明によれ
ば、符号化部もしくは復号化部内のバッファメモリに対
する時分割多重部からのデータ読み書きレートを、デー
タ送受信レートと同一としたので、送受信データは時分
割多重部をスルーで通過する形となり、処理が一層簡略
化されるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例における時分割多重通信装置
を示すブロック図である。

【図２】この時分割多重通信装置の送信に係る部分を示
すブロック図である。

【図３】読出（書込）アドレス生成部を示すブロック図
である。

【図４】バッファメモリの構成を示すブロック図であ
る。

【図５】バッファメモリへの音声データの書込みを示す
タイミング図である。

【図６】バッファメモリからの音声データの読出しを示
すタイミング図である。

【図７】バッファメモリのアドレシングの原理を示す説
明図である。

【図８】この時分割多重通信装置の受信に係る部分を示
すブロック図である。

【図９】従来の時分割多重通信装置を示すブロック図で
ある。

【図１０】図９の従来の時分割多重通信装置の符号・復
号化部からＴＤＭＡ制御部への音声データの出力タイミ
ングを示すタイミング図である。

【符号の説明】

１２ 符号・復号化部 １３ 符号器／復号器 １３−１ 符号器 １３−２ 復号器 １４ シリアルインターフェース部 １４−１ シリアルインターフェース（送信側） １４−２ シリアルインターフェース（受信側） １６ ＴＤＭＡ制御部 ３５，１３５ バッファメモリ ３６，１３７ 読出アドレス生成部 ３７，１３６ 書込アドレス生成部 ３８，１３８ アドレス差分検出回路 ３９，１３９ 差分判定回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 音声信号のディジタル符号化を行う符号
   化部と、この符号化部の出力データを基に所定時間幅の
   タイムスロット分の送信音声データを生成する時分割多
   重部とを有する装置であって、 前記符号化部は、 アナログ音声信号を一定周期でサンプリングして、所定
   のビット幅のディジタル音声データを出力する符号化回
   路と、 少なくとも１タイムスロット分に相当する送信音声デー
   タ記憶容量を有し、前記符号化回路から一定周期で出力
   されるディジタル音声データを逐次記憶するバッファメ
   モリと、 前記符号化回路から前記バッファメモリへのディジタル
   音声データの書込アドレスを示す書込クロックをカウン
   トする書込アドレスカウンタと、 前記バッファメモリから前記時分割多重部へのディジタ
   ル音声データの読出アドレスを示す読出クロックをカウ
   ントする読出アドレスカウンタと、 前記書込アドレスカウンタのカウント値と前記読出アド
   レスカウンタのカウント値の差分を検出する差分検出回
   路と、 この差分検出回路により検出された差分が１タイムスロ
   ット分に相当するデータ量以上となったとき、前記時分
   割多重部に対し、ディジタル音声データの読出を要求す
   るデータ読出要求手段と、を含み、 前記時分割多重部は、前記読出要求に応じ、前記バッフ
   ァメモリから１タイムスロット分のディジタル音声デー
   タを連続的に読み出すことを特徴とする時分割多重通信
   装置。
2. 【請求項２】 前記時分割多重部による前記バッファメ
   モリからのディジタル音声データの読出レートは、送信
   レートと同一であることを特徴とする請求項１記載の時
   分割多重通信装置。
3. 【請求項３】 所定時間幅のタイムスロット分のディジ
   タル音声データを受信する時分割多重部と、前記ディジ
   タル音声データの復号化を行う復号化部とを有する装置
   であって、 前記復号化部は、 前記時分割多重部で受信したディジタル音声データを少
   なくとも１タイムスロット分記憶するバッファメモリ
   と、 このバッファメモリに書き込まれたディジタル音声デー
   タを一定周期で所定ビットずつ読み出して復号化し、ア
   ナログ音声信号を出力する復号化回路と、 前記バッファメモリから前記復号化回路へのディジタル
   音声データの読出アドレスを示す読出クロックをカウン
   トする読出アドレスカウンタと、 前記時分割多重部から前記バッファメモリへのディジタ
   ル音声データの書込アドレスを示す書込クロックをカウ
   ントする書込アドレスカウンタと、 前記読出アドレスカウンタのカウント値と前記書込アド
   レスカウンタのカウント値の差分からメモリの空領域を
   検出する差分検出回路と、 この差分検出回路により検出されたメモリの空領域が１
   タイムスロット分に相当するデータ量以上となったと
   き、前記時分割多重部に対し、ディジタル音声データの
   書込を要求するデータ書込要求手段と、を含み、 前記時分割多重部は、前記書込要求に応じ、受信した１
   タイムスロット分のディジタル音声データを前記バッフ
   ァメモリに連続的に書き込むことを特徴とする時分割多
   重通信装置。
4. 【請求項４】 前記時分割多重部による前記バッファメ
   モリへのディジタル音声データの書込レートは、受信レ
   ートと同一であることを特徴とする請求項３記載の時分
   割多重通信装置。