KR20000051267A - 피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치 - Google Patents

피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치 Download PDF

Info

Publication number
KR20000051267A
KR20000051267A KR1019990001607A KR19990001607A KR20000051267A KR 20000051267 A KR20000051267 A KR 20000051267A KR 1019990001607 A KR1019990001607 A KR 1019990001607A KR 19990001607 A KR19990001607 A KR 19990001607A KR 20000051267 A KR20000051267 A KR 20000051267A
Authority
KR
South Korea
Prior art keywords
data
pcm
spdif
iec958
multiplexer
Prior art date
Application number
KR1019990001607A
Other languages
English (en)
Inventor
채수창
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990001607A priority Critical patent/KR20000051267A/ko
Publication of KR20000051267A publication Critical patent/KR20000051267A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10629—Data buffering arrangements, e.g. recording or playback buffers the buffer having a specific structure
    • G11B2020/10638—First-in-first-out memories [FIFO] buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코더를 제공하기 위한 것으로, 이러한 본 발명은 MPEG2 데이터 또는 AC-3 데이터 또는 PCM 데이터를 입력받아 PCM 또는 비트스트림 모드를 자동 인식하여 SPDIF 데이터를 수신하는 SPDIF 수신부와; 상기 SPDIF 수신부에서 수신된 데이터를 IEC958 포맷의 디코딩을 수행하는 IEC958 디코더와; 상기 IEC958 디코더에서 디코딩된 PCM 또는 압축된 비트스트림 데이터를 저장하는 입력버퍼와; 상기 입력버퍼에 저장된 데이터의 오디오 디코딩을 수행하는 오디오 디코더와; 상기 오디오 디코더에서 디코딩된 데이터가 출력되도록 저장하는 출력버퍼와; 상기 입력버퍼와 출력버퍼에 저장된 데이터를 IEC958 포맷으로 만드는 IEC958 포맷터와; 상기 IEC958 포맷터에서 IEC958로 포맷된 데이터를 SPDIF 포맷으로 만들어 MPEG2 또는 AC-3 또는 PCM 데이터를 송신하는 SPDIF 송신부로 구성됨으로써, PCM 또는 부호화된 오디오 비트스트림 모드를 자동 전환하여 종래의 SPDIF 송/수신기를 오디오 디코더에 그대로 연결하여 사용할 수 있게 되는 것이다.

Description

피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치{Apparatus for audio decoding having auto-switching function of PCM or bit stream mode}
본 발명은 오디오 디코더의 SPDIF(Sony Philips Digital Interface)에 관한 것으로, 특히 PCM(Pulse Code Modulation, 펄스 부호 변조) 또는 부호화된 오디오 비트스트림 모드를 자동 전환하는 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치에 관한 것이다.
일반적으로 SPDIF는 소니/필립스(Sony/Philips)가 제정한 소비자 오디오(Consumer Audio) 기기에서 사용되는 국제규격이다.
도1은 종래 SGS Thomson사의 SPDIF 송신 장치인 Sti4600의 블록구성도이다.
이에 도시된 바와 같이, SPDIF의 송신 기능을 전반적으로 제어하는 주제어부(1)와; 입력된 데이터를 인터페이스하는 입력데이터 인터페이스부(2)와; 상기 입력데이터 인터페이스부(2)에서 인터페이스된 입력데이터를 처리하는 입력프로세서(3)와; 상기 입력프로세서(3)에서 처리된 데이터의 회선 프레임 버퍼링하는 회선 프레임 버퍼(4)와; 상기 회선 프레임 버퍼(4)의 데이터를 오디오 디코딩하는 코어 오디오 디코더(5)와; 상기 코어 오디오 디코더(5)의 데이터를 PCM 데이터로 출력하는 PCM부(6)와; 상기 PCM부(6)의 데이터가 채널지연되도록 하는 채널 지연 버퍼(7)와; 상기 회선 프레임 버퍼(4) 및 PCM부(6)와 연결되어 IEC958 포맷으로 데이터를 변환하여 출력하는 IEC958 포맷터(8)로 구성된다.
이러한 STi4600의 SPDIF 송신기는 비트스트림의 디패킹(depacking) 또는 IEC(International Electrotechnical Commission, 국제 전기 표준 회의) 데이터 포맷팅을 수행한다.
압축된 비트스트림은 입력데이터 인터페이스부(2)를 경유하여 입력된다. 데이터는 입력 프로세서(3)의 FIFO(First In First Out)로 바이트 단위로 전송되고, 이 FIFO는 33Mbit/s로 입력되게 한다. 입력 프로세서(3)는 비트스트램(패킷 레벨)을 디패킹한다. 압축된 프레임은 회선 프레임 버퍼(4)에 저장되고, 코어 오디오 디코더(5)에서는 회선 프레임 버퍼(4)에 저장된 압축된 프레임 데이터를 추출하여 디코딩하게 된다.
PCM부(6)는 샘플을 PCM 포맷을 변환시키고, 각각의 채널이 독립적으로 지연되도록 채널 지연 버퍼(7)를 제어한다. IEC958 포맷터(8)는 압축되지 않은 데이터 또는 압축된 데이터를 전송한다. 압축모드에서 IEC958 포맷터(8)는 회선 프레임 버퍼(4)에서 데이터를 추출하고 IEC1937 표준에 맞게 포맷팅한다. 비 압축 모드에서 PCM 채널은 IEC958 포맷터(8)에 의해 출력된다.
그러나 이러한 종래의 SGS Thomson 사의 SPDIF는 송신기만이 있고, 수신기는 없었다. 그래서 수신 부분은 도2는 데이터 파형도와 같이 수신하게 된다. 도2에서 ADREQ가 "1"에서 "0"으로 입력되었을 때, ADEN 신호는 정확히 2클럭 뒤에 "0"으로 출력된다. 따라서 송신기는 이미 구분된 PCM 데이터와 부호화된 오디오 비트스트림 데이터를 입력받아 처리하여, 자동으로 PCM 모드와 오디오 비트스트림 모드를 자동 인식할 수는 없었다.
한편 ZORAN 사의 ZR38600인 SPDIF는 수신기와 송신기 모두 있다.
그러나 ZORAN 사의 수신기는 PCM과 부호화된 비트스트림 데이터를 구분하지 않는 단점이 있었다.
그래서 ZORAN 사의 ZR38600의 경우 IEC958 포맷의 검출을 SPDIF 수신기에서는 하지 않고, 입력 버퍼 콘트롤러에서 하게 되는데, IEC958의 프리앰블만을 제외시키고 원래의 기본 스트림(Elementary Stream)을 입력 버퍼에 저장한다. 이때 버퍼 콘트롤러는 호스트로부터 PCM 모드인지 또는 데이터 모드인지를 미리 알고 있어야 하는 불편함이 있었다. 왜냐하면 PCM일 경우엔 계속 저장만을 해야 되지만, IEC958로 입력되는 경우에는 프리앰블을 제외하고 저장해야 하기 때문이다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 PCM 또는 부호화된 오디오 비트스트림 모드를 자동 전환할 수 있는 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치는,
MPEG2 데이터 또는 AC-3 데이터 또는 PCM 데이터를 입력받아 PCM 또는 비트스트림 모드를 자동 인식하여 SPDIF 데이터를 수신하는 SPDIF 수신부와; 상기 SPDIF 수신부에서 수신된 데이터를 IEC958 포맷의 디코딩을 수행하는 IEC958 디코더와; 상기 IEC958 디코더에서 디코딩된 PCM 또는 압축된 비트스트림 데이터를 저장하는 입력버퍼와; 상기 입력버퍼에 저장된 데이터의 오디오 디코딩을 수행하는 오디오 디코더와; 상기 오디오 디코더에서 디코딩된 데이터가 출력되도록 저장하는 출력버퍼와; 상기 입력버퍼와 출력버퍼에 저장된 데이터를 IEC958 포맷으로 만드는 IEC958 포맷터와; 상기 IEC958 포맷터에서 IEC958로 포맷된 데이터를 SPDIF 포맷으로 만들어 MPEG2 또는 AC-3 또는 PCM 데이터를 송신하는 SPDIF 송신부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도1은 종래 SPDIF 송신 장치의 블록구성도이고,
도2는 도1에 의한 데이터 파형도이며,
도3은 본 발명의 적용에 의한 데이터 파형도이고,
도4는 본 발명에 의한 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치의 블록구성도이며,
도5는 도4에서 SPDIF 수신부의 블록구성도이고,
도6은 도5에서 바이패스-NRZ 변환부의 상세블록도이며,
도7은 도4에서 SPDIF 송신부의 블록구성도이고,
도8은 도7에서 NRZ-바이패스 변환부의 상세블록도이며,
도9는 도8에 의해 출력된 바이패스 마크 데이터의 파형도이고,
도10은 본 발명의 적용에 의한 비트스트림 전송 방법을 보인 흐름도이고,
도11은 본 발명의 적용에 의한 PCM 또는 비트스트림 모드의 자동 전환 방법을 보인 흐름도이며,
도12는 본 발명에 적용되는 SPDIF의 데이터 포맷을 보인 도면이며,
도13은 본 발명에 적용되는 IEC60958의 데이터 포맷을 보인 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : SPDIF 수신부 12 : IEC958 디코더
13 : 입력버퍼 14 : 오디오 디코더
15 : 출력버퍼 16 : IEC958 포맷터
17 : SPDIF 송신부
이하, 상기와 같은 본 발명 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치의 기술적 사상에 따른 일실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명에서 구현하는 SPDIF 송/수신기는 IEC60958 표준 데이터 포맷과 일치한다. 돌비 AC-3(Audio Compression - 3), MPEG(Motion Picture Export Group, 통합계 동영상압축의 국제표준) 그리고 PCM 비트스트림이 지원되며, Bi-Phase Mark Encoding 및 Decoding을 한다. 그리고 수신기는 PCM과 오디오 비트스트림을 자동으로 검출하는 기능이 있다.
도3은 본 발명의 적용에 의한 데이터 파형도로써, 역다중화기에서는 ADATA를 출력할 때 Byte-Align을 고려하지 않으며, ADATA 출력이 8비트씩 바이트-얼라인되도록 ADREQ를 출력한다.
도4는 본 발명에 의한 피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코더의 블록구성도이다.
이에 도시된 바와 같이, MPEG2 데이터 또는 AC-3 데이터 또는 PCM 데이터를 입력받아 PCM 또는 비트스트림 모드를 자동 인식하여 SPDIF 데이터를 수신하는 SPDIF 수신부(11)와; 상기 SPDIF 수신부(11)에서 수신된 데이터를 IEC958 포맷의 디코딩을 수행하는 IEC958 디코더(12)와; 상기 IEC958 디코더(12)에서 디코딩된 PCM 또는 압축된 비트스트림 데이터를 저장하는 입력버퍼(13)와; 상기 입력버퍼(13)에 저장된 데이터의 오디오 디코딩을 수행하는 오디오 디코더(14)와; 상기 오디오 디코더(14)에서 디코딩된 데이터가 출력되도록 저장하는 출력버퍼(15)와; 상기 입력버퍼(13)와 출력버퍼(15)에 저장된 데이터를 IEC958 포맷으로 만드는 IEC958 포맷터(16)와; 상기 IEC958 포맷터(16)에서 IEC958로 포맷된 데이터를 SPDIF 포맷으로 만들어 MPEG2 또는 AC-3 또는 PCM 데이터를 송신하는 SPDIF 송신부(17)로 구성된다.
도5는 도4에서 SPDIF 수신부의 블록구성도이다.
이에 도시된 바와 같이, SPDIF 데이터를 입력받아 동기클럭을 생성하는 동기클럭 생성부(21)와; 상기 동기클럭 생성부(21)에서 동기클럭을 입력받고 데이터의 레프트 채널을 출력하는 시프트 레프트 레지스터(22)와; SPDIF 포맷에서 서브 프레임의 프리앰블을 나타내는 신호를 입력받아 다중화하는 PCM 다중화부(23)와; 상기 PCM 다중화부(23)의 출력을 위상 반전시키는 인버터(24)와; 상기 시프트 레프트 레지스터(22)와 상기 PCM 다중화부(23)와 상기 인버터(24)의 출력을 입력받아 비교하여 입력된 데이터가 PCM인지를 판별하는 PCM 비교부(25)와; 상기 동기클럭 생성부(21)에서 SPDIF의 동기클럭을 입력받고 바이패스 데이터를 NRZ(Non Return to Zero) 데이터로 변환시키는 바이패스-NRZ 변환부(26)와; 상기 바이패스-NRZ 변환부(26)의 데이터를 시프트 라이트하는 시프트 라이트 레지스터(27)와; 확장된 동기 코드를 입력받아 다중화하는 코드 다중화부(28)와; 상기 시프트 라이트 레지스터(27)와 상기 코드 다중화부(28)의 출력을 입력받아 비교하여 입력된 데이터가 부호화된 오디오 비트스트림인지를 판별하는 코드 비교부(29)와; 상기 시프트 라이트 레지스터(27)의 데이터의 데이터 타입을 결정하는 데이터 타입 레지스터(30)와; 상기 시프트 라이트 레지스터(27)의 데이터의 길이를 결정하는 길이 레지스터(31)와; 상기 길이 레지스터의 데이터를 카운팅하는 카운터(32)와; 상기 시프트 라이트 레지스터(27)의 데이터에서 에러 플래그를 검출하는 에러 플래그(33)로 구성된다.
도6은 도5에서 바이패스-NRZ 변환부(26)의 상세블록도이다.
이에 도시된 바와 같이, 상기 동기클럭 생성부(21)의 동기클럭에 따라 입력된 데이터를 래치하는 제1 래치부(41)와; 상기 동기클럭 생성부(21)의 동기클럭에 따라 상기 제1 래치부(41)의 데이터를 래치하는 제2 래치부(42)와; 상기 제1 및 제2 래치부(41)(42)의 출력을 부정논리합 연산하는 부정논리합 연산부(43)와; 상기 동기클럭 생성부(21)의 클럭을 입력받고, 상기 부정논리합 연산부(43)에서 연산된 결과를 입력받아 동기클럭 주기로 2번 연속해서 들어온 데이터 값이 같으면 "0"을 1/2의 클럭주기로 출력하고, 다르면 "1"을 1/2의 클럭주기로 출력하는 제3 래치부(44)로 구성된다.
도7은 도4에서 SPDIF 송신부의 블록구성도이다.
이에 도시된 바와 같이, 입력된 데이터를 각각 다중화하는 제1 내지 제3 다중화부(51 ~ 53)와; 상기 제1 내지 제3 다중화부(51 ~ 53)의 데이터를 시프트하는 시프트 레지스터(54)와; 패리티 비트를 생성하여 상기 시프트 레지스터(55)의 데이터에 추가하는 패리티 비트 생성부(55)와; 상기 시프트 레지스터(55)의 출력과 "0" 값을 다중화하는 제4 다중화부(56)와; 상기 제4 다중화부(56)의 출력을 입력받아 NRZ 데이터를 바이패스 마크 데이터로 변환하는 NRZ-바이패스 변환부(57)와; SPDIF 포맷에서 서브 프레임의 프리앰블을 나타내는 신호를 입력받아 다중화하는 제5 다중화부(58)와; 상기 제5 다중화부(58)의 데이터를 시프트 레프트하는 시프트 레프트 레지스터(59)와; 상기 NRZ-바이패스 변환부(57)의 데이터와 상기 시프트 레프트 레지스터(59)의 데이터를 입력받아 다중화하여 SPDIF 포맷의 데이터를 송신하는 제6 다중화부(60)로 구성된다.
도8은 도7에서 NRZ-바이패스 변환부(57)의 상세블록도이다.
이에 도시된 바와 같이, NRZ 데이터를 선택단자로 하여 상기 4 다중화부(56)에서 입력된 데이터와 "1" 값을 다중화하는 다중화부(61)와; 상기 다중화부(61)에서 출력된 값이 "0"이면 1/2 클럭의 주기마다 인에이블되어 현재 값을 반전시켜 출력하고, 상기 다중화부(61)에서 출력된 값이 "1"이면 1 클럭의 주기마다 인에이블되어 현재 값을 반전시켜 출력하는 래치부(62)로 구성된다.
이와 같이 구성된 본 발명의 작용을 설명하면 다음과 같다.
Low-Noise 환경하에서 사용되는 point-to-point 인터페이스로서 다음과 같은 인코딩 규칙이 있다.
* 천이는 값(0 또는 1)이 무엇이든지 비트의 시작점에서 항상 일어난다.
* 1 값에 대하여 천이는 비트의 가운데에서 일어난다.
* 0 값에 대하여 천이는 비트의 가운데에서 일어나지 않는다.
이때 바이패스 데이터는 2배로 빠른 클럭으로 검출한다. 도9는 이러한 바이패스 마크 데이터의 파형도이다.
SPDIF 포맷에서 프리앰블은 모두 3가지가 있다. 도12는 본 발명에 적용되는 SPDIF의 데이터 포맷을 보인 도면이다. 그래서 블록 시작을 나타내면서 레프트 채널의 서브 프레임의 프리앰블을 나타내는 Z, 레프트 채널 서브 프레임의 프리앰블 X 그리고 라이트 채널의 서브 프레임의 프리앰블 Y가 있다. 두 개의 SPDIF 서브 프레임이 하나의 IEC958 프레임을 구성하며, IEC958 프레임의 192개는 한 블록을 구성한다. 도13은 이러한 IEC60958의 데이터 포맷을 보인 도면이다.
그래서 실제로 전달되어지는 데이터는 타임 슬롯 12~27에 할당된다. 이때 매 서브 프레임 마다 채널 상태가 1비트씩 할당되는데, 구현에 값들이 도12에 있다. 그래서 Xbiphase= "11100010" 또는 "11101", Ybiphase= "11100100" 또는 "11011", Zbiphase= "11101000" 또는 "10111"이다. 이 값들은 SPDIF 수신부(11)의 PCM 다중화부(23)와 인버터(24)에서 PCM 비교부(25)로 입력된다.
도12에서 Validity 비트는 MPEG인 경우에는 "1"일 때 유효하고, AC-3인 경우에는 "0"일 때 유효한 것으로 정하였다.
SPDIF에 의하여 전달되어지는 데이터들 중에서 Non-PCM, 즉 부호화된 오디오 데이터(MPEG, AC-3)에 대하여는 도13의 IEC958 포맷으로 전달되어진다.
프리앰블은 "F872"와 이를 비트 리버스해 놓은 "4E1F"이다. 다음에 오는 16비트 정보는 데이터 타입과 에러의 포함여부, 타임 스탬프 정보들이다. 전달되어지는 데이터가 보내지기에 앞서서 그의 길이가 먼저 보내어지는데, MPEG 및 AC-3 데이터 타입인 경우는 65536 비트까지 보내어질 수 있으며, 타임 스탬프일 경우는 6X16비트, MPEG PAUSE일 경우엔 32비트 그리고 AC-3 Null 데이터인 경우엔 "0"으로 채워 보내진다.
SPDIF 송신부(18)에서 전송상의 스위칭 지연으로 데이터 전송의 끊김이 일어나는 경우는 전달해야할 데이터 버스트 사이에 MPEG Pause 또는 AC-3 Null 데이터를 보내게 된다.
만일, 전달할 데이터 량이 AC-3은 1153 IEC958 프레임, MPEG은 1152 IEC958 프레임 이하인 경우에는 나머지 데이터 영역을 "0"으로 채우고(0's stuffing), MPEG Pause인 경우 32 IEC958 프레임 만큼을 "0"으로 채운다. 도10은 이러한 비트스트림 전송 방법을 보인 흐름도이다.
IEC958 인터페이스는 PCM과 부호화된 오디오 데이터 중에 하나가 전달되어 질 수 있다. 수신기는 IEC958 정보가 어느 것인지를 알 수 있어야 한다. 이 정보는 SPDIF 포맷에서 채널 상태 비트 1에 의하여도 알 수 있지만, 그 값이 할당되어 있지 않을 수도 있다. 그래서 종래의 수신기에서는 호스트로부터 비트스트림 모드를 전환한 후 입력 비트스트림을 받아들이게 된다.
본 발명은 IEC958 포맷 내의 동기 코드(프리앰블)와 "0" 스터핑 구간을 이용하여 비트스트림 모드를 내부적으로 전환하는 기능을 수신기에 적용한다. 결국 확장된 96비트의 동기 코드(Ox0000, 0x0000, 0x0000, 0x0000, 0xF872, Ox4E1F)를 찾는 것인데, PCM 내에 이러한 데이터가 나타날 확률은 24시간 만에 1회 정도이다. 또한 최소한 4096 IEC958 프레임 마다 한 번의 4회의 "0"의 스터핑 구간이 존재하므로 모드의 전환이 정상적이지 못하는 경우는 없다. 그래서 도11은 PCM 또는 비트스트림 모드의 자동 전환 방법을 보인 흐름도이다.
이처럼 본 발명은 PCM 또는 부호화된 오디오 비트스트림 모드를 자동 전환할 수 있게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치는 PCM 또는 부호화된 오디오 비트스트림 모드를 자동 전환하여 종래의 SPDIF 송/수신기를 오디오 디코더에 그대로 연결하여 사용할 수 있는 효과가 있게 된다.

Claims (5)

  1. 오디오 디코딩 장치에 있어서,
    MPEG(Motion Picture Export Group, 통합계 동영상압축의 국제표준)2 데이터 또는 AC-3(Audio Compression - 3) 데이터 또는 PCM 데이터를 입력받아 PCM(Pulse Code Modulation, 펄스 부호 변조) 또는 비트스트림 모드를 자동 인식하여 SPDIF(Sony Philips Digital Interface) 데이터를 수신하는 SPDIF 수신부와;
    상기 SPDIF 수신부에서 수신된 데이터를 IEC958 포맷의 디코딩을 수행하는 IEC958 디코더와;
    상기 IEC958 디코더에서 디코딩된 PCM 또는 압축된 비트스트림 데이터를 저장하는 입력버퍼와;
    상기 입력버퍼에 저장된 데이터의 오디오 디코딩을 수행하는 오디오 디코더와;
    상기 오디오 디코더에서 디코딩된 데이터가 출력되도록 저장하는 출력버퍼와;
    상기 입력버퍼와 출력버퍼에 저장된 데이터를 IEC958 포맷으로 만드는 IEC958 포맷터와;
    상기 IEC958 포맷터에서 IEC958로 포맷된 데이터를 SPDIF 포맷으로 만들어 MPEG2 또는 AC-3 또는 PCM 데이터를 송신하는 SPDIF 송신부로 구성된 것을 특징으로 하는 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치.
  2. 제1항에 있어서, 상기 SPDIF 수신부는,
    SPDIF 데이터를 입력받아 동기클럭을 생성하는 동기클럭 생성부와;
    상기 동기클럭 생성부에서 동기클럭을 입력받고 데이터의 레프트 채널을 출력하는 시프트 레프트 레지스터와;
    SPDIF 포맷에서 서브 프레임의 프리앰블을 나타내는 신호를 입력받아 다중화하는 PCM 다중화부와;
    상기 PCM 다중화부의 출력을 위상 반전시키는 인버터와;
    상기 시프트 레프트 레지스터와 상기 PCM 다중화부와 상기 인버터의 출력을 입력받아 비교하여 입력된 데이터가 PCM인지를 판별하는 PCM 비교부와;
    상기 동기클럭 생성부에서 SPDIF의 동기클럭을 입력받고 바이패스 데이터를 NRZ(Non Return to Zero) 데이터로 변환시키는 바이패스-NRZ 변환부와;
    상기 바이패스-NRZ 변환부의 데이터를 시프트 라이트하는 시프트 라이트 레지스터와;
    확장된 동기 코드를 입력받아 다중화하는 코드 다중화부와;
    상기 시프트 라이트 레지스터와 상기 코드 다중화부의 출력을 입력받아 비교하여 입력된 데이터가 부호화된 오디오 비트스트림인지를 판별하는 코드 비교부와;
    상기 시프트 라이트 레지스터의 데이터의 데이터 타입을 결정하는 데이터 타입 레지스터와;
    상기 시프트 라이트 레지스터의 데이터의 길이를 결정하는 길이 레지스터와;
    상기 길이 레지스터의 데이터를 카운팅하는 카운터와;
    상기 시프트 라이트 레지스터의 데이터에서 에러 플래그를 검출하는 에러 플래그로 구성된 것을 특징으로 하는 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치.
  3. 제2항에 있어서, 상기 바이패스-NRZ 변환부는,
    상기 동기클럭 생성부의 동기클럭에 따라 입력된 데이터를 래치하는 제1 래치부와;
    상기 동기클럭 생성부의 동기클럭에 따라 상기 제1 래치부의 데이터를 래치하는 제2 래치부와;
    상기 제1 및 제2 래치부의 출력을 부정논리합 연산하는 부정논리합 연산부와;
    상기 동기클럭 생성부의 클럭을 입력받고, 상기 부정논리합 연산부에서 연산된 결과를 입력받아 동기클럭 주기로 2번 연속해서 들어온 데이터 값이 같으면 "0"을 1/2의 클럭주기로 출력하고, 다르면 "1"을 1/2의 클럭주기로 출력하는 제3 래치부로 구성된 것을 특징으로 하는 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치.
  4. 제1항에 있어서, 상기 SPDIF 송신부는,
    입력된 데이터를 각각 다중화하는 제1 내지 제3 다중화부와;
    상기 제1 내지 제3 다중화부의 데이터를 시프트하는 시프트 레지스터와;
    패리티 비트를 생성하여 상기 시프트 레지스터의 데이터에 추가하는 패리티 비트 생성부와;
    상기 시프트 레지스터의 출력과 "0" 값을 다중화하는 제4 다중화부와;
    상기 제4 다중화부의 출력을 입력받아 NRZ 데이터를 바이패스 마크 데이터로 변환하는 NRZ-바이패스 변환부와;
    SPDIF 포맷에서 서브 프레임의 프리앰블을 나타내는 신호를 입력받아 다중화하는 제5 다중화부와;
    상기 제5 다중화부의 데이터를 시프트 레프트하는 시프트 레프트 레지스터와;
    상기 NRZ-바이패스 변환부의 데이터와 상기 시프트 레프트 레지스터의 데이터를 입력받아 다중화하여 SPDIF 포맷의 데이터를 송신하는 제6 다중화부로 구성된 것을 특징으로 하는 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치.
  5. 제4항에 있어서, 상기 NRZ-바이패스 변환부는,
    NRZ 데이터를 선택단자로 하여 상기 4 다중화부에서 입력된 데이터와 "1" 값을 다중화하는 다중화부와;
    상기 다중화부에서 출력된 값이 "0"이면 1/2 클럭의 주기마다 인에이블되어 현재 값을 반전시켜 출력하고, 상기 다중화부에서 출력된 값이 "1"이면 1 클럭의 주기마다 인에이블되어 현재 값을 반전시켜 출력하는 래치부로 구성된 것을 특징으로 하는 PCM 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치.
KR1019990001607A 1999-01-20 1999-01-20 피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치 KR20000051267A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990001607A KR20000051267A (ko) 1999-01-20 1999-01-20 피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990001607A KR20000051267A (ko) 1999-01-20 1999-01-20 피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치

Publications (1)

Publication Number Publication Date
KR20000051267A true KR20000051267A (ko) 2000-08-16

Family

ID=19571840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001607A KR20000051267A (ko) 1999-01-20 1999-01-20 피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치

Country Status (1)

Country Link
KR (1) KR20000051267A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531321B1 (ko) * 2004-01-19 2005-11-28 엘지전자 주식회사 오디오 디코딩 시스템 및 오디오 포맷 검출 방법
KR100641928B1 (ko) * 2004-08-23 2006-11-02 엘지전자 주식회사 앰팩 오디오 데이터 변환 출력장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531321B1 (ko) * 2004-01-19 2005-11-28 엘지전자 주식회사 오디오 디코딩 시스템 및 오디오 포맷 검출 방법
KR100641928B1 (ko) * 2004-08-23 2006-11-02 엘지전자 주식회사 앰팩 오디오 데이터 변환 출력장치 및 방법

Similar Documents

Publication Publication Date Title
TW307077B (en) Reformatting of variable rate data for fixed rate communication
JPS62193383A (ja) 動画像信号伝送方式
MXPA96006364A (en) Reforming variable speed data paracomunication of speed f
US7549000B2 (en) Apparatus and method for generating bitstream of S/PDIF data in HDMI
JPS59139747A (ja) デジタル伝送回線上の設備を遠隔監視する方法及び装置
KR20000051267A (ko) 피시엠 또는 비트스트림 모드의 자동 전환 기능을 갖는 오디오 디코딩 장치
US5953695A (en) Method and apparatus for synchronizing digital speech communications
EP1312076B1 (en) Audio signal transmission
JP2544715B2 (ja) ディジタル・マルチプレクサ装置
JP2001024516A (ja) 低ｓ／ｎ比環境で可変長コード化データの送信を可能にするための方法および装置
WO1998002986A1 (en) Subsequent frame variable data rate indication method for various variable data rate systems
GB2359694A (en) Controlling offset of time stamp
EP0299265A2 (en) Receiver synchronization in encoder/decoder
KR20010057406A (ko) 에이시-3/엠펙2의 오디오 디코더
KR100531321B1 (ko) 오디오 디코딩 시스템 및 오디오 포맷 검출 방법
JPH08181688A (ja) 時間情報符号化復号化装置並びに符号化装置及び復号化装置
JPH0758779A (ja) データ伝送システム
WO2024053708A1 (ja) 送信装置、受信装置および送受信システム
JPH01292927A (ja) データ伝送方式
Yi-Fan et al. Design Of aes/ebu audio transceiver system based on fpga
KR0177314B1 (ko) 엠펙시스템에서의 전송패킷 보호장치
KR20010055541A (ko) 오디오 디코더의 입력버퍼 제어장치
JPS6121638A (ja) 基準時間パルスの伝送装置
US7545898B2 (en) System and method for clock rate determination
KR0181080B1 (ko) 엠펙 시스템의 이에스씨알 부호화장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination