JPH0644351A - 画像処理方法及び画像処理装置 - Google Patents
画像処理方法及び画像処理装置Info
- Publication number
- JPH0644351A JPH0644351A JP3083042A JP8304291A JPH0644351A JP H0644351 A JPH0644351 A JP H0644351A JP 3083042 A JP3083042 A JP 3083042A JP 8304291 A JP8304291 A JP 8304291A JP H0644351 A JPH0644351 A JP H0644351A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- signal
- image signal
- sub
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
- Image Analysis (AREA)
- Image Input (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 製品検査における画像処理をデイジタルで行
う画像処理装置を得る。 【構成】 アナログ複合画像信号より画像信号と同期信
号を分離し、同期信号に同期したクロックを発生させ、
画像信号を上記クロックを用いてＡ／Ｄ変換した後非線
形濃度変換、輪郭強調、２値化処理などの各処理をマザ
ーボード及びマザーボードに設けられピンアサインを統
一されたスロットに挿入されたサブボードにより行う。
その際、各処理は前の処理による遅れ分ほど遅延した水
平トリガパルス及び垂直トリガパルスとこれらに同期し
た画素クロックにより制御しながらリアルタイムで行
い、処理されたデイジタル画像信号をフレームメモリに
書き込み、データバスのタイミングで読み出したデータ
を画像プロセッサ及びマイクロプロセッサに転送して処
理する。
う画像処理装置を得る。 【構成】 アナログ複合画像信号より画像信号と同期信
号を分離し、同期信号に同期したクロックを発生させ、
画像信号を上記クロックを用いてＡ／Ｄ変換した後非線
形濃度変換、輪郭強調、２値化処理などの各処理をマザ
ーボード及びマザーボードに設けられピンアサインを統
一されたスロットに挿入されたサブボードにより行う。
その際、各処理は前の処理による遅れ分ほど遅延した水
平トリガパルス及び垂直トリガパルスとこれらに同期し
た画素クロックにより制御しながらリアルタイムで行
い、処理されたデイジタル画像信号をフレームメモリに
書き込み、データバスのタイミングで読み出したデータ
を画像プロセッサ及びマイクロプロセッサに転送して処
理する。
Description
【０００１】
【産業上の利用分野】本発明は、製品検査等において画
像処理をディジタルで行う画像処理装置に係るものであ
る。
像処理をディジタルで行う画像処理装置に係るものであ
る。
【０００２】
【従来の技術】従来、製品検査等において用いられる画
像処理装置は例えば図４（ａ）に示す装置のように、ア
ナログ画像信号をＡ／Ｄ変換回路によりディジタル画像
信号に変換して、バッファメモリとしてのフレームメモ
リに記憶させておき、そのディジタル画像信号を画像プ
ロセッサあるいは、マイクロプロセッサへ転送して非線
形濃度変換、輪郭強調、２値化等の信号処理及び判断等
の画像処理をソフトウェアで行う画像処理装置が用いら
れているが、この画像処理装置は汎用的で高度な処理が
実行できる反面、単純演算で構成される処理が多い場合
には装置の規模が大きくなってしまう。
像処理装置は例えば図４（ａ）に示す装置のように、ア
ナログ画像信号をＡ／Ｄ変換回路によりディジタル画像
信号に変換して、バッファメモリとしてのフレームメモ
リに記憶させておき、そのディジタル画像信号を画像プ
ロセッサあるいは、マイクロプロセッサへ転送して非線
形濃度変換、輪郭強調、２値化等の信号処理及び判断等
の画像処理をソフトウェアで行う画像処理装置が用いら
れているが、この画像処理装置は汎用的で高度な処理が
実行できる反面、単純演算で構成される処理が多い場合
には装置の規模が大きくなってしまう。
【０００３】また、図４（ｂ）に示す画像装置のよう
に、アナログ画像信号をＡ／Ｄ変換回路によりディジタ
ル画像信号に変換して、非線形濃度変換、輪郭強調、２
値化等の信号処理、バッファメモリとしてのフレームメ
モリに記憶させるまでの処理を１枚のボードにより行
い、フレームメモリに記憶されたディジタル画像信号を
画像プロセッサあるいはマイクロプロセッサへ転送して
判断等の画像処理を行う画像処理装置及び図４（ｃ）に
示す装置のように、アナログ画像信号のディジタル画像
信号への変換を行うＡ／Ｄ変換回路、ディジタル画像信
号の非線形濃度変換・輪郭強調・２値化等の処理を行う
信号処理回路、処理されたディジタル画像信号を記憶す
るフレームメモリ回路を各々別体のサブボードで構成
し、フレームメモリに記憶されたディジタル画像信号を
画像プロセッサあるいはマイクロプロセッサへ転送して
判断等の処理を行う画像処理装置があるが、これらの画
像処理装置においては各処理を行うサブボードのインタ
ーフェイスが統一されていないため、画像判定機能・画
像認識機能等をハードウェア化したボードを増設するこ
とにより信号処理機能を拡張することは困難である。
に、アナログ画像信号をＡ／Ｄ変換回路によりディジタ
ル画像信号に変換して、非線形濃度変換、輪郭強調、２
値化等の信号処理、バッファメモリとしてのフレームメ
モリに記憶させるまでの処理を１枚のボードにより行
い、フレームメモリに記憶されたディジタル画像信号を
画像プロセッサあるいはマイクロプロセッサへ転送して
判断等の画像処理を行う画像処理装置及び図４（ｃ）に
示す装置のように、アナログ画像信号のディジタル画像
信号への変換を行うＡ／Ｄ変換回路、ディジタル画像信
号の非線形濃度変換・輪郭強調・２値化等の処理を行う
信号処理回路、処理されたディジタル画像信号を記憶す
るフレームメモリ回路を各々別体のサブボードで構成
し、フレームメモリに記憶されたディジタル画像信号を
画像プロセッサあるいはマイクロプロセッサへ転送して
判断等の処理を行う画像処理装置があるが、これらの画
像処理装置においては各処理を行うサブボードのインタ
ーフェイスが統一されていないため、画像判定機能・画
像認識機能等をハードウェア化したボードを増設するこ
とにより信号処理機能を拡張することは困難である。
【０００４】このように、処理機能を容易に拡張するこ
とができ、かつサブボードにより機能追加あるいは機能
変更を容易に行うことができる画像処理装置は従来用い
られていなかった。
とができ、かつサブボードにより機能追加あるいは機能
変更を容易に行うことができる画像処理装置は従来用い
られていなかった。
【０００５】
【発明が解決しようとする課題】本発明は、単純演算で
構成される処理が多い場合であっても装置の規模が過大
にならず、使用効率のよい画像処理装置をマザーボード
及びサブボードにより構成し、使用されるサブボードに
互換性をもたせ、サブボード単位で処理機能を追加する
ことができる画像処理方法及び画像処理装置を提供する
ことを課題とする。
構成される処理が多い場合であっても装置の規模が過大
にならず、使用効率のよい画像処理装置をマザーボード
及びサブボードにより構成し、使用されるサブボードに
互換性をもたせ、サブボード単位で処理機能を追加する
ことができる画像処理方法及び画像処理装置を提供する
ことを課題とする。
【０００６】
【課題を解決するための手段】本願においては上記課題
を解決するために、アナログ画像信号を入力し、同期信
号に基づいて生成させた画像クロックパルスを用いてア
ナログ画像信号をディジタル画像信号に変換した後は全
ての信号処理を画像クロックパルスによるディジタル信
号にて伝送させる、１画素の処理は１クロックで終了さ
せ、２次元処理（または３次元処理）を行う場合には並
列処理とし１クロックで終了させ、信号処理と判定処理
との間の時間競合を避けるため各処理は独立した処理と
する画像処理方法及び画像処理装置の発明すなわち「入
力された複合画像信号からアナログ画像信号と垂直同期
信号及び水平同期信号を分離し、前記アナログ画像信号
をディジタル画像信号に変換し、該ディジタル画像信号
の非線形濃度変換・輪郭強調・２値化の処理を行い処理
されたデータをフレームメモリ書き込み、マイクロプロ
セッサにより読み出してマイクロプロセッサあるいは画
像プロセッサでコンピュータで処理する画像処理方法に
おいて、前記分離された垂直同期信号から垂直トリガパ
ルスを、水平同期信号から水平トリガパルスと画素数に
応じた画素クロックパルスを各々生成し、前記アナログ
画像信号のディジタル画像信号への変換及び処理は前記
画素クロックパルスを用いて１画素の処理を１画素クロ
ック毎に行って終了させ、前記各処理を行う段階におい
て各処理のため生じるデータ伝送遅れ分だけ各パルスを
遅延させて伝送されることを特徴とする画像処理方法」
及び「アナログ複合画像信号からアナログ画像信号と垂
直同期信号と水平同期信号を分離する第１のサブボード
と、前記垂直同期信号から垂直トリガパルスを、前記水
平同期信号から水平トリガパルスと画素数に応じた画素
クロックパルスを生成する第２のサブボードと、アナロ
グ画像信号を画素クロックパルスを用いてディジタル画
像信号に変換する第３のサブボードと、変換されたディ
ジタル画像信号を非線形濃度変換・輪郭強調・２値化の
処理を行う第５のサブボードと、前記第１乃至第５のサ
ブボードを挿入するためのスロットを有するマザーボー
ドからなり、第１，第２及び第３のサブボードにおける
ディジタル画像信号の処理は画素クロックパルスに基い
て行い、第１，第２及び第３のサブボードにおける処理
は画素毎に画素クロックパルスにより行い処理結果は逐
次、次のサブボードに伝送され、第３，第４及び第５の
サブボードにおける処理においては次段のサブボードに
送る各パルスを処理による時間的遅れ分だけ遅延させ、
画像処理装置における最終的な処理データが画像クロッ
クパルスでフレームメモリに書き込まれ、ＭＰＵクロッ
ク周波数で読み出され、ＭＰＵあるいは画像プロセッサ
で処理されることを特徴とする画像処理装置」であるこ
とを各々その構成に欠くことができない事項とする発明
を提供する。
を解決するために、アナログ画像信号を入力し、同期信
号に基づいて生成させた画像クロックパルスを用いてア
ナログ画像信号をディジタル画像信号に変換した後は全
ての信号処理を画像クロックパルスによるディジタル信
号にて伝送させる、１画素の処理は１クロックで終了さ
せ、２次元処理（または３次元処理）を行う場合には並
列処理とし１クロックで終了させ、信号処理と判定処理
との間の時間競合を避けるため各処理は独立した処理と
する画像処理方法及び画像処理装置の発明すなわち「入
力された複合画像信号からアナログ画像信号と垂直同期
信号及び水平同期信号を分離し、前記アナログ画像信号
をディジタル画像信号に変換し、該ディジタル画像信号
の非線形濃度変換・輪郭強調・２値化の処理を行い処理
されたデータをフレームメモリ書き込み、マイクロプロ
セッサにより読み出してマイクロプロセッサあるいは画
像プロセッサでコンピュータで処理する画像処理方法に
おいて、前記分離された垂直同期信号から垂直トリガパ
ルスを、水平同期信号から水平トリガパルスと画素数に
応じた画素クロックパルスを各々生成し、前記アナログ
画像信号のディジタル画像信号への変換及び処理は前記
画素クロックパルスを用いて１画素の処理を１画素クロ
ック毎に行って終了させ、前記各処理を行う段階におい
て各処理のため生じるデータ伝送遅れ分だけ各パルスを
遅延させて伝送されることを特徴とする画像処理方法」
及び「アナログ複合画像信号からアナログ画像信号と垂
直同期信号と水平同期信号を分離する第１のサブボード
と、前記垂直同期信号から垂直トリガパルスを、前記水
平同期信号から水平トリガパルスと画素数に応じた画素
クロックパルスを生成する第２のサブボードと、アナロ
グ画像信号を画素クロックパルスを用いてディジタル画
像信号に変換する第３のサブボードと、変換されたディ
ジタル画像信号を非線形濃度変換・輪郭強調・２値化の
処理を行う第５のサブボードと、前記第１乃至第５のサ
ブボードを挿入するためのスロットを有するマザーボー
ドからなり、第１，第２及び第３のサブボードにおける
ディジタル画像信号の処理は画素クロックパルスに基い
て行い、第１，第２及び第３のサブボードにおける処理
は画素毎に画素クロックパルスにより行い処理結果は逐
次、次のサブボードに伝送され、第３，第４及び第５の
サブボードにおける処理においては次段のサブボードに
送る各パルスを処理による時間的遅れ分だけ遅延させ、
画像処理装置における最終的な処理データが画像クロッ
クパルスでフレームメモリに書き込まれ、ＭＰＵクロッ
ク周波数で読み出され、ＭＰＵあるいは画像プロセッサ
で処理されることを特徴とする画像処理装置」であるこ
とを各々その構成に欠くことができない事項とする発明
を提供する。
【０００７】
【動作】本発明に係る画像処理方法及び画像処理装置
は、前記したように画像信号からクロック信号を作成
し、インターフェイスボードのコネクタピンアサインを
規定した構造としインターフェイスを各サブボードとも
同一とすることにより、各サブボード毎にリアルタイム
処理を実行することができ、かつサブボードを追加する
ことにより機能の拡張をすることができる。
は、前記したように画像信号からクロック信号を作成
し、インターフェイスボードのコネクタピンアサインを
規定した構造としインターフェイスを各サブボードとも
同一とすることにより、各サブボード毎にリアルタイム
処理を実行することができ、かつサブボードを追加する
ことにより機能の拡張をすることができる。
【０００８】
【実施例】図１乃至図３を用いて本発明の実施例を説明
する。図１に本発明をカラーカメラを用いたリアルタイ
ム画像処理装置に適用する場合の実施例の構成の概要を
示す。この図において、１はアナログ複合画像信号入力
端子、２は出力端子、３は複合画像信号出力端子、４は
マイクロプロセッサ、５は画像プロセッサ、６はディジ
タル／アナログ（Ｄ／Ａ）変換回路、１５はシフトレジ
スタで構成される水平方向遅延回路及びラインメモリで
構成される垂直方向遅延回路からなる遅延回路であり、
これらはマザーボードに取り付けられている。また、マ
ザーボードにはピンアサインが統一された複数個のスロ
ットが設けられており、これらのスロットには同期分離
回路７、アナログ／ディジタル（Ａ／Ｄ）変換回路８及
びトリガパルス発生回路９、輝度信号／色信号（Ｙ／
Ｃ）分離回路１０及びシフトレジスタで構成される水平
方向遅延回路及びラインメモリで構成される垂直方向遅
延回路からなるトリガパルス遅延（Ｄｅｌａｙ）回路１
１、ディジタル画像信号処理回路１２及びシフトレジス
タで構成される水平方向遅延回路及びラインメモリで構
成される垂直方向遅延回路からなるトリガパルス遅延
（Ｄｅｌａｙ）回路１３、フレームメモリ１４が各々設
けられたサブボードが挿入されている。
する。図１に本発明をカラーカメラを用いたリアルタイ
ム画像処理装置に適用する場合の実施例の構成の概要を
示す。この図において、１はアナログ複合画像信号入力
端子、２は出力端子、３は複合画像信号出力端子、４は
マイクロプロセッサ、５は画像プロセッサ、６はディジ
タル／アナログ（Ｄ／Ａ）変換回路、１５はシフトレジ
スタで構成される水平方向遅延回路及びラインメモリで
構成される垂直方向遅延回路からなる遅延回路であり、
これらはマザーボードに取り付けられている。また、マ
ザーボードにはピンアサインが統一された複数個のスロ
ットが設けられており、これらのスロットには同期分離
回路７、アナログ／ディジタル（Ａ／Ｄ）変換回路８及
びトリガパルス発生回路９、輝度信号／色信号（Ｙ／
Ｃ）分離回路１０及びシフトレジスタで構成される水平
方向遅延回路及びラインメモリで構成される垂直方向遅
延回路からなるトリガパルス遅延（Ｄｅｌａｙ）回路１
１、ディジタル画像信号処理回路１２及びシフトレジス
タで構成される水平方向遅延回路及びラインメモリで構
成される垂直方向遅延回路からなるトリガパルス遅延
（Ｄｅｌａｙ）回路１３、フレームメモリ１４が各々設
けられたサブボードが挿入されている。
【０００９】この画像処理装置において、カラーテレビ
カメラからのアナログ複合画像信号はアナログ複合画像
信号入力端子１に入力され、同期分離回路７でアナログ
複合画像信号からアナログ画像信号と同期信号とが分離
される。
カメラからのアナログ複合画像信号はアナログ複合画像
信号入力端子１に入力され、同期分離回路７でアナログ
複合画像信号からアナログ画像信号と同期信号とが分離
される。
【００１０】分離されたアナログ画像信号はＡ／Ｄ変換
回路８でディジタル画像信号に変換され、変換されたデ
ィジタル画像信号はＹ／Ｃ分離回路１０に供給される。
また、分離された同期信号に基きトリガパルス発生回路
９において同期信号に同期した水平トリガパルス・垂直
トリガパルス及びこれらと同期した画素クロックパルス
を発生させ、これらはＡ／Ｄ変換回路８及び遅延回路１
１に供給される。
回路８でディジタル画像信号に変換され、変換されたデ
ィジタル画像信号はＹ／Ｃ分離回路１０に供給される。
また、分離された同期信号に基きトリガパルス発生回路
９において同期信号に同期した水平トリガパルス・垂直
トリガパルス及びこれらと同期した画素クロックパルス
を発生させ、これらはＡ／Ｄ変換回路８及び遅延回路１
１に供給される。
【００１１】Ｙ／Ｃ分離回路１０において、ディジタル
画像信号からディジタル輝度（Ｙ）信号と色（Ｃ）信号
とが２次元くし形フィルタ処理により分離され、分離さ
れたディジタル輝度信号はディジタル画像信号処理回路
１２に供給される。この際、トリガパルス発生回路９で
発生された水平トリガパルス及び垂直トリガパルスは遅
延回路１１に供給され、Ａ／Ｄ変換回路８で生じる処理
時間分遅延されてＹ／Ｃ分離回路及び遅延回路１３に供
給される。また、画素クロックパルスは位相同期ループ
（ＰＬＬ）方式により、水平トリガパルス及び垂直トリ
ガパルスに位相同期させられる。
画像信号からディジタル輝度（Ｙ）信号と色（Ｃ）信号
とが２次元くし形フィルタ処理により分離され、分離さ
れたディジタル輝度信号はディジタル画像信号処理回路
１２に供給される。この際、トリガパルス発生回路９で
発生された水平トリガパルス及び垂直トリガパルスは遅
延回路１１に供給され、Ａ／Ｄ変換回路８で生じる処理
時間分遅延されてＹ／Ｃ分離回路及び遅延回路１３に供
給される。また、画素クロックパルスは位相同期ループ
（ＰＬＬ）方式により、水平トリガパルス及び垂直トリ
ガパルスに位相同期させられる。
【００１２】ディジタル画像信号処理回路１２におい
て、分離された輝度信号について非線形濃度変換・輪郭
強調及び２値化等の処理をリアルタイムに行い、その結
果のディジタル画像信号データをフレームメモリ１４に
書き込むとともに、Ｄ／Ａ変換回路６に供給する。非線
形濃度変換はルックアップテーブル方式により行い、２
値化処理は１フィールドを１６×１６のブロックに分割
して設定した上限スレッショルドと下限スレッショルド
の範囲に入る輝度とそれ以外の輝度で輝度信号を２値化
するものである。この場合にも、遅延回路１３に供給さ
れた各トリガパルスは、Ｙ／Ｃ分離回路１０で生じる処
理時間分遅延されてディジタル画像信号処理回路１２及
び遅延回路１５に供給され、画素クロックパルスは位相
同期ループ（ＰＬＬ）方式により、水平トリガパルス及
び垂直トリガパルスに位相同期させられる。
て、分離された輝度信号について非線形濃度変換・輪郭
強調及び２値化等の処理をリアルタイムに行い、その結
果のディジタル画像信号データをフレームメモリ１４に
書き込むとともに、Ｄ／Ａ変換回路６に供給する。非線
形濃度変換はルックアップテーブル方式により行い、２
値化処理は１フィールドを１６×１６のブロックに分割
して設定した上限スレッショルドと下限スレッショルド
の範囲に入る輝度とそれ以外の輝度で輝度信号を２値化
するものである。この場合にも、遅延回路１３に供給さ
れた各トリガパルスは、Ｙ／Ｃ分離回路１０で生じる処
理時間分遅延されてディジタル画像信号処理回路１２及
び遅延回路１５に供給され、画素クロックパルスは位相
同期ループ（ＰＬＬ）方式により、水平トリガパルス及
び垂直トリガパルスに位相同期させられる。
【００１３】ディジタル画像信号処理装置１２において
処理されたディジタル画像信号データは、フレームメモ
リ１４に供給されるとともにＤ／Ａ変換回路６に供給さ
れる。一方、遅延回路１５に供給された各トリガパルス
は、ディジタル画像信号処理で生じる処理時間分遅延さ
れてＤ／Ａ変換回路６に供給される。
処理されたディジタル画像信号データは、フレームメモ
リ１４に供給されるとともにＤ／Ａ変換回路６に供給さ
れる。一方、遅延回路１５に供給された各トリガパルス
は、ディジタル画像信号処理で生じる処理時間分遅延さ
れてＤ／Ａ変換回路６に供給される。
【００１４】フレームメモリ１４に供給され蓄積された
ディジタル画像信号データは、垂直トリガパルス、水平
トリガパルス及び画素クロックとは無関係なマイクロプ
ロセッサクロックで読み出され、画像プロセッサ４にお
いて判定や認識などの処理が行われる。一方、Ｄ／Ａ変
換回路６においては供給されたディジタル画像信号デー
タと垂直トリガパルス及び水平トリガパルスとからアナ
ログ複合画像信号が合成され表示装置に供給されて表示
される。
ディジタル画像信号データは、垂直トリガパルス、水平
トリガパルス及び画素クロックとは無関係なマイクロプ
ロセッサクロックで読み出され、画像プロセッサ４にお
いて判定や認識などの処理が行われる。一方、Ｄ／Ａ変
換回路６においては供給されたディジタル画像信号デー
タと垂直トリガパルス及び水平トリガパルスとからアナ
ログ複合画像信号が合成され表示装置に供給されて表示
される。
【００１５】これらのディジタル画像信号処理回路１
２、フレームメモリ１４、画像プロセッサ５はマイクロ
プロセッサ４によって制御される。なお、この判定や処
理は画像プロセッサ以外に、マイクロプロセッサによっ
て実行することも可能である。また、各サブボードから
出力されるトリガパルスの周期はアナログ複合画像中の
同期信号と常に一致しているから、どの段階で出力され
るディジタル画像信号であってもＤ／Ａ変換することで
表示装置に表示することができる。
２、フレームメモリ１４、画像プロセッサ５はマイクロ
プロセッサ４によって制御される。なお、この判定や処
理は画像プロセッサ以外に、マイクロプロセッサによっ
て実行することも可能である。また、各サブボードから
出力されるトリガパルスの周期はアナログ複合画像中の
同期信号と常に一致しているから、どの段階で出力され
るディジタル画像信号であってもＤ／Ａ変換することで
表示装置に表示することができる。
【００１６】図２に、機能を拡張された画像処理装置の
部分的な構成を示す。この拡張された機能を有する画像
処理装置においては、マザーボードがサブボード追加用
スロットを有し、それらのスロットに機能を拡張するた
めの回路１２′，１３′，１２″，１３″・・・を有す
るサブボードが直列に複数個設けられている。なお、こ
こに示す回路１２′，１３′，１２″，１３″・・・は
２次元あるいは３次元の信号処理、例えば水平方向と垂
直方向の２次元フィルタ処理を例えば３×３マトリクス
フィルタ方式により行う回路及びそのための遅延回路で
ある。
部分的な構成を示す。この拡張された機能を有する画像
処理装置においては、マザーボードがサブボード追加用
スロットを有し、それらのスロットに機能を拡張するた
めの回路１２′，１３′，１２″，１３″・・・を有す
るサブボードが直列に複数個設けられている。なお、こ
こに示す回路１２′，１３′，１２″，１３″・・・は
２次元あるいは３次元の信号処理、例えば水平方向と垂
直方向の２次元フィルタ処理を例えば３×３マトリクス
フィルタ方式により行う回路及びそのための遅延回路で
ある。
【００１７】図３に本発明のリアルタイム画像処理装置
における画素クロックパルス、水平トリガパルス及び垂
直トリガパルスとディジタル画像データとの関係を示
す。図３（ａ）に示すのは、濃度変換等処理等処理が１
画素のデータに基づく場合に、濃度変換の関数にｆを用
いた場合の例であって、その処理結果は入力データに対
して処理に要する時間すなわち１画素クロック分遅れ
る。なお、その処理結果ａ′，ｂ′，ｃ′・・・は各々 である。
における画素クロックパルス、水平トリガパルス及び垂
直トリガパルスとディジタル画像データとの関係を示
す。図３（ａ）に示すのは、濃度変換等処理等処理が１
画素のデータに基づく場合に、濃度変換の関数にｆを用
いた場合の例であって、その処理結果は入力データに対
して処理に要する時間すなわち１画素クロック分遅れ
る。なお、その処理結果ａ′，ｂ′，ｃ′・・・は各々 である。
【００１８】同図（ｂ）に示すのは、水平方向フィルタ
等処理が複数画素のデータに基づく場合の例、例えば移
動平均フィルタとして機能させた場合、であって、その
処理結果は入力データに対して処理する画素のクロック
分遅れる。なお、その処理結果ａ′，ｂ′，ｃ′・・・
は各々 である。
等処理が複数画素のデータに基づく場合の例、例えば移
動平均フィルタとして機能させた場合、であって、その
処理結果は入力データに対して処理する画素のクロック
分遅れる。なお、その処理結果ａ′，ｂ′，ｃ′・・・
は各々 である。
【００１９】同図（ｃ）に示すのは、２次元（マトリク
ス）フィルタ等処理を縦・横共複数画素のデータ、例え
ば３ライン３画素のデータに基づいて行う場合の例、例
えばラプラシアンフィルタとして機能させた場合、であ
って、その処理結果は入力データに対して処理する画素
及びラインのクロック分遅れる。なお、その処理結果ａ
0′，ｂ0′，ｃ0′・・・は各々 ａ0′＝−（ａ1＋ｂ1＋ｃ1）−ａ0＋８ｂ0−ｃ0−（ａ-1＋ｂ-1＋ｃ-1） ｂ0′＝−（ｂ1＋ｃ1＋ｄ1）−ｂ0＋８ｃ0−ｄ0−（ｂ-1＋ｃ-1＋ｄ-1） ｃ0′＝−（ｃ1＋ｄ1＋ｅ1）−ｃ0＋８ｄ0−ｅ0−（ｃ-1＋ｄ-1＋ｅ-1） ・ ・ ・ である。
ス）フィルタ等処理を縦・横共複数画素のデータ、例え
ば３ライン３画素のデータに基づいて行う場合の例、例
えばラプラシアンフィルタとして機能させた場合、であ
って、その処理結果は入力データに対して処理する画素
及びラインのクロック分遅れる。なお、その処理結果ａ
0′，ｂ0′，ｃ0′・・・は各々 ａ0′＝−（ａ1＋ｂ1＋ｃ1）−ａ0＋８ｂ0−ｃ0−（ａ-1＋ｂ-1＋ｃ-1） ｂ0′＝−（ｂ1＋ｃ1＋ｄ1）−ｂ0＋８ｃ0−ｄ0−（ｂ-1＋ｃ-1＋ｄ-1） ｃ0′＝−（ｃ1＋ｄ1＋ｅ1）−ｃ0＋８ｄ0−ｅ0−（ｃ-1＋ｄ-1＋ｅ-1） ・ ・ ・ である。
【００２０】以上説明した実施例においてはマザーボー
ド上にアナログ複合画像信号入力端子、出力端子、複合
画像信号出力端子、マイクロプロセッサ、画像プロセッ
サ、Ｄ／Ａ変換回路及び複数個のスロットが設けられて
おり、同期分離回路、Ａ／Ｄ変換回路及びトリガパルス
発生回路、Ｙ／Ｃ分離回路及びトリガパルス遅延回路、
ディジタル画像信号処理回路及びトリガパルス遅延回路
並びにフレームメモリが各々別のサブボードに設けられ
ているがこれらは必ずしもこのように配設する必要はな
く各構成要素は、必要に応じて適宜分離したりあるいは
一体化してもよい。また、各処理における具体的処理は
実施例に記載した回路あるいは方法に限られるものでは
なく、その他の適宜な回路あるいは方法を用いて行うこ
とができる。
ド上にアナログ複合画像信号入力端子、出力端子、複合
画像信号出力端子、マイクロプロセッサ、画像プロセッ
サ、Ｄ／Ａ変換回路及び複数個のスロットが設けられて
おり、同期分離回路、Ａ／Ｄ変換回路及びトリガパルス
発生回路、Ｙ／Ｃ分離回路及びトリガパルス遅延回路、
ディジタル画像信号処理回路及びトリガパルス遅延回路
並びにフレームメモリが各々別のサブボードに設けられ
ているがこれらは必ずしもこのように配設する必要はな
く各構成要素は、必要に応じて適宜分離したりあるいは
一体化してもよい。また、各処理における具体的処理は
実施例に記載した回路あるいは方法に限られるものでは
なく、その他の適宜な回路あるいは方法を用いて行うこ
とができる。
【００２１】
【発明の効果】以上に説明したように、本発明にかかる
画像処理装置においては、ディジタル画像信号処理をリ
アルタイムで実行することができるばかりでなく、機能
追加用スロットへサブボードを追加することで画像処理
機能を追加することができる。また、画像の信号処理が
リアルタイムで行われた後そのデータがプロセッサにデ
ータ転送されるため、工業製品の画像処理装置等への応
用が極めて有効である。さらに、信号処理の結果得られ
たデータは画像処理プロセッサあるいはマイクロプロセ
ッサにおいてより高度な信号処理の開発のためのシミュ
レーションを行うことができる。
画像処理装置においては、ディジタル画像信号処理をリ
アルタイムで実行することができるばかりでなく、機能
追加用スロットへサブボードを追加することで画像処理
機能を追加することができる。また、画像の信号処理が
リアルタイムで行われた後そのデータがプロセッサにデ
ータ転送されるため、工業製品の画像処理装置等への応
用が極めて有効である。さらに、信号処理の結果得られ
たデータは画像処理プロセッサあるいはマイクロプロセ
ッサにおいてより高度な信号処理の開発のためのシミュ
レーションを行うことができる。
【図１】本発明によるリアルタイム画像処理装置の構成
図。
図。
【図２】本発明による機能を拡張されたリアルタイム画
像処理装置の構成図。
像処理装置の構成図。
【図３】本発明におけるディジタル画像信号処理回路に
おける動作の説明図。
おける動作の説明図。
【図４】従来の画像処理装置の構成図。
１ アナログ複合画像信号入力端子 ２ 出力端子 ３ 複合画像信号出力端子 ４ マイクロプロセッサ ５ 画像プロセッサ ６ ディジタル／アナログ（Ｄ／Ａ）変換回路 ７ 同期分離回路 ８ アナログ／ディジタル（Ａ／Ｄ）変換回路 ９ トリガパルス発生回路 １０ 輝度信号／色信号（Ｙ／Ｃ）分離回路 １１，１３，１５ トリガパルス遅延（Ｄｅｌａｙ）回
路 １２ ディジタル画像信号処理回路 １４ フレームメモリ
路 １２ ディジタル画像信号処理回路 １４ フレームメモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/907 Ｂ 7916−5Ｃ 7/18 Ｋ
Claims (6)
- 【請求項１】入力された複合画像信号からアナログ画像
信号と垂直同期信号及び水平同期信号を分離し、前記ア
ナログ画像信号をディジタル画像信号に変換し、該ディ
ジタル画像信号の非線形濃度変換・輪郭強調・２値化の
処理を行い処理されたデータをフレームメモリ書き込
み、マイクロプロセッサにより読み出してマイクロプロ
セッサあるいは画像プロセッサでコンピュータで処理す
る画像処理方法において、前記分離された垂直同期信号
から垂直トリガパルスを、水平同期信号から水平トリガ
パルスと画素数に応じた画素クロックパルスを各々生成
し、前記アナログ画像信号のディジタル画像信号への変
換及び処理は前記画素クロックパルスを用いて１画素の
処理を１画素クロック毎に行って終了させ、前記各処理
を行う段階において各処理のため生じるデータ伝送遅れ
分だけ各パルスを遅延させて伝送されることを特徴とす
る画像処理方法。 - 【請求項２】画素の多次元処理を行う場合に、並列処理
を行うことを特徴とする請求項１記載の画像処理方法。 - 【請求項３】垂直トリガパルス・水平トリガパルス及び
画像クロックパルスを、水平同期信号に基いて生成させ
ることを特徴とする請求項１又は２記載の画像処理方
法。 - 【請求項４】アナログ複合画像信号からアナログ画像信
号と垂直同期信号と水平同期信号を分離する第１のサブ
ボードと、前記垂直同期信号から垂直トリガパルスを、
前記水平同期信号から水平トリガパルスと画素数に応じ
た画素クロックパルスを生成する第２のサブボードと、
アナログ画像信号を画素クロックパルスを用いてディジ
タル画像信号に変換する第３のサブボードと、変換され
たディジタル画像信号を非線形濃度変換・輪郭強調・２
値化の処理を行う第５のサブボードと、前記第１乃至第
５のサブボードを挿入するためのスロットを有するマザ
ーボードからなり、第１，第２及び第３のサブボードに
おけるディジタル画像信号の処理は画素クロックパルス
に基いて行い、第１，第２及び第３のサブボードにおけ
る処理は画素毎に画素クロックパルスにより行い処理結
果は逐次、次のサブボードに伝送され、第３，第４及び
第５のサブボードにおける処理においては次段のサブボ
ードに送る各パルスを処理による時間的遅れ分だけ遅延
させ、画像処理装置における最終的な処理データが画像
クロックパルスでフレームメモリに書き込まれ、ＭＰＵ
クロック周波数で読み出され、ＭＰＵあるいは画像プロ
セッサで処理されることを特徴とする画像処理装置。 - 【請求項５】入力されるアナログ画像信号がアナログカ
ラー画像信号でありディジタル画像信号に変換した後に
輝度信号と色信号とを分離する第４のサブボードを有す
ることを特徴とする請求項４記載の画像処理装置。 - 【請求項６】マザーボードが複数の機能追加用スロット
を有しており、該機能追加用スロットにサブボードを複
数枚挿入できるように構成したことを特徴とする請求項
４又は５記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083042A JPH0644351A (ja) | 1991-03-25 | 1991-03-25 | 画像処理方法及び画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083042A JPH0644351A (ja) | 1991-03-25 | 1991-03-25 | 画像処理方法及び画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644351A true JPH0644351A (ja) | 1994-02-18 |
Family
ID=13791153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083042A Pending JPH0644351A (ja) | 1991-03-25 | 1991-03-25 | 画像処理方法及び画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644351A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0689341A3 (en) * | 1994-05-24 | 1996-07-03 | Pfu Ltd | Image scanner with system expansion function and image correction function |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214280A (ja) * | 1985-07-11 | 1987-01-22 | Toshiba Eng Co Ltd | 画像処理装置 |
| JPS62253287A (ja) * | 1986-04-25 | 1987-11-05 | Matsushita Electric Ind Co Ltd | 映像信号カラ−フレ−ム作成装置 |
-
1991
- 1991-03-25 JP JP3083042A patent/JPH0644351A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214280A (ja) * | 1985-07-11 | 1987-01-22 | Toshiba Eng Co Ltd | 画像処理装置 |
| JPS62253287A (ja) * | 1986-04-25 | 1987-11-05 | Matsushita Electric Ind Co Ltd | 映像信号カラ−フレ−ム作成装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0689341A3 (en) * | 1994-05-24 | 1996-07-03 | Pfu Ltd | Image scanner with system expansion function and image correction function |
| US5673124A (en) * | 1994-05-24 | 1997-09-30 | Pfu Limited | Image scanner having system extending function and image correcting function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885787A (en) | High-speed digital image processing apparatus | |
| US9519959B2 (en) | Image processing apparatus, imaging apparatus, and method for processing image | |
| JP2001245141A (ja) | 画像処理装置及びその方法 | |
| JP2857292B2 (ja) | ２次元デジタルフィルタを実現するための装置 | |
| JPH0644351A (ja) | 画像処理方法及び画像処理装置 | |
| Licciardo et al. | Design and FPGA implementation of a real-time processor for the HDR conversion of images and videos | |
| JPH07129762A (ja) | 素描風画像生成装置 | |
| Sang et al. | FPGA implementation for real-time Chroma-key effect using Coarse and Fine Filter | |
| JPH07118002B2 (ja) | 画像処理装置 | |
| CN110677577A (zh) | 图像处理方法及装置 | |
| KR100830457B1 (ko) | 영상처리 시스템의 영상 복호기 | |
| JPH0632449B2 (ja) | Ｙ／ｃ分離回路 | |
| JPH0226260B2 (ja) | ||
| JPH05244456A (ja) | ビデオ画像ろ波装置 | |
| JP2006141001A (ja) | 電力消耗が減少した画像処理装置及び方法 | |
| JP2613589B2 (ja) | マスク処理方式 | |
| JPH06292014A (ja) | 画像処理装置 | |
| JPH11185036A (ja) | 画像処理装置 | |
| KR100224854B1 (ko) | 영상 처리 방법 | |
| JP2003189261A (ja) | 映像信号表示処理装置 | |
| JP2522193B2 (ja) | 水平同期信号変換装置 | |
| US4929937A (en) | Circuit for generating image signal | |
| JP2570272B2 (ja) | デジタル輪郭強調回路 | |
| JPH07101449B2 (ja) | 画像処理による特異点検出方法 | |
| JPH1011576A (ja) | 部品形状認識方法 |