JPH0226260B2 - - Google Patents
Info
- Publication number
- JPH0226260B2 JPH0226260B2 JP59007224A JP722484A JPH0226260B2 JP H0226260 B2 JPH0226260 B2 JP H0226260B2 JP 59007224 A JP59007224 A JP 59007224A JP 722484 A JP722484 A JP 722484A JP H0226260 B2 JPH0226260 B2 JP H0226260B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- image data
- image
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012935 Averaging Methods 0.000 claims description 12
- 230000009466 transformation Effects 0.000 claims description 7
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000001934 delay Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/02—Affine transformations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40068—Modification of image resolution, i.e. determining the values of picture elements at new relative positions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、画像メモリに記憶されている原画像
データに基づいて、座標変換によつて変形された
変形画像を作成する画像処理装置に関する。
データに基づいて、座標変換によつて変形された
変形画像を作成する画像処理装置に関する。
（従来技術）
従来から、画像に座標変換を施す装置として
は、第１図に示すような回路構成が知られてい
る。
は、第１図に示すような回路構成が知られてい
る。
第１図において、アドレス発生回路１、アドレ
ス変換回路２、第１の画像メモリ３、第２の画像
メモリ４、遅延回路５は、それぞれクロツク発生
回路６と接続されている。
ス変換回路２、第１の画像メモリ３、第２の画像
メモリ４、遅延回路５は、それぞれクロツク発生
回路６と接続されている。
アドレス発生回路１は、イニシヤライズパルス
ＰとクロツクCK1が入力してアドレスデータxA，
yAを出力する。アドレス変換回路２では、アドレ
スデータxA，yAをクロツクCK2によつて読み込
み、予め設定された演算を施して変換されたアド
レスデータxB，yBを、第１の画像メモリ３に出力
する。画像メモリ３は、クロツクCK3でアドレス
データxB，yBを読出アドレスとして受けとり、対
応するメモリ領域から、画像データpBを出力す
る。
ＰとクロツクCK1が入力してアドレスデータxA，
yAを出力する。アドレス変換回路２では、アドレ
スデータxA，yAをクロツクCK2によつて読み込
み、予め設定された演算を施して変換されたアド
レスデータxB，yBを、第１の画像メモリ３に出力
する。画像メモリ３は、クロツクCK3でアドレス
データxB，yBを読出アドレスとして受けとり、対
応するメモリ領域から、画像データpBを出力す
る。
一方、遅延回路５には、クロツクCK2，CK3が
供給され、入力したアドレスデータxA，yAが、
クロツクCK3でそのまま保持され、クロツクCK4
で、画像データpBとともに第２の画像メモリ４に
取込まれる。画像メモリ４では、アドレスデータ
xA，yAを書込アドレスとして、画像データpBが書
き込まれる。
供給され、入力したアドレスデータxA，yAが、
クロツクCK3でそのまま保持され、クロツクCK4
で、画像データpBとともに第２の画像メモリ４に
取込まれる。画像メモリ４では、アドレスデータ
xA，yAを書込アドレスとして、画像データpBが書
き込まれる。
このようにして、第２の画像メモリ４には、第
１の画像メモリ３に記憶されていた原画像データ
が、座標変換によつて変形された画像として書き
込まれる。
１の画像メモリ３に記憶されていた原画像データ
が、座標変換によつて変形された画像として書き
込まれる。
上述した従来の画像処理装置を構成する各回路
ブロツクを、第２図乃至第４図に示す。
ブロツクを、第２図乃至第４図に示す。
第２図は、アドレス発生回路１を示し、ｘアド
レスxA、ｙアドレスyAを、順次インクリメント
して出力することができる。
レスxA、ｙアドレスyAを、順次インクリメント
して出力することができる。
すなわち、最初に、RSフリツプフロツプ７に
イニシヤライズパルスP1を入れてセツト状態に
すると、カウンタ８，９の各ロード入力LDに
「１」信号が入力する。このとき、カウンタ８，
９に供給されているクロツクCK1の第１発目で、
カウンタ８には、スタートアドレスxSがロードさ
れ、また、カウンタ９には、スタートアドレスyS
がロードされる。
イニシヤライズパルスP1を入れてセツト状態に
すると、カウンタ８，９の各ロード入力LDに
「１」信号が入力する。このとき、カウンタ８，
９に供給されているクロツクCK1の第１発目で、
カウンタ８には、スタートアドレスxSがロードさ
れ、また、カウンタ９には、スタートアドレスyS
がロードされる。
コンパレータ１０には、ｘアドレスxAの最終
値エンドアドレスxEが供給されていて、xA＝xE
で、はじめてその出力が「１」となり、xA＜xE
の間は「０」となつている。したがつて、イニシ
ヤライズ時は、カウンタ８の出力がスタートアド
レスxS、カウンタ９の出力がスタートアドレスyS
となる。
値エンドアドレスxEが供給されていて、xA＝xE
で、はじめてその出力が「１」となり、xA＜xE
の間は「０」となつている。したがつて、イニシ
ヤライズ時は、カウンタ８の出力がスタートアド
レスxS、カウンタ９の出力がスタートアドレスyS
となる。
次に、クロツクCK1の第２発目で、カウンタ８
の出力xAがインクリメントされて１増加して、
ｘアドレスxAはxS＋１となるが、カウンタ９はイ
ネーブル入力が「０」であつて、最初の状態を保
持する。
の出力xAがインクリメントされて１増加して、
ｘアドレスxAはxS＋１となるが、カウンタ９はイ
ネーブル入力が「０」であつて、最初の状態を保
持する。
こうして、クロツクCK1が入力する毎に、ｘア
ドレスxAのみがxS＋１，xS＋２，…と増加しxEと
なつたときに、カウンタ８のロード入力Ａに
「１」が供給され、クロツクCK1によつて、ｘア
ドレスxAはスタートアドレスxSに戻る。そのと
き、カウンタ９のイネーブル入力Ｅは「１」にな
つているため、ｙアドレスyAはインクリメントさ
れて１増加する。
ドレスxAのみがxS＋１，xS＋２，…と増加しxEと
なつたときに、カウンタ８のロード入力Ａに
「１」が供給され、クロツクCK1によつて、ｘア
ドレスxAはスタートアドレスxSに戻る。そのと
き、カウンタ９のイネーブル入力Ｅは「１」にな
つているため、ｙアドレスyAはインクリメントさ
れて１増加する。
クロツクCK1は、アドレスがxE，yEとなつたと
きに停止されるようになつており、アドレス発生
回路１からは、クロツクCK1によつて、xS，ySか
らxE，yEまでのアドレスデータxA，yAが、順次出
力される。
きに停止されるようになつており、アドレス発生
回路１からは、クロツクCK1によつて、xS，ySか
らxE，yEまでのアドレスデータxA，yAが、順次出
力される。
第３図は、アドレス変換回路２を示しており、
乗算回路１２，１３，１４，１５、加算回路１
６，１７およびＤフリツプフロツプ１８，１９に
より構成されている。
乗算回路１２，１３，１４，１５、加算回路１
６，１７およびＤフリツプフロツプ１８，１９に
より構成されている。
このアドレス変換回路２では、アドレスデータ
xA，yAを受けとり、次式で表わされるアフイン
変換を行なつて、出力xB，yBに変換することがで
きる。
xA，yAを受けとり、次式で表わされるアフイン
変換を行なつて、出力xB，yBに変換することがで
きる。
（xB，yB）＝（xA，yA）（ａ ｃ
ｂ ｄ）
＋（tx，ty）
ａ，ｃは、それぞれ乗算回路１２，１４に入力
する定数信号で、ｘアドレスxAと掛け合わされ、
ｂ，ｄは、それぞれ乗算回路１３，１５に入力す
る定数信号で、ｙアドレスyAと掛け合わされる。
する定数信号で、ｘアドレスxAと掛け合わされ、
ｂ，ｄは、それぞれ乗算回路１３，１５に入力す
る定数信号で、ｙアドレスyAと掛け合わされる。
加算回路１６では、出力axAとbyAと定数信号tx
とが加算され、出力xB（＝axA＋byA＋tx）を得る
ことができる。
とが加算され、出力xB（＝axA＋byA＋tx）を得る
ことができる。
加算回路１７では、出力cxAとdyAと定数信号ty
とが加算され、出力yB（＝cxA＋dyA＋ty）を得る
ことができる。
とが加算され、出力yB（＝cxA＋dyA＋ty）を得る
ことができる。
第４図は、Ｄフリツプフロツプ２０と２１とが
直列に接続され、第５図に示したそれぞれに１パ
ルス遅延したクロツクCK2とCK3を供給すること
によつて、入力されるアドレスデータxA，yAを
遅延して出力する遅延回路５である。
直列に接続され、第５図に示したそれぞれに１パ
ルス遅延したクロツクCK2とCK3を供給すること
によつて、入力されるアドレスデータxA，yAを
遅延して出力する遅延回路５である。
この遅延回路５では、アドレス発生回路１のア
ドレスデータを所要時間保持し、第１の画像メモ
リ３からの画像データpBの出力と書き込みタイミ
ングを合わせることができる。
ドレスデータを所要時間保持し、第１の画像メモ
リ３からの画像データpBの出力と書き込みタイミ
ングを合わせることができる。
前記従来の画像処理装置によれば、たとえば、
第６図の左側に示すＬ字形の線分パターンが、第
１の画像メモリ３に記憶されていたとき、変換回
路２によつて、角度θだけ回転させた図形を得よ
うとした場合、第２の画像メモリ４上には、第６
図の右側に示すＬ字形の線分パターンが書込まれ
る。図において、数字「４」は、パターンの線分
上の濃度を示している。
第６図の左側に示すＬ字形の線分パターンが、第
１の画像メモリ３に記憶されていたとき、変換回
路２によつて、角度θだけ回転させた図形を得よ
うとした場合、第２の画像メモリ４上には、第６
図の右側に示すＬ字形の線分パターンが書込まれ
る。図において、数字「４」は、パターンの線分
上の濃度を示している。
図示の通り、回転した図形は、回転以前の図形
にくらべて歪みが大きく、原画パターンのもつ輪
郭線部の線分が忠実に再現できないという欠点が
あつた。
にくらべて歪みが大きく、原画パターンのもつ輪
郭線部の線分が忠実に再現できないという欠点が
あつた。
また、第７図の左側に示すようなチエツカーパ
ターンをもとにして、縮小された図形として新た
な画像パターンを得る場合、座標変換のためのア
ドレス変換回路２において、縮小率に応じたアド
レスデータの間引きが行なわれることによつて、
例えば、線分縮小率1/2とした場合に、同図右側
に示すように全面「０」のパターン又は全面
「８」のパターンとなつてしまうおそれがある。
ターンをもとにして、縮小された図形として新た
な画像パターンを得る場合、座標変換のためのア
ドレス変換回路２において、縮小率に応じたアド
レスデータの間引きが行なわれることによつて、
例えば、線分縮小率1/2とした場合に、同図右側
に示すように全面「０」のパターン又は全面
「８」のパターンとなつてしまうおそれがある。
すなわち、従来の画像処理装置にあつては、縮
小によつて、間引き間隔と特徴的徴細パターンが
同調した場合に、その特徴パターンを消失してし
まうという欠点があつた。
小によつて、間引き間隔と特徴的徴細パターンが
同調した場合に、その特徴パターンを消失してし
まうという欠点があつた。
さらに、回転と縮小を同時に施した場合には、
間引間隔の周期性と、画像の歪の周期性等によつ
て、原画像データにはない一種のモアレ現象によ
る凝似パターンが現われる等の欠点もあつた。
間引間隔の周期性と、画像の歪の周期性等によつ
て、原画像データにはない一種のモアレ現象によ
る凝似パターンが現われる等の欠点もあつた。
（発明の目的および構成）
本発明は、以下の如くに構成することにより、
上述欠点を解消することを目的とする。すなわ
ち、 第１の記憶手段に記憶されている原画像データ
を読出し、この原画像データを処理して変形画像
データとして第２の記憶手段に書込むようにした
画像処理装置であつて、 前記第２の記憶手段の書込みアドレスとして、
２次元の第２のアドレスデータを順次出力するア
ドレス発生手段と、 該第２のアドレスデータが出力されるごとに、
それぞれ異なる複数個のアドレス微小成分を出力
する微小成分発生手段と、 これらのアドレス微小成分を前記第２のアドレ
スデータに加算し、１つの第２のアドレスデータ
に対して複数個の近傍アドレスデータを出力する
加算手段と、 これらの近傍アドレスデータにアフイン変換を
施して、それぞれ第１のアドレスデータとして出
力するアフイン変換手段と、 これらの第１のアドレスデータを読出しアドレ
スとして、前記第１の記憶手段から読み出される
原画像データに、単純平均または加重平均処理を
施し、その処理結果を前記第２の記憶手段に書き
込まれる変形画像データとして出力する演算処理
手段と、を備えたことを特徴とする画像処理装
置、である。
上述欠点を解消することを目的とする。すなわ
ち、 第１の記憶手段に記憶されている原画像データ
を読出し、この原画像データを処理して変形画像
データとして第２の記憶手段に書込むようにした
画像処理装置であつて、 前記第２の記憶手段の書込みアドレスとして、
２次元の第２のアドレスデータを順次出力するア
ドレス発生手段と、 該第２のアドレスデータが出力されるごとに、
それぞれ異なる複数個のアドレス微小成分を出力
する微小成分発生手段と、 これらのアドレス微小成分を前記第２のアドレ
スデータに加算し、１つの第２のアドレスデータ
に対して複数個の近傍アドレスデータを出力する
加算手段と、 これらの近傍アドレスデータにアフイン変換を
施して、それぞれ第１のアドレスデータとして出
力するアフイン変換手段と、 これらの第１のアドレスデータを読出しアドレ
スとして、前記第１の記憶手段から読み出される
原画像データに、単純平均または加重平均処理を
施し、その処理結果を前記第２の記憶手段に書き
込まれる変形画像データとして出力する演算処理
手段と、を備えたことを特徴とする画像処理装
置、である。
（実施例の説明）
以下、図面にもとづき本発明の実施例について
説明する。
説明する。
第８図の実施例では、アドレス発生回路３１、
第１の画像メモリ３２、第２の画像メモリ３３お
よび遅延回路３４は、前記第１図の従来装置と同
一であり、本発明に係るアドレス変換回路３５、
平均回路３６およびクロツク発生回路３７の構成
および動作について、以下に説明する。
第１の画像メモリ３２、第２の画像メモリ３３お
よび遅延回路３４は、前記第１図の従来装置と同
一であり、本発明に係るアドレス変換回路３５、
平均回路３６およびクロツク発生回路３７の構成
および動作について、以下に説明する。
第９図に示したアドレス変換回路３５は、アド
レス発生回路３１で発生したアドレスデータxA，
yAを受けとり、所定の演算処理によつて注目する
アドレス近傍のｎ個の変換アドレス群xB1，yB1，
xB2，yB2…xBo，yBoを出力するものである。ｘア
ドレスxAが入力するＤフリツプフロツプ３８、
ｙアドレスyAが入力するＤフリツプフロツプ３９
には、クロツクCK2が供給され、ｎ進カウンタ４
０には、クロツクCK3が供給されている。
レス発生回路３１で発生したアドレスデータxA，
yAを受けとり、所定の演算処理によつて注目する
アドレス近傍のｎ個の変換アドレス群xB1，yB1，
xB2，yB2…xBo，yBoを出力するものである。ｘア
ドレスxAが入力するＤフリツプフロツプ３８、
ｙアドレスyAが入力するＤフリツプフロツプ３９
には、クロツクCK2が供給され、ｎ進カウンタ４
０には、クロツクCK3が供給されている。
クロツクCK3は、第１１図に示すように、クロ
ツクCK2の周波数をｎ倍（ｎ：整数、この場合、
４）とした逓倍信号である。
ツクCK2の周波数をｎ倍（ｎ：整数、この場合、
４）とした逓倍信号である。
ｎ進カウンタ４０の出力ｉ（ｉ＝０，１…，（ｎ
−１））は、ルツクアツプテーブル４１に供給さ
れ、カウント内容ｉに応じたデータΔxi，Δyiが
出力される。４２，４３はそれぞれ加算回路で、
加算回路４２ではｘアドレスxAとデータΔxiとが
加算されて、ｘアドレスxAの近傍のアドレス
（xA＋Δx0），（xA＋Δx1），…（xA＋Δxo-1）が出
力され、加算回路４３では、ｙアドレスyAとデー
タΔyiとが加算されて、ｙアドレスyAの近傍のア
ドレス（yA＋Δy0），（yA＋Δy1），…（yA＋Δyo-1）
が出力される。カウンタ４０とルツクアツプテー
ブル４１は、本発明における微小成分発生手段を
構成する。
−１））は、ルツクアツプテーブル４１に供給さ
れ、カウント内容ｉに応じたデータΔxi，Δyiが
出力される。４２，４３はそれぞれ加算回路で、
加算回路４２ではｘアドレスxAとデータΔxiとが
加算されて、ｘアドレスxAの近傍のアドレス
（xA＋Δx0），（xA＋Δx1），…（xA＋Δxo-1）が出
力され、加算回路４３では、ｙアドレスyAとデー
タΔyiとが加算されて、ｙアドレスyAの近傍のア
ドレス（yA＋Δy0），（yA＋Δy1），…（yA＋Δyo-1）
が出力される。カウンタ４０とルツクアツプテー
ブル４１は、本発明における微小成分発生手段を
構成する。
上記加算回路４２，４３の後段回路は、乗算回
路４４，４５，４６，４７および加算回路４８，
４９により構成されて、次式で表わされるアフイ
ン変換を行なう回路となつている。
路４４，４５，４６，４７および加算回路４８，
４９により構成されて、次式で表わされるアフイ
ン変換を行なう回路となつている。
（xBi，yBi）＝（xA＋Δxi，yA＋Δyi）（ａ ｃ
ｂ ｄ）
＋（tx，ty）
ａ，ｃは、それぞれ、乗算回路４４，４６に入
力する定数信号で、ｘアドレス（xA＋Δxi）と掛
け合わされ、ｂ，ｄは、それぞれ乗算回路４５，
４７に入力する定数信号で、ｙアドレス（yA＋
Δyi）と掛け合わされる。
力する定数信号で、ｘアドレス（xA＋Δxi）と掛
け合わされ、ｂ，ｄは、それぞれ乗算回路４５，
４７に入力する定数信号で、ｙアドレス（yA＋
Δyi）と掛け合わされる。
加算回路４８では、出力ａ（xA＋Δxi）とｂ（yA
＋Δyi）と定数信号txが加算され、出力データxBi
を得ることができる。また加算回路４９では、出
力ｃ（xA＋Δxi）とｄ（yA＋Δyi）と定数信号tyが加
算され、出力データyBiを得ることができる。す
なわち、 xBi＝ａ（xA＋Δxi）＋ｂ（yA＋Δyi）＋tx yBi＝ｃ（xA＋Δxi）＋ｄ（yA＋Δyi）＋ty （ただし、ｉ＝０，１…ｎ−１） が変換されたアドレスデータとして得られるので
ある。
＋Δyi）と定数信号txが加算され、出力データxBi
を得ることができる。また加算回路４９では、出
力ｃ（xA＋Δxi）とｄ（yA＋Δyi）と定数信号tyが加
算され、出力データyBiを得ることができる。す
なわち、 xBi＝ａ（xA＋Δxi）＋ｂ（yA＋Δyi）＋tx yBi＝ｃ（xA＋Δxi）＋ｄ（yA＋Δyi）＋ty （ただし、ｉ＝０，１…ｎ−１） が変換されたアドレスデータとして得られるので
ある。
変換されたアドレスデータxBi，yBiはクロツク
CK4にもとづいて、第１の画像メモリ３２に入力
され、対応するメモリ領域にある画像データpBi
を出力する。一方、遅延回路３４にはクロツク
CK2，CK6が供給され、入力された注目するアド
レスデータxA，yAが、クロツクCK6でそのまま所
要時間保持され、クロツクCK7のタイミングで、
第２の画像メモリ３３に供給される。
CK4にもとづいて、第１の画像メモリ３２に入力
され、対応するメモリ領域にある画像データpBi
を出力する。一方、遅延回路３４にはクロツク
CK2，CK6が供給され、入力された注目するアド
レスデータxA，yAが、クロツクCK6でそのまま所
要時間保持され、クロツクCK7のタイミングで、
第２の画像メモリ３３に供給される。
第１０図は、第１の画像メモリ３２から出力さ
れたｎ個の画像データpB1，pB2，…pBo（この場合
ｎ＝４）が入力する平均回路３６の実施例を示し
ている。
れたｎ個の画像データpB1，pB2，…pBo（この場合
ｎ＝４）が入力する平均回路３６の実施例を示し
ている。
画像データpBiは、クロツクCK5の第１発目でＤ
フリツプフロツプ５０に取りこまれる。これと同
時に、ｎ進カウンタ５１からは、出力ｉ＝１のカ
ウントが行なわれる。このカウンタ出力ｉは、ル
ツクアツプテーブル５２に供給されて、カウント
内容ｉに応じたデータαiが出力される。
フリツプフロツプ５０に取りこまれる。これと同
時に、ｎ進カウンタ５１からは、出力ｉ＝１のカ
ウントが行なわれる。このカウンタ出力ｉは、ル
ツクアツプテーブル５２に供給されて、カウント
内容ｉに応じたデータαiが出力される。
５３は乗算回路で、ここで、画像データpBiに
対して係数データαiが乗算される。乗算された出
力データαipBiは、加算回路５４に供給され、かつ
Ｄフリツプフロツプ５５を介して帰還されるｉ＝
１のときのデータαipBiと加算されるようになつて
いる。
対して係数データαiが乗算される。乗算された出
力データαipBiは、加算回路５４に供給され、かつ
Ｄフリツプフロツプ５５を介して帰還されるｉ＝
１のときのデータαipBiと加算されるようになつて
いる。
一方、ｎ進カウンタ５２からの出力ｊは、クロ
ツクCK5の第１発目でｊ＝１となり、その後、第
ｎ−１発目までｊ＝０を保持するようになつてい
て、その出力ｊは、上記Ｄフリツプフロツプ５５
のクリア入力として供給されている。
ツクCK5の第１発目でｊ＝１となり、その後、第
ｎ−１発目までｊ＝０を保持するようになつてい
て、その出力ｊは、上記Ｄフリツプフロツプ５５
のクリア入力として供給されている。
したがつて、加算回路５４の出力データは、ク
ロツクCK5の第１発目のタイミングでα1pB1、第
２発目のタイミングには（α1pB1＋α2pB2となり、
それぞれＤフリツプフロツプ５５に、第ｉ発目の
タイミングで 〓i αipBiとして取りこまれる。
ロツクCK5の第１発目のタイミングでα1pB1、第
２発目のタイミングには（α1pB1＋α2pB2となり、
それぞれＤフリツプフロツプ５５に、第ｉ発目の
タイミングで 〓i αipBiとして取りこまれる。
こうして、クロツクCK5の第ｎ発目のタイミン
グに、この平均回路３６からは、 pB＝o 〓i=1 αipBi が出力される。
グに、この平均回路３６からは、 pB＝o 〓i=1 αipBi が出力される。
平均化された画像データpBは、遅延回路３４か
らクロツクCK6によつて読出されるアドレスデー
タxA，yAを書込アドレスとして、第２の画像メ
モリ３３に取込まれる。
らクロツクCK6によつて読出されるアドレスデー
タxA，yAを書込アドレスとして、第２の画像メ
モリ３３に取込まれる。
第２の画像メモリ３３には、クロツクCK7が供
給されており、第１１図に示すように、クロツク
CK6の第（ｎ＋１）発目と同期して、第１のパル
スが入ることにより、平均回路３６からの画像デ
ータpBの出力とタイミングが合つて、座標変換さ
れた変形画像を、この第２の画像メモリ３３に記
憶することができるようになつている。
給されており、第１１図に示すように、クロツク
CK6の第（ｎ＋１）発目と同期して、第１のパル
スが入ることにより、平均回路３６からの画像デ
ータpBの出力とタイミングが合つて、座標変換さ
れた変形画像を、この第２の画像メモリ３３に記
憶することができるようになつている。
このように構成される本発明装置によれば、原
画像データpAから得られる変換画像データpBは、
注目する原画像アドレスデータ毎に、その近傍の
ｎ個の変換されたアドレスデータを使用して加重
平均されたものとなり、以下に説明するように、
縮小と回転を同時に行なうようにしたデイジタル
画像処理において、精度よく忠実に再現すること
ができる。
画像データpAから得られる変換画像データpBは、
注目する原画像アドレスデータ毎に、その近傍の
ｎ個の変換されたアドレスデータを使用して加重
平均されたものとなり、以下に説明するように、
縮小と回転を同時に行なうようにしたデイジタル
画像処理において、精度よく忠実に再現すること
ができる。
第１２図は、第１の画像メモリ３２を、上記実
施例装置によつて変換されたアドレスデータにも
とづき読み出す方法を示している。
施例装置によつて変換されたアドレスデータにも
とづき読み出す方法を示している。
実線のます目は、第１の画像メモリ３２の１画
素分のアドレス空間を模式的に示し、各ます目に
対応して、所定濃度値の画像データが収納されて
いる。
素分のアドレス空間を模式的に示し、各ます目に
対応して、所定濃度値の画像データが収納されて
いる。
一方、１点鎖線で示す正方形は、縮小、回転さ
れて変換された１画素分のデータ領域である。す
なわち、１点鎖線内の全画像データは、変換画像
の１画素に対応する。
れて変換された１画素分のデータ領域である。す
なわち、１点鎖線内の全画像データは、変換画像
の１画素に対応する。
従来装置にあつては、変換された画像データpB
は、中心点Ａに対応するデータ、すなわち、ｘ＝
３，ｙ＝４に収納された画像データのみを使用し
ているが、本発明装置においては、Ａ点の近傍の
ｎ個の点に対応するデータ、たとえばpB1，pB2，
pB3，pB4を用いて、 pB＝１／４（pB1＋pB2＋pB3＋pB4） を第２の画像メモリ３３に書き込むようにでき
る。
は、中心点Ａに対応するデータ、すなわち、ｘ＝
３，ｙ＝４に収納された画像データのみを使用し
ているが、本発明装置においては、Ａ点の近傍の
ｎ個の点に対応するデータ、たとえばpB1，pB2，
pB3，pB4を用いて、 pB＝１／４（pB1＋pB2＋pB3＋pB4） を第２の画像メモリ３３に書き込むようにでき
る。
この場合、近傍のｎ個をどう選択するかは、た
とえば、前記ルツクアツプテーブル４１の設定に
よつて決めることができ、再現精度を高めるため
には、使用するデータ数ｎを増やせばよい。
とえば、前記ルツクアツプテーブル４１の設定に
よつて決めることができ、再現精度を高めるため
には、使用するデータ数ｎを増やせばよい。
また、必要に応じて、中心部のデータを重視す
るため pB＝１／８（pB1＋pB2＋pB3＋pB4）＋１／2pB5 とし、pB5をＡ点のデータpBとすることもできる。
この場合も、それぞれの係数は、平均回路３６の
ルツクアツプテーブル５２の設定によつて、任意
に決定できる。
るため pB＝１／８（pB1＋pB2＋pB3＋pB4）＋１／2pB5 とし、pB5をＡ点のデータpBとすることもできる。
この場合も、それぞれの係数は、平均回路３６の
ルツクアツプテーブル５２の設定によつて、任意
に決定できる。
第１３図は、前記第６図に示したものと同様、
Ｌ字形のパターンを、本発明装置によつて角度θ
だけ回転させて得られる変形画像を示している。
Ｌ字形のパターンを、本発明装置によつて角度θ
だけ回転させて得られる変形画像を示している。
従来装置によるものに較べて、Ｌ字形線分の歪
が目立たず、Ｌ字形として正しく認識しうる画像
が得られる。
が目立たず、Ｌ字形として正しく認識しうる画像
が得られる。
第１４図は、前記第７図に示したものと同様、
チエツカーパターンを縮小した状態を示してい
る。原アドレスデータ毎に、近傍のｎ個の変換さ
れたアドレスデータを使用することによつて、原
画像に含まれる細かいパターンが平均化され、変
換された画像データは、その濃度を「４」とし
て、中間トーンを表現できる。
チエツカーパターンを縮小した状態を示してい
る。原アドレスデータ毎に、近傍のｎ個の変換さ
れたアドレスデータを使用することによつて、原
画像に含まれる細かいパターンが平均化され、変
換された画像データは、その濃度を「４」とし
て、中間トーンを表現できる。
このように、縮小にともなつて、原画の細かい
パターンそのものは消失することもあるが、全体
として平均化されることによつて、画像の歪等の
不自然さは確実に除去でき、画像変形の目的に応
じた精度よい再現画像が得られる。
パターンそのものは消失することもあるが、全体
として平均化されることによつて、画像の歪等の
不自然さは確実に除去でき、画像変形の目的に応
じた精度よい再現画像が得られる。
第１図乃至第７図は、従来の画像処理装置につ
いて説明するための図、第８図は、本発明の一実
施例を示す回路構成図、第９図は、アドレス変換
回路の一例を示す回路構成図、第１０図は、平均
回路の一例を示す回路構成図、第１１図は、上記
実施例の装置に使用されるクロツクを示す動作タ
イミング図、第１２図は、同実施例の装置によ
り、原画像データを読み出す方法を示す図第１３
図、第１４図はパターン変換前後の図である。 ３１…アドレス発生回路、３２…第１の画像メ
モリ、３３…第２の画像メモリ、３４…遅延回
路、３５…アドレス変換回路、３６…平均回路、
３７…クロツク発生回路。
いて説明するための図、第８図は、本発明の一実
施例を示す回路構成図、第９図は、アドレス変換
回路の一例を示す回路構成図、第１０図は、平均
回路の一例を示す回路構成図、第１１図は、上記
実施例の装置に使用されるクロツクを示す動作タ
イミング図、第１２図は、同実施例の装置によ
り、原画像データを読み出す方法を示す図第１３
図、第１４図はパターン変換前後の図である。 ３１…アドレス発生回路、３２…第１の画像メ
モリ、３３…第２の画像メモリ、３４…遅延回
路、３５…アドレス変換回路、３６…平均回路、
３７…クロツク発生回路。
Claims (1)
- 【特許請求の範囲】 １ 第１の記憶手段に記憶されている原画像デー
タを読出し、この原画像データを処理して変形画
像データとして第２の記憶手段に書込むようにし
た画像処理装置であつて、 前記第２の記憶手段の書込みアドレスとして、
２次元の第２のアドレスデータを順次出力するア
ドレス発生手段と、 該第２のアドレスデータが出力されるごとに、
それぞれ異なる複数個のアドレス微小成分を出力
する微小成分発生手段と、 これらのアドレス微小成分を前記第２のアドレ
スデータに加算し、１つの第２のアドレスデータ
に対して複数個の近傍アドレスデータを出力する
加算手段と、 これらの近傍アドレスデータにアフイン変換を
施して、それぞれ第１のアドレスデータとして出
力するアフイン変換手段と、 これらの第１のアドレスデータを読出しアドレ
スとして、前記第１の記憶手段から読み出される
原画像データに、単純平均または加重平均処理を
施し、その処理結果を前記第２の記憶手段に書き
込まれる変形画像データとして出力する演算処理
手段と、 を備えたことを特徴とする画像処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007224A JPS60153564A (ja) | 1984-01-20 | 1984-01-20 | 画像処理装置 |
| GB08500537A GB2153621B (en) | 1984-01-20 | 1985-01-09 | Image processor |
| DE19853500795 DE3500795A1 (de) | 1984-01-20 | 1985-01-11 | Bilduebersetzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007224A JPS60153564A (ja) | 1984-01-20 | 1984-01-20 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153564A JPS60153564A (ja) | 1985-08-13 |
| JPH0226260B2 true JPH0226260B2 (ja) | 1990-06-08 |
Family
ID=11660020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007224A Granted JPS60153564A (ja) | 1984-01-20 | 1984-01-20 | 画像処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS60153564A (ja) |
| DE (1) | DE3500795A1 (ja) |
| GB (1) | GB2153621B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62256089A (ja) * | 1986-04-30 | 1987-11-07 | Toshiba Corp | 画像処理装置 |
| JPS6337480A (ja) * | 1986-08-01 | 1988-02-18 | Fuji Electric Co Ltd | 画像変換装置 |
| JPS6429166A (en) * | 1987-07-24 | 1989-01-31 | Sharp Kk | Picture rotating device |
| JPS6431458U (ja) * | 1987-08-14 | 1989-02-27 | ||
| JP2910769B2 (ja) * | 1988-04-07 | 1999-06-23 | 富士通株式会社 | 画像アドレス変換回路 |
| JP3483273B2 (ja) | 1993-05-28 | 2004-01-06 | キヤノン株式会社 | 画像処理装置および画像処理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533287A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Projection formation circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540460A (en) * | 1978-09-14 | 1980-03-21 | Fuji Xerox Co Ltd | Image transfer device |
| GB2073988B (en) * | 1980-04-10 | 1984-09-26 | Micro Consultants Ltd | Video picture processing |
| DE3177299D1 (de) * | 1980-04-11 | 1993-04-15 | Ampex | Bildverarbeitungssystem fuer raeumliche bildtransformation. |
| EP0069541A3 (en) * | 1981-07-04 | 1985-12-27 | Gec-Marconi Limited | Data processing arrangement |
| GB2119197B (en) * | 1982-03-19 | 1986-02-05 | Quantel Ltd | Video processing system for picture rotation |
-
1984
- 1984-01-20 JP JP59007224A patent/JPS60153564A/ja active Granted
-
1985
- 1985-01-09 GB GB08500537A patent/GB2153621B/en not_active Expired
- 1985-01-11 DE DE19853500795 patent/DE3500795A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533287A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Projection formation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2153621B (en) | 1988-10-12 |
| DE3500795A1 (de) | 1985-07-25 |
| GB8500537D0 (en) | 1985-02-13 |
| JPS60153564A (ja) | 1985-08-13 |
| GB2153621A (en) | 1985-08-21 |
| DE3500795C2 (ja) | 1987-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202670A (en) | Image processing apparatus | |
| JP3747523B2 (ja) | 画像処理装置および処理方法 | |
| EP0287331A2 (en) | Sampled data memory system eg for a television picture magnification system | |
| JPH0226260B2 (ja) | ||
| CA1251553A (en) | Video signal processing circuits | |
| US4894727A (en) | Image processing system and method | |
| EP0435905B1 (en) | Improvements in and relating to the production of digital video effects | |
| JPH05300378A (ja) | 網点閾値発生方法 | |
| JP2962148B2 (ja) | 画像処理装置 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JPH06181519A (ja) | 印刷画像の線密度変換方法 | |
| JP3347395B2 (ja) | 画像処理装置及びその方法 | |
| JPS5977771A (ja) | 画像信号処理装置 | |
| JPH0420071A (ja) | 画像処理装置 | |
| JPH11155099A (ja) | 電子ズーム処理装置 | |
| JP2621260B2 (ja) | 画像の拡大縮小装置 | |
| JPH02107060A (ja) | 画信号処理方法 | |
| JPH0636028A (ja) | ヒストグラム作成装置 | |
| JPS6072374A (ja) | 画像処理回路 | |
| JPS62160551A (ja) | アドレス発生装置 | |
| JPH0567206A (ja) | デジタル画像縮小回路 | |
| JPS60123964A (ja) | 補間演算装置 | |
| JPH03229375A (ja) | 画像データの画素密度変換方式 | |
| JPH03140061A (ja) | 画像処理装置 | |
| JPH07200808A (ja) | 画像回転処理装置 |