JPS6072374A - 画像処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は１画像処理回路に関し、更に具体的に云えは、
２次元的に走査され藍子化された画像データを補正する
為に１ｉ１１Ｉｉ＃！データの各画素に対して各画素を
中心とするあらかじめ定められた領域の画素データによ
り補正を行う画像処理回路に関する〇 一般に画像を走査して得られる信号は、センサーの分解
能、ノイズ等によシ本来の信号と異なる場合が多い。例
えは、第１図（ａ）に示す、ような本来はステップ状の
信号であっても、画像を走査してセンサーから得られる
信号は、応々にして第１図ｔｂ）のようなノイズ成分を
持ち信号の立上り立下りの鋭どさが低下し、分解能が悪
くなった信号が得られる。この為第１図（ｂ）の信号を
画像を処理する装置に適した信号に修正する処理が必要
である。

例えばノイズ成分を重点的に除去して第１図（Ｃ）のよ
うに処理する。あるいは信号の立上り立下りを重点的に
再生して第１図（ｄ）のように処理する必要がある。

このような処理は、一般に画像のマスク処理と呼はれ、
この分野では良く知られており、第１図（Ｃ１のような
信号に修正する処理はスムーズ処理と呼はれ、第２図（
ａ）に示す３Ｘ３マスクの慮みフィルターを、第１図（
ｄ）のような信号に修正する処理は、エンハンス処理と
呼ばれ、第２図（ｂ）に示す５ｘ５マスクの取みフィル
タを使用し、２次元走査され量子化された画像データの
全画素に対して処理する事により行なっている。

従来、これらの処理は、ソフトウェア的に行なわれる事
が多かった。すなわち、画像データをメインメモリに入
力し演算回路により各画素と重みフィルターとの演ｎを
行っていたので、画像データが大きくなるとメインメモ
リの客月゛を太きくしなけれｄコならず、又画像データ
を分割人力して処理していたのでは、多大の時間を必要
として高速性が得られないという欠点があった。

従って、本発明の目的は、１１１１１１永データを格納
するメインメモリの容量を低減させるとともに、画像処
理のための演算を高速に行なわせることにあるＯ 本発明の他の目的は、簡単な回路構成で安価に製作でき
る画像のマ、スク処理を行う新規な画像処理回路を提供
することにある。

本発明によれば、画像データの複数ライン分のデータを
記憶するメモリと、このメモリへ画像データを書込む信
号によシ起動されるシーケンス回路と、このシーケンス
回路からのシーケンス信号により減数を発生する回路と
、シーケンス信号によシ章数を発生する回路と、シーケ
ンス回路からのクロック信号によシメモリヘ画１象デー
タを書込むためのアドレスを発生する回路と、この書込
みアドレスとシーケンス信号により発生させた減数とを
演算し演算結果を画像データを格納するメモリのアドレ
スとして発生する減算回路と、シーケンス信号により発
生させた定数と前記メモリからの読出データとを積算す
る積算回路とを具備することを特徴とする画像処理回路
が得られる。

次に本発明の一実施例を示す図面を参照して本発明の詳
細な説明する。

第３図（ａ）において、２次元量子化された画像データ
の○印で示す中心画素に３×３マスクの重み！２ フィルターの処理を行う場合、中心画素は４　の籏シ” 重み、中心画素の上下左右の４画素に対　２０重み、斜
め方向の４画素に対して　ｌ″゛゛゛°− 第３図１ｂ）において、１走査の画素数が　画像が順次
走査され、Δ印で示すｎ番目の面出：入力された時、処
理されるべき○印で示す中　素と３×３の画素の各座標
位数は、下記の通↓である。・ 次に、本発明の一実施例のブロック図お呈びタイムチャ
ートについて説明する。第４図お−び第５図において、
１込データ４０１ｔｌｔメモ　アトルス４０７が指示す
る香地ｖｃ壱込伯号４０　により順次メモリ４０に書込
まれる。今周期ｎの時、書込データ４０１がメモリ４０
のｎ番地に書込信号４００により書込まれるとする。書
込信号４００がシーケンス回路４１に入力する事により
、シーケンス回路４１が起動され内部にてクロック（図
示せず）を発生し、シーケンス信号４０２を出力する。

シーケンス信号４０２は、０，１．２・・・・・・９と
増数する。シーケンス信号４０２は、減数発生回路４２
と定数発生回路４３に入力されている。

減数発生回路４２は、第３図（ｂ）に示す３×３の画素
のΔ印で示すｎ番地に嗜、込まれた画素についての相ｉ
アドレスＯｔＯ，１，２，ｍ、ｍ＋１．ｍ＋２゜２ｍ＋
１．２ｍ＋２をシーケンス信号４０２に同期させて発生
する。定数発生回路４３は、３×３の画素がアクセスさ
れる順序に対応した重み定数（０゜１．２□、１，２，
４，２，１，２，１）をシーケンス信号４０２に同期さ
騒て発生する。

減算回路４４は、書込アドレス発生回路４５からの書込
アドレス信号４０６と減数発生回路４２からの減数４０
４を入力し、宵込アドレス信号４０６から減数４０４を
減算しメモリアドレス４０７を出力する。これによね第
３図（ｂ）に示す３×３の画素のアドレスが生成され３
Ｘ３の画素データが読出データ４０８として出力される
。定数発生回路４３からの定数４０５と読出データ４０
８とは積算回路４６に入力し７、ここで３×３の画素デ
ータと３×３マスクの重みフィルターの積算演算がなさ
れる。

各周期において、シーケンス（Ｅｌ　号’４０２７’）
Ｌ　”　０”の時、書込データ４０１が書込（１号４０
０によυメモリ４０に畳込まれる。この時のメモリアド
レス信号４０７は減数４０４が零であるから１込アドレ
ス信号４０６と等しい。シーケンス信号４０２が１”〜
６９″の時、メモリ４０から３×３の画素データが読出
され積算回路４６にて定数４０５と積算演算される。シ
ーケンス信号４０２が９″の時、シーケンス回路４１か
ら書込アドレスクロック４０３が書込アドレス分、生回
路４５に出力され、書込アドレス信号４０６が増数し、
次の書込データ４０１及び■込仙号４００を増加さぜる
。

以上、３×３マスクの処理について説明したが５×５マ
スクの場合についても、また他のマド、リクスのマスク
の処理についても同様な手段で可能である。又、さらに
高速化する場合には、処ｉ回路を複数個設けてマスクを
分割し分散処理させる事により容易に実現できる。

木兄−は、以上説明したように、シーケン本回路の出力
信号に同期させて画像処理に必要な精報を順次出力させ
て＃Ｊ、することによって、画像処理に必須なマスク処
理を簡単な回路でしかも一連処理化にも適した回路で構
成できるという効果がある。更に近年メモリは増々安価
で、かつ高→化されている為、画像処理の効率化におい
て効果が大きい。

【図面の簡単な説明】

第１図は、画像信号の変化を示すための図、第２図は代
表的な重みフィルターの例を示す図、第３図＜１１）は
画素データと重みフィルターの関連図、第３図（ｂ）は
３×３の画素データの座標位置を示す図、第４図は本発
明の一実施例のブロック図、第５図は本発明の一実施例
のタイムチャートを示す図である。 ４０・・・・・・メモリ、４１・・・・・・シーケンス
回路、４２・・・・・・減数発生回路、４３・・・・・
・定数発生回路、４４・・・・・・減算回路、４５・・
・・・・書込アドレス発生回路、４６・・・・・・積算
回路、４００・・・・・・書込信号、４０１・・・・・
・畳込データ、４０２・・・・・・シーケンス信号、４
０３・・・・・・書込アドレスクロック、４０４・・・
・・・減数、４０５・・・・・・定数、４０６・・・・
・・書込アドレス、４０７・・・・・・メモリアドレス
、４０８・・・・・・読出データ、４０９・・・・・・
積算結果。 第３図

Claims (1)

【特許請求の範囲】
1. ｌブーツ２分の画像データを記憶するメモリと、前記メ
   モリへ画像データを臀込む信号によシ起動されるシーケ
   ンス回路と、前記シーケンス回路からのシーケンス信号
   により前ｆｉ０１ブロック内の各画素の相対アドレスを
   発生する減数回路と、前記シーク、ンス信号によシ前記
   １ブロック内？谷画素の重み付は定数を発生する定数回
   路と、前記シーケンス回路からのクロック信号により前
   記メモリへ前記画像デア夕を１込むアドレスを発生する
   書込アドレス発生回路と、前記相対アドレスと前記書込
   みアドレスとを演算して演算結果を前記メモリの読出し
   アドレスとして与える減算回路と１．前記恵み付は定数
   と前記メモリからの読出データとを積算するＩｒＲ算回
   路と？具備することｔ特徴とする画像処理回路。