JPH0642689B2 - 基準搬送波再生回路における擬似引込み回避方式 - Google Patents
基準搬送波再生回路における擬似引込み回避方式Info
- Publication number
- JPH0642689B2 JPH0642689B2 JP58034081A JP3408183A JPH0642689B2 JP H0642689 B2 JPH0642689 B2 JP H0642689B2 JP 58034081 A JP58034081 A JP 58034081A JP 3408183 A JP3408183 A JP 3408183A JP H0642689 B2 JPH0642689 B2 JP H0642689B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- pull
- pseudo
- circuit
- pseudo pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 本発明は、振幅位相ディジタル変調信号を用いる通信方
式の受信機において、基準搬送波のコスタス型搬送波再
生を行なう搬送波再生回路の再生動作により発生する擬
似引込み現象の回避方式に関するものである。
式の受信機において、基準搬送波のコスタス型搬送波再
生を行なう搬送波再生回路の再生動作により発生する擬
似引込み現象の回避方式に関するものである。
従来、振幅位相変調信号に対するディジタルコスタス型
搬送波再生回路として、第１図に示すような例えば４相
位相変調信号（以下4PSK信号と称す。）の搬送波再生回
路が提案されている。
搬送波再生回路として、第１図に示すような例えば４相
位相変調信号（以下4PSK信号と称す。）の搬送波再生回
路が提案されている。
第１図において、入力端子１０１に入力された4PSK信号
は、位相検波器121，122及びπ／２移相器123により直
交位相検波され、得られた出力102,103がアナログ演算
器１２４に入力されて、これら出力102,103の和と差の
出力104及び105が得られる。次に出力102,103,104,105
の夫々は、零を識別値とする識別器125,126,127,128に
よりディジタル信号106,107,108,109に変換されて、デ
ィジタル演算器129に入力されて、出力110が得られる
が、この出力110は、第２図に示すような再生搬送波と
入力信号位相値との相対位相相関関係、即ち位相差の極
性を識別すべき値域ダイヤグラム上の識別領域との相関
識別値である。尚図中の印は引込み時のデータ入力に
対する検波出力の領域を示すものである。
は、位相検波器121，122及びπ／２移相器123により直
交位相検波され、得られた出力102,103がアナログ演算
器１２４に入力されて、これら出力102,103の和と差の
出力104及び105が得られる。次に出力102,103,104,105
の夫々は、零を識別値とする識別器125,126,127,128に
よりディジタル信号106,107,108,109に変換されて、デ
ィジタル演算器129に入力されて、出力110が得られる
が、この出力110は、第２図に示すような再生搬送波と
入力信号位相値との相対位相相関関係、即ち位相差の極
性を識別すべき値域ダイヤグラム上の識別領域との相関
識別値である。尚図中の印は引込み時のデータ入力に
対する検波出力の領域を示すものである。
ディジタル演算器129の出力110は、クロック抽出回路13
1で抽出されたクロック信号により、ラッチ回路130でラ
ッチされ、ラッチ回路130の出力としてデューティー比
に制御因子を有する制御信号111が得られる。この制御
信号111は、低域通過型濾波器132に入力されて振幅に制
御因子を有する直流型制御信号112に変換され、更に再
生搬送波生起用電圧制御型発振器133に直流型制御信号1
12が供給されて、基準位相としての出力113が得られ
る。
1で抽出されたクロック信号により、ラッチ回路130でラ
ッチされ、ラッチ回路130の出力としてデューティー比
に制御因子を有する制御信号111が得られる。この制御
信号111は、低域通過型濾波器132に入力されて振幅に制
御因子を有する直流型制御信号112に変換され、更に再
生搬送波生起用電圧制御型発振器133に直流型制御信号1
12が供給されて、基準位相としての出力113が得られ
る。
尚、4PSK信号に限らず周知の16QAM信号等の位相振幅変
調信号においても、上述とも同様の構成により搬送波再
生を行なうこができるものである。
調信号においても、上述とも同様の構成により搬送波再
生を行なうこができるものである。
しかしながら、上述のディジタルコスタス型搬送波再生
回路による搬送波再生では、基準搬送波と再生搬送波が
一致した状態での正規の引込みとは異なる基準搬送波と
再生搬送波とが （ｎ＝±1,2,3,…）だけずれた状態での擬似引込みが生
ずるものである。この現象は、位相相関識別用識別領域
が円対象となっているために生ずるものである。即ち４
ＰＳＫ信号に対する第２図に示す位相関識別用識別領域
が象限対称となっていることにより第３図に示すような
基準搬送波と再生搬送波との位相相関関係が１クロック
毎に （ｎ＝1,2,3,…）と変位していたとしても、同一の制御
動作となるものである。このように動作原理に起因する
擬似引込み現象は、ディジタルコスタス型基準搬送波再
生する方式における欠点とされてきた。
回路による搬送波再生では、基準搬送波と再生搬送波が
一致した状態での正規の引込みとは異なる基準搬送波と
再生搬送波とが （ｎ＝±1,2,3,…）だけずれた状態での擬似引込みが生
ずるものである。この現象は、位相相関識別用識別領域
が円対象となっているために生ずるものである。即ち４
ＰＳＫ信号に対する第２図に示す位相関識別用識別領域
が象限対称となっていることにより第３図に示すような
基準搬送波と再生搬送波との位相相関関係が１クロック
毎に （ｎ＝1,2,3,…）と変位していたとしても、同一の制御
動作となるものである。このように動作原理に起因する
擬似引込み現象は、ディジタルコスタス型基準搬送波再
生する方式における欠点とされてきた。
本発明は、上記従来の欠点を除去するためになされたも
ので、ディジタルコスタス型搬送波再生に伴なう擬似引
込みを識別検知し、この擬似引込みを回避することを目
的とする基準搬送波再生回路における擬似引込み回避方
式を提供するもので、以下図面をもって詳述する。
ので、ディジタルコスタス型搬送波再生に伴なう擬似引
込みを識別検知し、この擬似引込みを回避することを目
的とする基準搬送波再生回路における擬似引込み回避方
式を提供するもので、以下図面をもって詳述する。
第４図は、本発明による4PSK信号に対するディジタルコ
スタス型基準搬送波再生回路の一実施例を説明する構成
図を示し、第１図と同様の構成を有し、同一部分には同
一符号を付して説明は省略するも、新らたに計数回路１
３４を設け、この係数回路１３４に、識別器125,128の
出力であるディジタル信号106,109とクロック抽出回路1
31及びディジタル演算器129の出力114及び110を供給せ
しめかつ計数回路134の出力をディジタル演算器129の出
力110と共に、ラッチ回路130に供給せしめて、擬似引込
み状態の検知を行なうものである。
スタス型基準搬送波再生回路の一実施例を説明する構成
図を示し、第１図と同様の構成を有し、同一部分には同
一符号を付して説明は省略するも、新らたに計数回路１
３４を設け、この係数回路１３４に、識別器125,128の
出力であるディジタル信号106,109とクロック抽出回路1
31及びディジタル演算器129の出力114及び110を供給せ
しめかつ計数回路134の出力をディジタル演算器129の出
力110と共に、ラッチ回路130に供給せしめて、擬似引込
み状態の検知を行なうものである。
この擬似引込み状態を検知する原理は、再生基準搬送波
の値域平面上での正規引込み時の入力データの遷移軌跡
を示す第５図(A)及び擬似引込み時の入力データの遷移
軌跡を示す第５図(B)，(C)のように、転送されてくる入
力データの遷移の軌跡が正規引込み時と擬似引込み時で
は異なることを利用するものである。即ち、正規引込み
（第５図(A)）時では、入力データの遷移による検波値
(vector値）の軌跡は、再生搬送波を示す２つの軸に対
して、軸と同一方向、対角方向、及び停止の軌跡が等確
率で現われる。しかしながら擬似引込み（第５図(B)，
(C)時では、入力搬送波と再生搬送波との周波数差に相
当する角速度が加わり、同一入力データへの遷移を除
き、いずれも軌跡の起点と終点との中点に対して右のみ
か左のみの旋回成分を顕著に有する軌跡となる。ここで
右のみ、または左のみの旋回とは、擬似引込み周波数 （ｎ＝±1,2,3,…）中のｎが＋または−に対応するもの
であり、第５図(B)及び(C)は夫々 での入力データの遷移軌跡を示すものである。尚ロール
オフ整形等の帯域制限を施すので遷移軌跡は、第５図
(A)，(B)，(C)の破線で示す範囲に存在するものであ
る。これら正規引込みとｎ＝±１の擬似引込みとの旋回
成分の有無による軌跡の差異を検知するため、ディジタ
ル演算器１２９の出力110を第６図に示すタイミングAi
またはBiで観測する。このタイミングはクロック抽出回
路131の出力114を計数回路134に入力することにより得
られる。
の値域平面上での正規引込み時の入力データの遷移軌跡
を示す第５図(A)及び擬似引込み時の入力データの遷移
軌跡を示す第５図(B)，(C)のように、転送されてくる入
力データの遷移の軌跡が正規引込み時と擬似引込み時で
は異なることを利用するものである。即ち、正規引込み
（第５図(A)）時では、入力データの遷移による検波値
(vector値）の軌跡は、再生搬送波を示す２つの軸に対
して、軸と同一方向、対角方向、及び停止の軌跡が等確
率で現われる。しかしながら擬似引込み（第５図(B)，
(C)時では、入力搬送波と再生搬送波との周波数差に相
当する角速度が加わり、同一入力データへの遷移を除
き、いずれも軌跡の起点と終点との中点に対して右のみ
か左のみの旋回成分を顕著に有する軌跡となる。ここで
右のみ、または左のみの旋回とは、擬似引込み周波数 （ｎ＝±1,2,3,…）中のｎが＋または−に対応するもの
であり、第５図(B)及び(C)は夫々 での入力データの遷移軌跡を示すものである。尚ロール
オフ整形等の帯域制限を施すので遷移軌跡は、第５図
(A)，(B)，(C)の破線で示す範囲に存在するものであ
る。これら正規引込みとｎ＝±１の擬似引込みとの旋回
成分の有無による軌跡の差異を検知するため、ディジタ
ル演算器１２９の出力110を第６図に示すタイミングAi
またはBiで観測する。このタイミングはクロック抽出回
路131の出力114を計数回路134に入力することにより得
られる。
この観測によれば、入力データの遷移が再生搬送波を示
す軸をはさんで隣り合うデータ間で起る時、即ち1bitの
みの変化を生じる時、各タイミングでの出力110の値
は、第６図のタイミングでの1bit変化における第５図
Ａ，Ｂ，Ｃに対応する第７図(A)，(B)，(C)で判明する
ように、正規引込みであればローレベル(Low level)ま
たはハイレベル(High level)が1/2づつの確率で観測さ
れることになるが、擬似引込みであれば上述のｎの極性
に応じてローレベル(Low level)のみか、またはハイレ
ベル(High level)のみが観測されるものである。この観
測は計数回路134で行なわれて、擬似引込みが検知され
る。例えば、上述の様に、4PSKのデータにおいて1bitの
みの変化を生じる時に、Ai及びBiのタイミングそれぞれ
で、第４図中の信号点110のデータをホールドし、論理
の反転が起るか否かを、第８図の様な回路で観測すれば
よい。第８図においては、801,802,805,806はＤフリッ
プフロップ、803,804はアンド回路、807は排他的オア回
路、808はカウンタ、809は軌跡識別回路であり、論理反
転の生起回数だけ、Bi−Aiのパルス幅を有するパルスを
発生させ、そのパルスをカウンタ808で観測する。観測
の結果、各観測毎ほとんどすべてについてパルスの生起
が観測された場合、正規引込みと判定し、逆にパルスが
観測されない場合、擬似引込みと判定する。
す軸をはさんで隣り合うデータ間で起る時、即ち1bitの
みの変化を生じる時、各タイミングでの出力110の値
は、第６図のタイミングでの1bit変化における第５図
Ａ，Ｂ，Ｃに対応する第７図(A)，(B)，(C)で判明する
ように、正規引込みであればローレベル(Low level)ま
たはハイレベル(High level)が1/2づつの確率で観測さ
れることになるが、擬似引込みであれば上述のｎの極性
に応じてローレベル(Low level)のみか、またはハイレ
ベル(High level)のみが観測されるものである。この観
測は計数回路134で行なわれて、擬似引込みが検知され
る。例えば、上述の様に、4PSKのデータにおいて1bitの
みの変化を生じる時に、Ai及びBiのタイミングそれぞれ
で、第４図中の信号点110のデータをホールドし、論理
の反転が起るか否かを、第８図の様な回路で観測すれば
よい。第８図においては、801,802,805,806はＤフリッ
プフロップ、803,804はアンド回路、807は排他的オア回
路、808はカウンタ、809は軌跡識別回路であり、論理反
転の生起回数だけ、Bi−Aiのパルス幅を有するパルスを
発生させ、そのパルスをカウンタ808で観測する。観測
の結果、各観測毎ほとんどすべてについてパルスの生起
が観測された場合、正規引込みと判定し、逆にパルスが
観測されない場合、擬似引込みと判定する。
同様に、ｎ＝±１以外の場合についても観測タイミング
を操作することにより検知することができる。尚、第７
図に於いて、黒ぬり部分と白ぬり部分は夫々、第６図の
タイミングAiとBiの各時点での存在範囲を示すものであ
る。
を操作することにより検知することができる。尚、第７
図に於いて、黒ぬり部分と白ぬり部分は夫々、第６図の
タイミングAiとBiの各時点での存在範囲を示すものであ
る。
次に、擬似引込みであると判定した場合、直にラッチ回
路130により出力110における擬似引込みが制御され、制
御信号パターンと異なるパターンを制御ループに混入す
るものである。即ち、制御ループを開放し、制御論理を
開くことにより擬似引込みを回避するものである。例え
ば混入パターンを低減通過型濾波器132の出力112におい
て引込み動作開始前のフリーラン状態と同じ直流制御信
号値を与えるように選び一定時間混入するものとする。
この結果、制御系は再び異なった相対位相初期値をもっ
て制御論理を再び実行するものである。尚、最っとも簡
単に、このパターン混入を行う回路としては、第９図に
示す様な回路で、出力の平均電圧値を電圧値域の中央に
設定する方法がある。第９図においては、通常端子903
にＬ−Levelを印加しておく、従って再生ループ中のラ
ッチ回路901は、Ｄフリップフロップ回路として機能す
る。しかし擬似引込み時には、端子903よりＨ−Levelを
印加する。この時第９図中Ｊ−Ｋフリップフロップの
Ｑ，出力は、トグル状態となり、再生ループ中のラッ
チ回路901の出力は、クロックタイミングごとにH・L−Le
velが交換する状態になる。従って、その平均電圧値
は、振幅の中央値、つまり電圧値の中央に推移する。
路130により出力110における擬似引込みが制御され、制
御信号パターンと異なるパターンを制御ループに混入す
るものである。即ち、制御ループを開放し、制御論理を
開くことにより擬似引込みを回避するものである。例え
ば混入パターンを低減通過型濾波器132の出力112におい
て引込み動作開始前のフリーラン状態と同じ直流制御信
号値を与えるように選び一定時間混入するものとする。
この結果、制御系は再び異なった相対位相初期値をもっ
て制御論理を再び実行するものである。尚、最っとも簡
単に、このパターン混入を行う回路としては、第９図に
示す様な回路で、出力の平均電圧値を電圧値域の中央に
設定する方法がある。第９図においては、通常端子903
にＬ−Levelを印加しておく、従って再生ループ中のラ
ッチ回路901は、Ｄフリップフロップ回路として機能す
る。しかし擬似引込み時には、端子903よりＨ−Levelを
印加する。この時第９図中Ｊ−Ｋフリップフロップの
Ｑ，出力は、トグル状態となり、再生ループ中のラッ
チ回路901の出力は、クロックタイミングごとにH・L−Le
velが交換する状態になる。従って、その平均電圧値
は、振幅の中央値、つまり電圧値の中央に推移する。
以上、詳述したように本発明によれば、ループのディジ
タル演算出力を観測して、擬似引込みの検知を行なって
いるので、擬似引込みを検知して回避するばかりでな
く、前出の例の様なディジタル演算出力を再生クロック
信号でラッチする同期型搬送波再生方式にも適応でき、
引込み状態を維持し得る周波数範囲（クロックレンジ）
が広くとれる。また特に、直接観測であるので、擬似引
込みの種類（ｎの値）を識別することが可能となる。更
にループ制御系の直接ディジタル処理制御による回避手
段を具備しているので、擬似引込みの種類に応じた最良
の回避動作を選択する様な高能率型擬似引込み回避回路
への発展に応用でき、尚更にディジタル化による無調整
化や信頼性の向上のみならず回線瞬断時等の回線復帰時
間の改善を計ることができる利点がある。
タル演算出力を観測して、擬似引込みの検知を行なって
いるので、擬似引込みを検知して回避するばかりでな
く、前出の例の様なディジタル演算出力を再生クロック
信号でラッチする同期型搬送波再生方式にも適応でき、
引込み状態を維持し得る周波数範囲（クロックレンジ）
が広くとれる。また特に、直接観測であるので、擬似引
込みの種類（ｎの値）を識別することが可能となる。更
にループ制御系の直接ディジタル処理制御による回避手
段を具備しているので、擬似引込みの種類に応じた最良
の回避動作を選択する様な高能率型擬似引込み回避回路
への発展に応用でき、尚更にディジタル化による無調整
化や信頼性の向上のみならず回線瞬断時等の回線復帰時
間の改善を計ることができる利点がある。
第１図は4PSK信号に対するディジタルコスタス型基準搬
送波再生回路を説明する構成図、第２図は相対位相極性
識別用識別領域を示す値域図、第３図は１−clockごと
π／４だけ再生搬送波が変位している場合の擬似引込み
状態による誤動作を説明する値域図、第４図は本発明に
よる4PSK信号に対するディジタルコスタス型基準搬送波
再生回路を説明する構成図、第５図(A)は再生基準搬送
波の値域平面上での正規引込み時の入力データの遷移軌
跡を説明する値域図、第５図(B)及び(C)は夫々 での擬似引込み時の入力データの遷位軌跡を説明する値
域図、第６図は本発明で利用できるクロックを基準とし
た観測タイミングの２種類を説明する図、第７図(A)，
(B)，(C)は第６図で示すタイミングでの１−bitのみ変
化した場合における第５図(A)，(B)，(C)に対応する入
力データの遷位軌跡を説明する値域図、第８図は第４図
の計数回路における観測回路の具体的構成図、第９図は
第４図のラッチ回路における具体的な回避用回路の構成
図である。 101…入力端子、121，122…位相検波器 123…π／２移相器、124…アナログ演算器 125,126,127,128…識別器 129…ディジタル演算器、130…ラッチ回路 131…クロック抽出回路 132…低域通過型濾波器 133…電圧制御型発振器、134…計数回路
送波再生回路を説明する構成図、第２図は相対位相極性
識別用識別領域を示す値域図、第３図は１−clockごと
π／４だけ再生搬送波が変位している場合の擬似引込み
状態による誤動作を説明する値域図、第４図は本発明に
よる4PSK信号に対するディジタルコスタス型基準搬送波
再生回路を説明する構成図、第５図(A)は再生基準搬送
波の値域平面上での正規引込み時の入力データの遷移軌
跡を説明する値域図、第５図(B)及び(C)は夫々 での擬似引込み時の入力データの遷位軌跡を説明する値
域図、第６図は本発明で利用できるクロックを基準とし
た観測タイミングの２種類を説明する図、第７図(A)，
(B)，(C)は第６図で示すタイミングでの１−bitのみ変
化した場合における第５図(A)，(B)，(C)に対応する入
力データの遷位軌跡を説明する値域図、第８図は第４図
の計数回路における観測回路の具体的構成図、第９図は
第４図のラッチ回路における具体的な回避用回路の構成
図である。 101…入力端子、121，122…位相検波器 123…π／２移相器、124…アナログ演算器 125,126,127,128…識別器 129…ディジタル演算器、130…ラッチ回路 131…クロック抽出回路 132…低域通過型濾波器 133…電圧制御型発振器、134…計数回路
Claims (1)
- 【請求項１】振幅位相ディジタル変調信号を複数の直交
搬送波により検波してディジタルコスタス型の搬送波再
生を行なう基準搬送波再生回路において伝送されてくる
入力データの遷移による値域ダイヤグラム上に描かれる
検波出力の軌跡観測を再生制御ループにおける入力搬送
波と再生搬送波の位相差の極性を識別する論理演算出力
を利用して実行し、基準搬送波と再生搬送波とが一致し
た状態での正規引込みと基準搬送波と再生搬送波とが （ｎ＝±1,2,3…）だけずれた状態での擬似引込みとを
識別検知する手段を具備し、上記擬似引込みが識別検知
された際に、再生制御ループにおける入力搬送波と再生
搬送波の極性を識別する論理演算出力を制御ループとは
独立に操作せしめることにより上記擬似引込みを回避す
ることを特徴とする基準搬送波再生回路における擬似引
込み回避方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034081A JPH0642689B2 (ja) | 1983-03-02 | 1983-03-02 | 基準搬送波再生回路における擬似引込み回避方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034081A JPH0642689B2 (ja) | 1983-03-02 | 1983-03-02 | 基準搬送波再生回路における擬似引込み回避方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59160358A JPS59160358A (ja) | 1984-09-11 |
| JPH0642689B2 true JPH0642689B2 (ja) | 1994-06-01 |
Family
ID=12404307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58034081A Expired - Lifetime JPH0642689B2 (ja) | 1983-03-02 | 1983-03-02 | 基準搬送波再生回路における擬似引込み回避方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642689B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771365B2 (ja) * | 1991-09-30 | 1998-07-02 | 福島日本電気株式会社 | 搬送波再生回路 |
| JPH08265384A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | 復調装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3826990A (en) * | 1972-01-28 | 1974-07-30 | Org Europ De Rech Spatiales | Anti phase-ambiguity for phase-shift keying binary transmission systems |
-
1983
- 1983-03-02 JP JP58034081A patent/JPH0642689B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59160358A (ja) | 1984-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| US20030001557A1 (en) | System and method for detecting phase offset in a phase-locked loop | |
| JPH09214578A (ja) | 搬送波再生回路 | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| US5590157A (en) | Data terminal comprising a demodulator for a FSK phase-coherent modulated signal | |
| JPH0642689B2 (ja) | 基準搬送波再生回路における擬似引込み回避方式 | |
| JPH08265384A (ja) | 復調装置 | |
| JP2539372B2 (ja) | 位相変調信号復調方式 | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| EP0094058B1 (en) | Demodulation device for composite psk-psk modulated waves | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| US5841815A (en) | Data receiver for correcting a phase of a received phase-modulated signal | |
| JP2927929B2 (ja) | 搬送波同期回路 | |
| JPS5953741B2 (ja) | ディジタル受信器における同期検出回路 | |
| JPS6025938B2 (ja) | 基準搬送波再生回路における擬似引込回避回路 | |
| US4847578A (en) | Method and device for detecting false locks between a reference signal and a signal to be demodulated by coherent digital demodulation | |
| EP0627829B1 (en) | Bit clock recovery for CPFSK signals | |
| JPS61169051A (ja) | 基準搬送波再生装置 | |
| JPS6028352A (ja) | 符号識別器 | |
| JPH0362338B2 (ja) | ||
| JPH04354442A (ja) | 復調装置 | |
| JPH0131823B2 (ja) | ||
| JPH0514432A (ja) | 搬送波同期回路 | |
| JPH0628363B2 (ja) | 搬送波同期検出方式 | |
| JPS60189354A (ja) | 通信方式 |