JPH0362338B2 - - Google Patents
Info
- Publication number
- JPH0362338B2 JPH0362338B2 JP60049853A JP4985385A JPH0362338B2 JP H0362338 B2 JPH0362338 B2 JP H0362338B2 JP 60049853 A JP60049853 A JP 60049853A JP 4985385 A JP4985385 A JP 4985385A JP H0362338 B2 JPH0362338 B2 JP H0362338B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- pulse
- time slot
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000605 extraction Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 14
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタイミング信号抽出回路、特に４相位
相変調（PSK）信号を受信して各ダイビツトの
タイミングを検出するためのタイミング信号抽出
回路に関する。
相変調（PSK）信号を受信して各ダイビツトの
タイミングを検出するためのタイミング信号抽出
回路に関する。
所定のボーレートのダイビツトから成るデイジ
タル信号で搬送波に４相PSKを施したPSK信号
の検波回路として従来、同期検波方式あるいは遅
延検波方式が広く使用されている。いずれかの検
波方法でも、搬送波の周波数をダイビツトのボー
レートに比べて十分高く設定するのが普通であ
り、検波時に各ダイビツトのタイミングを検出す
る必要は無い。
タル信号で搬送波に４相PSKを施したPSK信号
の検波回路として従来、同期検波方式あるいは遅
延検波方式が広く使用されている。いずれかの検
波方法でも、搬送波の周波数をダイビツトのボー
レートに比べて十分高く設定するのが普通であ
り、検波時に各ダイビツトのタイミングを検出す
る必要は無い。
しかし近年、デイジタル信号伝送の適用分野の
拡大に伴つて、加入者線用のケーブルなどの伝送
帯域幅が比較的狭い伝送路で、できるだけ高速の
デイジタル信号を伝送したいという要請が強くな
つている。この要請に応える方式として４相
PSK方式が有効であるという考えられるが、ケ
ーブルなどのように高周波域で伝送損失が増大す
る伝送路を用いるには、搬送波の周波数をできる
だけ低く設定せねばならない。搬送波周波数をダ
イビツトのボーレートと等しく設定した場合、各
ダイビツトに割当てたタイムスロツトにおいて、
タイムスロツトの開始時刻の直前および直後での
アイパターンの開き程度（アイアパーチヤ）は、
伝送路の高周波域での伝送損失の影響により狭く
なり易い。従つて、検波時により大きな符号識別
余裕を得るには、各タイムスロツトの開始時刻の
直前および直後ではなく、アイアパーチヤの劣化
が少ない各タイムスロツトの中央近傍の時間域
で、４相PSK信号波形の復調処理を行う必要が
ある。これには、受信した４相PSK信号に応答
して各タイムスロツトのタイミングを検出するタ
イミング信号抽出回路が必要になるが、従来この
ようなタイミング信号抽出回路は知られていない
という問題点がある。
拡大に伴つて、加入者線用のケーブルなどの伝送
帯域幅が比較的狭い伝送路で、できるだけ高速の
デイジタル信号を伝送したいという要請が強くな
つている。この要請に応える方式として４相
PSK方式が有効であるという考えられるが、ケ
ーブルなどのように高周波域で伝送損失が増大す
る伝送路を用いるには、搬送波の周波数をできる
だけ低く設定せねばならない。搬送波周波数をダ
イビツトのボーレートと等しく設定した場合、各
ダイビツトに割当てたタイムスロツトにおいて、
タイムスロツトの開始時刻の直前および直後での
アイパターンの開き程度（アイアパーチヤ）は、
伝送路の高周波域での伝送損失の影響により狭く
なり易い。従つて、検波時により大きな符号識別
余裕を得るには、各タイムスロツトの開始時刻の
直前および直後ではなく、アイアパーチヤの劣化
が少ない各タイムスロツトの中央近傍の時間域
で、４相PSK信号波形の復調処理を行う必要が
ある。これには、受信した４相PSK信号に応答
して各タイムスロツトのタイミングを検出するタ
イミング信号抽出回路が必要になるが、従来この
ようなタイミング信号抽出回路は知られていない
という問題点がある。
本発明の目的は、上述の問題点を解決し搬送波
周波数がダイビツトのボーレートと等しい４相
PSK信号を受信して各ダイビツトに割当てたタ
イムスロツトのタイミングを検出するためのタイ
ミング信号抽出回路を提供することにある。
周波数がダイビツトのボーレートと等しい４相
PSK信号を受信して各ダイビツトに割当てたタ
イムスロツトのタイミングを検出するためのタイ
ミング信号抽出回路を提供することにある。
本発明の回路は、予め定めた周期をもつタイム
スロツト毎にこれと等しい周期をもつ搬送波を４
相位相変調した信号を受信して該変調信号の波形
の極性を示す２値パルスを発生するパルス化手段
と、それぞれ前記周期と等しい周期をもち且つ該
周期の1/4ずつずらした位相をもち前記タイムス
ロツトを４分割した副タイムスロツトのタイミン
グを示す４つのタイミング候補信号を発生する信
号発生回路と４つの前記タイミング候補信号のう
ち一つを選択してタイミング信号として送出する
選択回路とを有するタイミング発生手段と、４つ
ずつ続く前記副タイムスロツトでの前記２値パル
スの前記極性が予め定めた照合用パターンのうち
いずれかと一致するか否かを判別し該一致の有無
を示す半別信号を発生するパターン判別手段と、
前記判別信号を受信して前記タイミング信号の前
記タイミング毎にそれぞれ前記一致の回数および
不一致の回数を計数する第１および第２のカウン
タを有し前記第１のカウンタが先にオーバーフロ
ーした時には前記第１および第２のカウンタをリ
セツトしまた前記第２のカウンタが先にオーバー
フローした時には前記第１および第２のカウンタ
をリセツトすると共に前記選択回路へ予め定めた
順序で選択対象を切換えるための制御パルスを送
る計数手段とを備えている。
スロツト毎にこれと等しい周期をもつ搬送波を４
相位相変調した信号を受信して該変調信号の波形
の極性を示す２値パルスを発生するパルス化手段
と、それぞれ前記周期と等しい周期をもち且つ該
周期の1/4ずつずらした位相をもち前記タイムス
ロツトを４分割した副タイムスロツトのタイミン
グを示す４つのタイミング候補信号を発生する信
号発生回路と４つの前記タイミング候補信号のう
ち一つを選択してタイミング信号として送出する
選択回路とを有するタイミング発生手段と、４つ
ずつ続く前記副タイムスロツトでの前記２値パル
スの前記極性が予め定めた照合用パターンのうち
いずれかと一致するか否かを判別し該一致の有無
を示す半別信号を発生するパターン判別手段と、
前記判別信号を受信して前記タイミング信号の前
記タイミング毎にそれぞれ前記一致の回数および
不一致の回数を計数する第１および第２のカウン
タを有し前記第１のカウンタが先にオーバーフロ
ーした時には前記第１および第２のカウンタをリ
セツトしまた前記第２のカウンタが先にオーバー
フローした時には前記第１および第２のカウンタ
をリセツトすると共に前記選択回路へ予め定めた
順序で選択対象を切換えるための制御パルスを送
る計数手段とを備えている。
次に、本発明について図面を参照して説明す
る。
る。
第１図および第２図はそれぞれ、本発明の一実
施例を示すブロツク図およびタイムチヤートであ
る。第１図中のパルス化回路１に与えられる受信
信号は、伝送路を介して伝送されてくる４相
PSK信号である。送信側で伝送路に送出される
変調信号すなわち４相PSK信号は、第２図中に
示すごとく、各ダイビツトに割当てられた周期Ｔ
のタイムスロツト毎に、そのダイビツトの値に対
応して信号θ1ないしθ4のうちいずれか一つの波形
パターンをもつ。但し、信号θ1，θ2，θ3あるいは
θ4はそれぞれ、タイムスロツトの開始時刻におけ
る位相角が0°、90°、180°あるいは270°であり且つ
周波数が１／Ｔに等しい正弦波の搬送波である。
この変調信号を高周波域で伝送損失が増大する伝
送路に伝送した場合に、伝送中に波形歪を生じ、
特にタイムスロツトの開始時刻では変調信号の振
幅に不連続変化を生じる頻度が高いので、タイム
スロツトの開始時刻の直前および直後でのアイ開
口率の劣化が著しい。すなわち、第２図に示すよ
うに周期Ｔのタイムスロツトを更に４分割した副
タイムスロツト毎に現われるアイパターンE1な
いしE4のうちで、第１および第４の副タイムス
ロツトのアイパターンE1およびE4が、伝送損失
の影響によりその開き程度が狭くなり易い。
施例を示すブロツク図およびタイムチヤートであ
る。第１図中のパルス化回路１に与えられる受信
信号は、伝送路を介して伝送されてくる４相
PSK信号である。送信側で伝送路に送出される
変調信号すなわち４相PSK信号は、第２図中に
示すごとく、各ダイビツトに割当てられた周期Ｔ
のタイムスロツト毎に、そのダイビツトの値に対
応して信号θ1ないしθ4のうちいずれか一つの波形
パターンをもつ。但し、信号θ1，θ2，θ3あるいは
θ4はそれぞれ、タイムスロツトの開始時刻におけ
る位相角が0°、90°、180°あるいは270°であり且つ
周波数が１／Ｔに等しい正弦波の搬送波である。
この変調信号を高周波域で伝送損失が増大する伝
送路に伝送した場合に、伝送中に波形歪を生じ、
特にタイムスロツトの開始時刻では変調信号の振
幅に不連続変化を生じる頻度が高いので、タイム
スロツトの開始時刻の直前および直後でのアイ開
口率の劣化が著しい。すなわち、第２図に示すよ
うに周期Ｔのタイムスロツトを更に４分割した副
タイムスロツト毎に現われるアイパターンE1な
いしE4のうちで、第１および第４の副タイムス
ロツトのアイパターンE1およびE4が、伝送損失
の影響によりその開き程度が狭くなり易い。
パルス化回路１は、受信信号の波形の極性を判
別してその極性を示す２値のパルス信号を発生す
るための回路であり、例えば受信信号を増幅した
後に正負の両レベルでスライスする。パルス化回
路１の送出信号は、シフトレジスタ２と位相同期
回路１０とに送られる。位相同期回路１０は、デ
イジタルPLL（位相同期ループ）であり、パルス
化回路１から送られてくるパルスに応答して、副
タイムスロツトのタイミングを示すクロツク信号
を発生する。このクロツク信号は、周波数が搬送
波周波数の４倍に等しく、且つ副タイムスロツト
に位相同期した信号になる。シフトレジスタ２
は、４段のシフトレジスタであり、位相同期回路
１０が発生したクロツク信号をシフトクロツクと
して、パルス化回路１から送られてくるパルスを
順次にシフトし、各段に送られたパルスをデコー
ダ３に送出する。
別してその極性を示す２値のパルス信号を発生す
るための回路であり、例えば受信信号を増幅した
後に正負の両レベルでスライスする。パルス化回
路１の送出信号は、シフトレジスタ２と位相同期
回路１０とに送られる。位相同期回路１０は、デ
イジタルPLL（位相同期ループ）であり、パルス
化回路１から送られてくるパルスに応答して、副
タイムスロツトのタイミングを示すクロツク信号
を発生する。このクロツク信号は、周波数が搬送
波周波数の４倍に等しく、且つ副タイムスロツト
に位相同期した信号になる。シフトレジスタ２
は、４段のシフトレジスタであり、位相同期回路
１０が発生したクロツク信号をシフトクロツクと
して、パルス化回路１から送られてくるパルスを
順次にシフトし、各段に送られたパルスをデコー
ダ３に送出する。
デコーダ３は、シフトレジスタ３から送られて
くる４つのパルス極性の配列パターンがタイムス
ロツトの内での信号θ1ないしθ4のパルス極性のパ
ターンのいずれかと一致した時だけ、信号d1ない
しd4のうちでそのパターンに対応する信号のパル
スを立上らせる。例えば、信号θ1のパルス極性パ
ターン｛＋、＋、−、−｝と一致した時に信号d1の
パルスが立上り、信号θ2のパターン｛＋、−、−、
＋｝と一致した時に信号d2パルスが、信号θ3のパ
ターン｛−、−、＋、＋｝と一致した時に信号d3パ
ルスが、また信号θ4のパターン｛−、＋、＋、−｝
と一致した時に信号d4のパルスが、おのおの立上
る。なお、パルス極性のパターンの判別はこれに
限らず、第１および第４の副タイムスロツトで特
に信号θ2あるいはθ4の受信時での波形歪による極
性の誤判別を頻発する恐れが多い場合には、第２
および第３の副タイムスロツトで信号θ2あるいは
θ4の極性パターンに一致した時、すなわちパター
ン｛×、−、−、×｝あるいは｛×、＋、＋、×｝（但
し記号×は正負のいずれの極性でも良いことを示
す）と一致した時に、それぞれ信号θ2あるいはθ4
の極性パターンと一致したとみなして、信号d2あ
るいはd4のパルスを立上らせれば良い。
くる４つのパルス極性の配列パターンがタイムス
ロツトの内での信号θ1ないしθ4のパルス極性のパ
ターンのいずれかと一致した時だけ、信号d1ない
しd4のうちでそのパターンに対応する信号のパル
スを立上らせる。例えば、信号θ1のパルス極性パ
ターン｛＋、＋、−、−｝と一致した時に信号d1の
パルスが立上り、信号θ2のパターン｛＋、−、−、
＋｝と一致した時に信号d2パルスが、信号θ3のパ
ターン｛−、−、＋、＋｝と一致した時に信号d3パ
ルスが、また信号θ4のパターン｛−、＋、＋、−｝
と一致した時に信号d4のパルスが、おのおの立上
る。なお、パルス極性のパターンの判別はこれに
限らず、第１および第４の副タイムスロツトで特
に信号θ2あるいはθ4の受信時での波形歪による極
性の誤判別を頻発する恐れが多い場合には、第２
および第３の副タイムスロツトで信号θ2あるいは
θ4の極性パターンに一致した時、すなわちパター
ン｛×、−、−、×｝あるいは｛×、＋、＋、×｝（但
し記号×は正負のいずれの極性でも良いことを示
す）と一致した時に、それぞれ信号θ2あるいはθ4
の極性パターンと一致したとみなして、信号d2あ
るいはd4のパルスを立上らせれば良い。
論理和ゲート４は、信号d1ないしd4の論理和信
号を発生し、これをカウンタ６へ送ると共に、イ
ンバータ５を介してカウンタ８へ送る。従つて、
カウンタ６には、シフトレジスタ３の送出するパ
ルスの配列パターンがタイムスロツト内での信号
θ1ないしθ4のパルスパターンのいずれかと一致し
た時（あるいは一致したとみなされた時）にだけ
パルス立上りを生ずる信号が送られる。またカウ
ンタ８には、カウンタ６とは逆に、上述の両パタ
ーンの不一致時にだけパルス立上りを生ずる信号
が送られる。
号を発生し、これをカウンタ６へ送ると共に、イ
ンバータ５を介してカウンタ８へ送る。従つて、
カウンタ６には、シフトレジスタ３の送出するパ
ルスの配列パターンがタイムスロツト内での信号
θ1ないしθ4のパルスパターンのいずれかと一致し
た時（あるいは一致したとみなされた時）にだけ
パルス立上りを生ずる信号が送られる。またカウ
ンタ８には、カウンタ６とは逆に、上述の両パタ
ーンの不一致時にだけパルス立上りを生ずる信号
が送られる。
一方、分周回路１１は、位相同期回路１０が送
出するクロツク信号を1/4分周し更に副タイムス
ロツトの時間幅だけ位相を相互にずらした４つの
パルスの信号φ1ないしφ4を発生し、これを選択
回路１２へ送る。選択回路１２は、信号φ1ない
しφ4のうちの一つだけを選択してタイミング信
号として送出する回路であり、カウンタ８の送出
信号のパルス立上り毎に予め定めた順序でその選
択対象を切換えてゆく。
出するクロツク信号を1/4分周し更に副タイムス
ロツトの時間幅だけ位相を相互にずらした４つの
パルスの信号φ1ないしφ4を発生し、これを選択
回路１２へ送る。選択回路１２は、信号φ1ない
しφ4のうちの一つだけを選択してタイミング信
号として送出する回路であり、カウンタ８の送出
信号のパルス立上り毎に予め定めた順序でその選
択対象を切換えてゆく。
カウンタ６および７はそれぞれ予め定めた段数
をもつカウンタであり、計数結果がオーバーフロ
ーした時にパルスを発生し、論理和ゲート７を介
しておのおのリセツト端子へ送る。また、カウン
タ６あるいは７は、いずれも選択回路１２が送出
するタイミング信号のパルス上り時に、それぞれ
論理和ゲート４から送られてくるパルスあるいは
インバータ５から送られてくるパルスを計数す
る。例えば、タイミング信号として第２図中の信
号φ1が送出されている場合、信号φ1のパルス立
上り時には、シフトレジスタ２の送出パルスのパ
ターンがタイムスロツト内での信号θ1ないしθ4の
パルスパターンのいずれかと一致するから、カウ
ンタ６の方が先にオーバーフローして、カウンタ
６および７をリセツトし、選択回路１２での選択
対象の切換えは行わない。また信号φ1以外がタ
イミング信号として送出されている場合、タイミ
ング信号のパルス立上り時には、上述の両パター
ンの不一致を生じるから、この場合にカウンタ８
の方が先にオーバーフローするようカウンタ６お
よび８の段数を予め設定しておき、選択回路１２
で選択対象の切換えを行わせる。従つて第２図で
例示した動作において、信号φ1ないしφ4のうち
どれを最初にタイミング信号として選択しても、
信号φ1が選択されるまで選択回路１２で選択切
換えを行い、信号φ1がタイミング信号として選
択されたあとそのまま信号φ1が継続して選択送
出される。そして信号φ1のパルス立下の時刻が、
タイムスロツトの開始タイミングを示す。
をもつカウンタであり、計数結果がオーバーフロ
ーした時にパルスを発生し、論理和ゲート７を介
しておのおのリセツト端子へ送る。また、カウン
タ６あるいは７は、いずれも選択回路１２が送出
するタイミング信号のパルス上り時に、それぞれ
論理和ゲート４から送られてくるパルスあるいは
インバータ５から送られてくるパルスを計数す
る。例えば、タイミング信号として第２図中の信
号φ1が送出されている場合、信号φ1のパルス立
上り時には、シフトレジスタ２の送出パルスのパ
ターンがタイムスロツト内での信号θ1ないしθ4の
パルスパターンのいずれかと一致するから、カウ
ンタ６の方が先にオーバーフローして、カウンタ
６および７をリセツトし、選択回路１２での選択
対象の切換えは行わない。また信号φ1以外がタ
イミング信号として送出されている場合、タイミ
ング信号のパルス立上り時には、上述の両パター
ンの不一致を生じるから、この場合にカウンタ８
の方が先にオーバーフローするようカウンタ６お
よび８の段数を予め設定しておき、選択回路１２
で選択対象の切換えを行わせる。従つて第２図で
例示した動作において、信号φ1ないしφ4のうち
どれを最初にタイミング信号として選択しても、
信号φ1が選択されるまで選択回路１２で選択切
換えを行い、信号φ1がタイミング信号として選
択されたあとそのまま信号φ1が継続して選択送
出される。そして信号φ1のパルス立下の時刻が、
タイムスロツトの開始タイミングを示す。
本実施例ではシフトレジスタ２から送られてく
るパルス極性の配列パターンとして２例をあげて
説明しているが、検出すべきパルスパターンは伝
送路で発生する歪の形に応じて選択する必要があ
り、特に本発明の当面の適用の対象である、電話
加入者線路を用いる場合で、特に高周波の伝送損
失が大きく、それによる歪により前記２例のパタ
ーンが正しく検出されにくい状況の場合には｛＋
＋−−｝｛−−＋＋｝の２パターンの検出を行う
方が有効なこともある。
るパルス極性の配列パターンとして２例をあげて
説明しているが、検出すべきパルスパターンは伝
送路で発生する歪の形に応じて選択する必要があ
り、特に本発明の当面の適用の対象である、電話
加入者線路を用いる場合で、特に高周波の伝送損
失が大きく、それによる歪により前記２例のパタ
ーンが正しく検出されにくい状況の場合には｛＋
＋−−｝｛−−＋＋｝の２パターンの検出を行う
方が有効なこともある。
以上の説明から明らかなように本発明には、搬
送波周波数がダイビツトのポーレートと等しい４
相PSK信号を受信して各ダイビツトに割当てた
タイムスロツトのタイミングを検出するタイミン
グ信号抽出回路を実現できるという効果がある。
送波周波数がダイビツトのポーレートと等しい４
相PSK信号を受信して各ダイビツトに割当てた
タイムスロツトのタイミングを検出するタイミン
グ信号抽出回路を実現できるという効果がある。
第１図および第２図はそれぞれ本発明の実施例
を示すブロツク図およびタイムチヤートである。 １……パルス化回路、２……シフトレジスタ、
３……デコーダ、４，７……論理和ゲート、５…
…インバータ、６，８……カウンタ、１０……位
相同期回路、１１……分周回路、１２……選択回
路。
を示すブロツク図およびタイムチヤートである。 １……パルス化回路、２……シフトレジスタ、
３……デコーダ、４，７……論理和ゲート、５…
…インバータ、６，８……カウンタ、１０……位
相同期回路、１１……分周回路、１２……選択回
路。
Claims (1)
- １ 予め定めた周期をもつタイムスロツト毎にこ
れと等しい周期をもつ搬送波を４相位相変調した
信号を受信して該変調信号の波形の極性を示す２
値パルスを発生するパルス化手段と、それぞれ前
記周期と等しい周期をもち且つ該周期の1/4ずつ
ずらした位相をもち前記タイムスロツトを４分割
した副タイムスロツトのタイミングを示す４つの
タイミング候補信号を発生する信号発生回路と４
つの前記タイミング候補信号のうちの一つを選択
してタイミング信号として送出する選択回路とを
有するタイミング発生手段と、４つずつ続く前記
副タイムスロツトでの前記２値パルスの前記極性
が予め定めた照合用パターンのうちのいずれかと
一致するか否かを判別し該一致の有無を示す判別
信号を発生するパターン判別手段と、前記判別信
号を受信して前記タイミング信号の前記タイミン
グ毎にそれぞれ前記一致の回数および不一致の回
数を計数する第１および第２のカウンタを有し前
記第１のカウンタが先にオーバーフローした時に
は前記第１および第２のカウンタをリセツトしま
た前記第２のカウンタが先にオーバーフローした
時には前記第１および第２のカウンタをリセツト
すると共に前記選択回路へ予め定めた順序で選択
対象を切換えるための制御パルスを送る計数手段
とを備えたことを特徴とするタイミング信号抽出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049853A JPS61208948A (ja) | 1985-03-13 | 1985-03-13 | タイミング信号抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049853A JPS61208948A (ja) | 1985-03-13 | 1985-03-13 | タイミング信号抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208948A JPS61208948A (ja) | 1986-09-17 |
| JPH0362338B2 true JPH0362338B2 (ja) | 1991-09-25 |
Family
ID=12842612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60049853A Granted JPS61208948A (ja) | 1985-03-13 | 1985-03-13 | タイミング信号抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208948A (ja) |
-
1985
- 1985-03-13 JP JP60049853A patent/JPS61208948A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61208948A (ja) | 1986-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3689841A (en) | Communication system for eliminating time delay effects when used in a multipath transmission medium | |
| US4010323A (en) | Digital timing recovery | |
| CA1108246A (en) | Timing-phase recovery circuit | |
| US5703914A (en) | Clock recovery circuit employing delay-and-difference circuit and pulse-sequence detection | |
| US4516079A (en) | Coherent phase shift keyed demodulator for power line communication systems | |
| WO1983001159A1 (en) | Zero-crossing interpolator to reduce isochronous distortion in a digital fsk modem | |
| IL39522A (en) | Data demodulator employing multiple correlations and filters | |
| US4555667A (en) | Synchronous digital QPSK demodulator with carrier error correction | |
| US3222454A (en) | Digital comparison circuits | |
| CN1969495B (zh) | 时钟恢复电路和使用此电路的接收机 | |
| EP0998084B1 (en) | Phase-shift-keying demodulator and demodulation method using a period-width windowing technique | |
| US4709378A (en) | Arrangement for generating a clock signal | |
| US3636454A (en) | Digital circuit discriminator for frequency-shift data signals | |
| JPH0362338B2 (ja) | ||
| EP0118234B1 (en) | Coherent phase shift keyed demodulator with improved sampling apparatus and method | |
| EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
| US5627862A (en) | Apparatus for demodulating phase modulated WAVE | |
| JP3288298B2 (ja) | 絶対位相検出回路 | |
| JPH0642689B2 (ja) | 基準搬送波再生回路における擬似引込み回避方式 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JP3688260B2 (ja) | Ｏｆｄｍ信号復調装置の搬送波周波数同期方法および搬送波周波数同期回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPH0563528A (ja) | 波形歪補正装置 | |
| JPH11317730A (ja) | デジタル受信装置 | |
| JPS6170830A (ja) | クロツク位相自動調整回路 |