JPH0642513B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0642513B2 JPH0642513B2 JP60173404A JP17340485A JPH0642513B2 JP H0642513 B2 JPH0642513 B2 JP H0642513B2 JP 60173404 A JP60173404 A JP 60173404A JP 17340485 A JP17340485 A JP 17340485A JP H0642513 B2 JPH0642513 B2 JP H0642513B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cells
- integrated circuit
- circuit device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特にマスタースライス方
式ゲートアレイの集積回路装置に関する。
式ゲートアレイの集積回路装置に関する。
従来、この種の集積回路装置は、第３図に示すように、
チップ内部の各論理回路を形成する基本セル４に電源を
供給する電源配線３は、配列された列ごとの基本セル４
の電源端子を直列に接続し、その両端を外部電源が接続
される電源パッド１，２にそれぞれ接続している。電源
配線は１層または２層以上で形成される。
チップ内部の各論理回路を形成する基本セル４に電源を
供給する電源配線３は、配列された列ごとの基本セル４
の電源端子を直列に接続し、その両端を外部電源が接続
される電源パッド１，２にそれぞれ接続している。電源
配線は１層または２層以上で形成される。
なお、基本セル４はそれぞれ２個の電流源をもってい
る。
る。
第４図は第３図に示す集積回路装置の１列分の等価回路
図である。
図である。
第４図において、電源パッド１，２から電源電位Ｖ１の
電源を供給したとき、各セルＳ１〜Ｓ１６に流れる電流
をすべてＩとし、各セル間の配線抵抗をＲとすると、各
セルの電源端子の電源電位は第５図に示すようになる。
電源を供給したとき、各セルＳ１〜Ｓ１６に流れる電流
をすべてＩとし、各セル間の配線抵抗をＲとすると、各
セルの電源端子の電源電位は第５図に示すようになる。
従って、電源パッド１に最も近いセルＳ１の電源電位を
Ｖ２、最も離れたセルＳ８の電源電位をＶ９とすると、
その電位差は(1)式で示される。
Ｖ２、最も離れたセルＳ８の電源電位をＶ９とすると、
その電位差は(1)式で示される。
Ｖ２−Ｖ９＝（Ｖ１−８ＩＲ）−（Ｖ１−３６１Ｒ）＝
２８ＩＲ…(1) 〔発明が解決しようとする問題点〕 上述した従来の集積回路装置は、電源供給源外部端子か
らのチップ内に配列されたセル列の配置位置によって、
電源配線のもつ配線抵抗に応じて発生する電位降下（又
は電位上昇）に大きな差異を生じるので、各論理回路の
電気的特性に差異を発生するという欠点がある。
２８ＩＲ…(1) 〔発明が解決しようとする問題点〕 上述した従来の集積回路装置は、電源供給源外部端子か
らのチップ内に配列されたセル列の配置位置によって、
電源配線のもつ配線抵抗に応じて発生する電位降下（又
は電位上昇）に大きな差異を生じるので、各論理回路の
電気的特性に差異を発生するという欠点がある。
本発明の目的は、チップ内に配列されたセル内の各論理
回路に供給される電源電圧を、チップ内セル間で均一化
し、各論理回路の電気的特性を均一にする集積回路装置
を提供することにある。
回路に供給される電源電圧を、チップ内セル間で均一化
し、各論理回路の電気的特性を均一にする集積回路装置
を提供することにある。
本発明は、配列された複数のセルの各電源端子を順次接
続する第１の電源配線であって電源電圧供給用の電源パ
ッドには接続されていない第１の電源配線と、上記電源
パッドに接続されるとともに上記複数のセルのうちの両
端のセルから離れた位置において上記第１の電源配線に
接続された第２の電源配線とを設けたことを特徴として
いる。
続する第１の電源配線であって電源電圧供給用の電源パ
ッドには接続されていない第１の電源配線と、上記電源
パッドに接続されるとともに上記複数のセルのうちの両
端のセルから離れた位置において上記第１の電源配線に
接続された第２の電源配線とを設けたことを特徴として
いる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の等価回路図である。
第１図において、電源配線Ｌ１（第１の電源配線）は列
配置された１６個のセルＳ１〜Ｓ１６の各電源端子を順
次接続する。電源配線Ｌ２（第２の電源配線）は電源パ
ッド１，２と電源配線Ｌ１のＡ点およびＢ点とを接続し
ている。
配置された１６個のセルＳ１〜Ｓ１６の各電源端子を順
次接続する。電源配線Ｌ２（第２の電源配線）は電源パ
ッド１，２と電源配線Ｌ１のＡ点およびＢ点とを接続し
ている。
第２図は第１図に示す集積回路装置における各セルに印
加される電源電位の特性図である。
加される電源電位の特性図である。
いま、Ａ点における電源電位をＶ１とし、セルＳ１〜Ｓ
１６に流れる電流をすべてＩとし、各セル間の電源配線
Ｌ１の配線抵抗をＲとすると、各セルの電源端子におけ
る電源電位は第２図に示すようになる。
１６に流れる電流をすべてＩとし、各セル間の電源配線
Ｌ１の配線抵抗をＲとすると、各セルの電源端子におけ
る電源電位は第２図に示すようになる。
従って、Ａ点に最も近いセルＳ４，Ｓ５に印加される電
源電位をそれぞれＶ２，Ｖ２′とし、最も離れたセルＳ
１，Ｓ８に印加される電源電位をそれぞれＶ５，Ｖ５′
とすると、セルＳ４とＳ１およびセルＳ５とＳ８の電位
差は、それぞれ(2)式のように示される。
源電位をそれぞれＶ２，Ｖ２′とし、最も離れたセルＳ
１，Ｓ８に印加される電源電位をそれぞれＶ５，Ｖ５′
とすると、セルＳ４とＳ１およびセルＳ５とＳ８の電位
差は、それぞれ(2)式のように示される。
Ｖ２−Ｖ５＝Ｖ２′−Ｖ５′＝（Ｖ１−２ＩＲ）−（Ｖ
１−８ＩＲ）＝６ＩＲ……(2) それ故、前述した従来例に比べて電位差が1/4以下に圧
縮できる。
１−８ＩＲ）＝６ＩＲ……(2) それ故、前述した従来例に比べて電位差が1/4以下に圧
縮できる。
ゲートアレイの各品種によっては、この電源配線Ｌ１に
接続される使用セル数は異なってくるので、電源配線Ｌ
１と電源配線Ｌ２との最適接続点を見出すことにより、
従来方法に比べてチップ内の電源電位降下のばらつきが
大きく改善される。
接続される使用セル数は異なってくるので、電源配線Ｌ
１と電源配線Ｌ２との最適接続点を見出すことにより、
従来方法に比べてチップ内の電源電位降下のばらつきが
大きく改善される。
このことは、各論理回路間の電気的特性を揃える上で役
立つものである。
立つものである。
以上説明したように本発明の集積回路装置は、各セルの
電源端子を結ぶ第１の電源配線と電源供給源外部端子と
第１の電源配線の所定の点とを接続する第２の電源配線
とを備えることにより、使用するセル数に応じて、チッ
プ内での電源電位降下（又は上昇）量をより小さく押え
ることができるので、各論理回路の電気的特性を均一化
できるという効果がある。
電源端子を結ぶ第１の電源配線と電源供給源外部端子と
第１の電源配線の所定の点とを接続する第２の電源配線
とを備えることにより、使用するセル数に応じて、チッ
プ内での電源電位降下（又は上昇）量をより小さく押え
ることができるので、各論理回路の電気的特性を均一化
できるという効果がある。
第１図は本発明の一実施例の等価回路図、第２図は第１
図に示す集積回路装置における各セルの電源電位の特性
図、第３図は従来の集積回路装置の一例の平面図、第４
図は第３図に示す集積回路装置の１列分の等価回路図、
第５図は第４図に示す各セルの電源電位の特性図であ
る。 １，２……電源パッド、３……電源配線、４……基本セ
ル、Ｌ１，Ｌ２……電源配線、Ｓ１，〜Ｓ１６……セ
ル。
図に示す集積回路装置における各セルの電源電位の特性
図、第３図は従来の集積回路装置の一例の平面図、第４
図は第３図に示す集積回路装置の１列分の等価回路図、
第５図は第４図に示す各セルの電源電位の特性図であ
る。 １，２……電源パッド、３……電源配線、４……基本セ
ル、Ｌ１，Ｌ２……電源配線、Ｓ１，〜Ｓ１６……セ
ル。
Claims (1)
- 【請求項１】夫々が電源端子を有する複数のセルと、電
源電圧が供給される電源パッドとを有する集積回路装置
において、前記複数のセルの前記電源端子を順次接続す
る第１の電源配線であって前記電源パッドには接続され
ていない第１の電源配線と、前記電源パッドに接続され
るとともに前記複数のセルのうちの両端のセルから離れ
た位置において前記第１の電源配線に接続される第２の
電源配線とを設けたことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173404A JPH0642513B2 (ja) | 1985-08-06 | 1985-08-06 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173404A JPH0642513B2 (ja) | 1985-08-06 | 1985-08-06 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6233440A JPS6233440A (ja) | 1987-02-13 |
| JPH0642513B2 true JPH0642513B2 (ja) | 1994-06-01 |
Family
ID=15959792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60173404A Expired - Fee Related JPH0642513B2 (ja) | 1985-08-06 | 1985-08-06 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642513B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001980A (en) * | 1988-12-29 | 1991-03-26 | Komori Printing Machinery Co., Ltd. | Delivery apparatus for sheet-fed printing press |
| JP2008085269A (ja) * | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の電源配線における各出力ドライバへの電源電圧供給方法、その電源配線の設計方法、およびその半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121250A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Semiconductor integrated circuit |
-
1985
- 1985-08-06 JP JP60173404A patent/JPH0642513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6233440A (ja) | 1987-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4989062A (en) | Semiconductor integrated circuit device having multilayer power supply lines | |
| US4412237A (en) | Semiconductor device | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| US4549131A (en) | Semiconductor device and technique which employs normally unused interconnection elements as resistor circuit elements | |
| US4748488A (en) | Master-slice-type semiconductor integrated circuit device | |
| JPH0365663B2 (ja) | ||
| US6015723A (en) | Lead frame bonding distribution methods | |
| JPH0642513B2 (ja) | 集積回路装置 | |
| US5506428A (en) | Gate array LSI | |
| JPH0689988A (ja) | 半導体集積回路装置 | |
| JPS612342A (ja) | 半導体集積回路装置 | |
| JPS59141245A (ja) | 半導体論理集積回路 | |
| EP0074804A2 (en) | Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers | |
| JPS58166743A (ja) | マスタ−スライス基板 | |
| JPS61133643A (ja) | 集積回路の製造方法 | |
| JPH0142079B2 (ja) | ||
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JPH0636595Y2 (ja) | 半導体集積回路装置 | |
| JPS61101050A (ja) | スタンダ−ドセル方式アナログｉｃ | |
| JPH0262062A (ja) | マスタースライス型半導体装置 | |
| JP2531628B2 (ja) | 半導体装置 | |
| JPH11297932A (ja) | 半導体集積回路装置の形成方法 | |
| JPH0682781B2 (ja) | 半導体装置 | |
| JPH04312958A (ja) | 半導体集積回路装置 | |
| JPS61104657A (ja) | 半導体記性回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |