JPH0638471Y2 - 磁気シールドケース付混成集積回路 - Google Patents

磁気シールドケース付混成集積回路

Info

Publication number
JPH0638471Y2
JPH0638471Y2 JP1990026362U JP2636290U JPH0638471Y2 JP H0638471 Y2 JPH0638471 Y2 JP H0638471Y2 JP 1990026362 U JP1990026362 U JP 1990026362U JP 2636290 U JP2636290 U JP 2636290U JP H0638471 Y2 JPH0638471 Y2 JP H0638471Y2
Authority
JP
Japan
Prior art keywords
shield case
magnetic shield
integrated circuit
hybrid integrated
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1990026362U
Other languages
English (en)
Other versions
JPH03117895U (ja
Inventor
康男 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1990026362U priority Critical patent/JPH0638471Y2/ja
Publication of JPH03117895U publication Critical patent/JPH03117895U/ja
Application granted granted Critical
Publication of JPH0638471Y2 publication Critical patent/JPH0638471Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) この考案は、電磁波雑音が発生している場所等において
混成集積回路を使用する場合においても、混成集積回路
が該電磁波雑音からシールドされるように構成された磁
気シールドケース付混成集積回路に関し、特に、シール
ドケースとリード端子のピッチ寸法精度を向上させるこ
とにより自動マウントを可能となした磁気シールドケー
ス付混成集積回路に関する。
(従来の技術) 混成集積回路は、例えばアルミナ等の基板表面上に導体
ペーストを印刷し、乾燥し、焼成することにより形成さ
れた対の電極導体と、該電極導体上に抵抗体ペーストを
印刷し、乾燥し、焼成することにより形成された厚膜抵
抗体と、オーバーコートガラスを印刷し、乾燥し、焼成
することにより形成されたオーバーコートガラス膜と、
から構成され、さらに該混成集積回路にレーザートリミ
ングを行った後、部品を実装することにより回路装置が
構成されている。
このように構成された混成集積回路における集積度は高
度なものであり、その動作も高速であるため、例えば、
電磁波雑音が発生している場所等において混成集積回路
を使用する場合においては、第5図、第6図に示すよう
に回路基板1表面上に形成された混成集積回路2を磁気
シールドケース3により包み込むことにより、他の電子
回路等からの電磁波雑音等の影響が混成集積回路2に加
えられないようにされている。
また、上記従来の磁気シールドケース付混成集積回路に
おいて、回路基板1に磁気シールドケース3を取り付け
る場合、第5図に示すように磁気シールドケース3長手
方向内側部分に対向して設けられた係止突起4a、4bによ
り回路基板1を挟持することにより磁気シールドケース
3と回路基板1との位置決めを行っていた。
さらに、回路基板1に磁気シールドケース3を取り付け
る場合、第6図に示すように磁気シールドケース3の四
隅部分において回路基板1側面方向に折曲するように形
成された折曲部5a、5bにより回路基板1側面部を挟持す
ることにより磁気シールドケース3と回路基板1との位
置決めを行っていた。
(考案が解決しようとする問題点) しかしながら、上記のように構成された従来の磁気シー
ルドケース付混成集積回路において、第5図に示すよう
に磁気シールドケース3内側に設けられた係止突起4a、
4bを使用して回路基板1の挟持を行う場合には、第5図
(b)において矢印Xで示すように回路基板1が長手方
向にずれ易く、このように、回路基板1が磁気シールド
ケース3における所定の位置からずれることにより、回
路基板1に取り付けられたリード6と磁気シールドケー
ス3外形とのピッチ寸法精度が悪くなってしまい、図示
しないマザーボードに正確に磁気シールドケース付混成
集積回路を実装することができないという問題点があっ
た。
特に、上記のようにマザーボードに正確に磁気シールド
ケース付混成集積回路を実装することができないため
に、自動マウントを行うことができず生産効率が悪いと
いう問題点があった。
また、上記のように構成された従来の磁気シールドケー
ス付混成集積回路において、第6図に示すように磁気シ
ールドケース3に形成された折曲部5a、5bにより回路基
板1の挟持を行う場合には、第6図(b)において矢印
Yで示すように回路基板1が側面方向にずれ易く、この
ように、回路基板1が磁気シールドケース3における所
定の位置からずれることにより、回路基板1に取り付け
られたリード6と磁気シールドケース3外形とのピッチ
寸法精度が悪くなってしまい、図示しないマザーボード
に正確に磁気シールドケース付混成集積回路を実装する
ことが不可能となり自動マウントも困難となるという問
題点があった。
本考案は、かかる従来の問題点に鑑み、シールド効果が
良好で、かつ、シールドケースの位置決め精度を向上さ
せることによりシールドケースとリード端子のピッチ寸
法精度を向上させ自動マウントを可能となした磁気シー
ルドケース付混成集積回路を提供することを目的とす
る。
(問題点を解決するための手段) この考案は、回路基板上に実装されたリード付混成集積
回路をシールドケースにより包込することにより電磁シ
ールドを行うように構成された磁気シールドケース付混
成集積回路において、前記回路基板の四隅部に切欠部を
形成すると共に、シールドケース内側に前記切欠部に対
応する係止突起を形成し、さらに、前記四隅部の切欠部
をそれぞれ係止突起に当接することによって、回路基板
をシールドケース内側に係止させた磁気シールドケース
付混成集積回路となしたものである。
(作用) この考案においては、回路基板の四隅部に切欠部を形成
すると共に、シールドケース内側に前記切欠部に対応す
る係止突起を形成し、さらに、前記四隅部の切欠部をそ
れぞれ係止突起に当接させることにより、回路基板をシ
ールドケース内側において四方から確実に保持すること
ができるため、磁気シールドケースの動きが抑制されて
安全なシールド効果を得ることができ、またケース内で
回路基板が所定位置から長手方向および側面方向にずれ
ることが防止されるので、回路基板に取り付けられたリ
ードと磁気シールドケース外形とのピッチ寸法精度が向
上し、マザーボードに正確に磁気シールドケース付混成
集積回路を実装することが可能となる。
また、マザーボードに対する正確な磁気シールドケース
付混成集積回路の実装が可能となるため、自動マウント
が可能となり生産効率を向上させることができる。
(実施例) 以下本考案の実施例を図面を参照して説明する。
第1図、第2図は本考案に係る磁気シールドケース付混
成集積回路の実施例を示す組立図である。
磁気シールドケース10は、鉄、銅、アルミニウム等の磁
気波からのシールド効果を有する材料により構成されて
いる。
回路基板12上に実装されたリード14付混成集積回路16
は、アルミナ基板上に導体ペーストを印刷、乾燥、焼成
させることにより、電極導体、厚膜抵抗体、オーバーコ
ートガラス膜を形成させた後、レーザートリミング、部
品実装、リード14付、リード加工を行うことにより製造
されたものである。
回路基板12における四隅部には、各々切欠部18a,18b,18
c,18dが形成されている。
磁気シールドケース10内側四隅部には、前記回路基板12
四隅部に形成された切欠部18a,18b,18c,18dに当接して
係止されるように構成された係止突起20a,20b,20c,20d
が各々の切欠部18に対応するように形成されている。
磁気シールドケース10内側に形成された係止突起20は、
第3図(b)に示すように基端部が磁気シールドケース
10内側四隅部に固着されるとともに先端面部22a,22bが
磁気シールドケース10中央部方向に延在された略扇形状
を成している。
回路基板12に形成された切欠部18には、前記係止突起20
先端面部22a,22bに当接するように切欠された切欠面24
a、24bが形成されている。
切欠部18形状は、少なくとも切欠面24a、24bが形成され
ているものであればよく、第1図における示すようにア
ール面により構成されるものでも、第2図に示すように
直角面で構成されるものでもよい。
磁気シールドケース10内側に形成された係止突起20と回
路基板12に形成された切欠部18は上記のように形成され
ているため、回路基板12上方から磁気シールドケース10
を回路基板12に取り付け、第3図(a)(b)に示すよ
うに係止突起20先端面部22a,22bと切欠部18の切欠面24
a,24bとが当接される位置において固定させることがで
きる。
このため、磁気シールドケース10における係止突起20a,
20b,20c,20dが回路基板12四隅部に形成された切欠部18
a,18b,18c,18dの各々に係止されることになり、回路基
板12の四隅部を磁気シールドケース10内側において確実
に保持されることができ、これにより磁気シールドケー
ス10の動きを抑制し、完全なシールド効果を得ることが
できる。
また、上記のように磁気シールドケース10の動きが抑制
されることにより、回路基板12が磁気シールドケース10
における所定の位置からケース長手方向および側面方向
のずれが防止され、回路基板12に取り付けられたリード
14と磁気シールドケース10外形とのピッチ寸法精度が向
上し、図示しないマザーボードに正確に磁気シールドケ
ース付混成集積回路を実装することが可能となる。
また、マザーボードに対する正確な磁気シールドケース
付混成集積回路の実装が可能となるため、自動マウント
が可能となり生産効率が向上することになる。
次に、第4図(a)(b)により本考案に係る磁気シー
ルドケース付混成集積回路の他の実施例について説明す
る。
この実施例においては、磁気シールドケース10内側に形
成された係止突起30を、第4図(b)に示すように基端
部が磁気シールドケース10内側四隅部に固着されるとと
もに先端部30a、30bが磁気シールドケース10中央部方向
に延在された略楕円形と成したものである。
磁気シールドケース10内側に形成された係止突起30と回
路基板12に形成された切欠部18は上記のように形成され
ているため、回路基板12上方から磁気シールドケース10
を回路基板12に取り付け、第4図(a)(b)に示すよ
うに係止突起30先端面部30a,30bと切欠部18の切欠面24
a,24bとが当接される位置において固定させることがで
きる。
このため、磁気シールドケース10における係止突起30a,
30b,30c,30dが回路基板12四隅部に形成された切欠部18
a,18b,18c,18dの各々に係止されることになり、回路基
板12の四隅部を磁気シールドケース10内側において確実
に保持させることができ、これにより磁気シールドケー
ス10の動きを抑制し、完全なシールド効果を得ることが
できるとともに回路基板12が磁気シールドケース10にお
ける所定の位置からケース長手方向および側面方向のず
れが防止され、回路基板12に取り付けられたリード14と
磁気シールドケース10外形とのピッチ寸法精度が向上
し、図示しないマザーボードに正確に磁気シールドケー
ス付混成集積回路を実装することが可能となる。
(考案の効果) 本考案は上記のように構成されているため以下に記載す
るような効果を有する。
この考案においては、回路基板四隅部に形成された切
欠部と、シールドケース内側に形成された係止突起と、
を当接させることにより、回路基板をシールドケース内
側において四方から確実に保持することができ、これに
より磁気シールドケースの動きを抑制し、完全なシール
ド効果を得ることができるという優れた効果を有する。
また、磁気シールドケース内で回路基板が所定位置か
ら長手方向および側面方向にずれることが防止されるの
で、回路基板に取り付けられたリードと磁気シールドケ
ース外形とのピッチ寸法精度が向上し、マザーボードに
正確に磁気シールドケース付混成集積回路を実装するこ
とができるという優れた効果を有する。
また、マザーボードに対する正確な磁気シールドケー
ス付混成集積回路の実装が可能となるため、自動マウン
トが可能となり生産効率を向上させることができるとい
う優れた効果を有する。
【図面の簡単な説明】
第1図は本考案に係る磁気シールドケース付混成集積回
路の実施例を示す組立図、 第2図は同磁気シールドケース付混成集積回路において
他の切欠部形状となした実施例を示す組立図、 第3図(a)は同実施例における斜視図、 第3図(b)は同実施例における断面図、 第4図(a)は他の実施例における斜視図、 第4図(b)は同他の実施例における断面図、 第5図(a)は従来の磁気シールドケース付混成集積回
路における斜視図、 第5図(b)は同従来の磁気シールドケース付混成集積
回路における断面図、 第6図(a)は従来の他の磁気シールドケース付混成集
積回路における斜視図、 第6図(b)は同従来の他の磁気シールドケース付混成
集積回路における断面図である。 10……磁気シールドケース、 12……回路基板、 14……リード、 16……混成集積回路、 18……切欠部、 20……係止突起。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】回路基板上に実装されたリード付混成集積
    回路をシールドケースにより包込することにより磁気シ
    ールドを行うように構成された磁気シールドケース付混
    成集積回路において、前記回路基板の四隅部に切欠部を
    形成すると共に、シールドケース内側に前記切欠部に対
    応する係止突起を形成し、さらに、前記四隅部の切欠部
    をそれぞれ係止突起に当接することによって、回路基板
    をシールドケース内側に係止させた磁気シールドケース
    付混成集積回路。
JP1990026362U 1990-03-15 1990-03-15 磁気シールドケース付混成集積回路 Expired - Fee Related JPH0638471Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990026362U JPH0638471Y2 (ja) 1990-03-15 1990-03-15 磁気シールドケース付混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990026362U JPH0638471Y2 (ja) 1990-03-15 1990-03-15 磁気シールドケース付混成集積回路

Publications (2)

Publication Number Publication Date
JPH03117895U JPH03117895U (ja) 1991-12-05
JPH0638471Y2 true JPH0638471Y2 (ja) 1994-10-05

Family

ID=31529263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990026362U Expired - Fee Related JPH0638471Y2 (ja) 1990-03-15 1990-03-15 磁気シールドケース付混成集積回路

Country Status (1)

Country Link
JP (1) JPH0638471Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6282612B2 (ja) * 2015-05-18 2018-02-21 矢崎総業株式会社 Fotのパッケージとサブ回路基板との組付構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196432U (ja) * 1984-11-30 1986-06-20

Also Published As

Publication number Publication date
JPH03117895U (ja) 1991-12-05

Similar Documents

Publication Publication Date Title
JP2704490B2 (ja) プリント回路板に電気コネクタを取り付ける保持機構
JPH0638471Y2 (ja) 磁気シールドケース付混成集積回路
US6684495B2 (en) Method of making a circuit board not having solder failures
JPS6126284A (ja) 混成集積回路基板
JP2921708B2 (ja) 表面実装用電子部品
JPH0427183Y2 (ja)
JPH025590Y2 (ja)
JPH0126157Y2 (ja)
JPS6164088A (ja) コネクタ
JPS62149190A (ja) セラミツク回路基板の製造方法
JP2552970Y2 (ja) プリント基板への電気部品の取付構造
JP2554693Y2 (ja) プリント基板
JP2503922B2 (ja) 混成集積回路
JPH0661415A (ja) 電子回路装置およびその製造方法
JPH0555596U (ja) プリント配線基板用シールドケースのリード形状
JPS58111394A (ja) 電子回路基板
JPH0548231A (ja) 密度の異なる回路基板の実装構造
JPH0631735Y2 (ja) 混成集積回路装置
JPH03165598A (ja) 磁気シールドケース付混成集積回路
JPH0743554U (ja) 電子部品の取付け構造
JPH04352393A (ja) 電子回路装置
JP3660117B2 (ja) 電子機器
JPH0546310Y2 (ja)
JPH0528791Y2 (ja)
JPS581976Y2 (ja) プリント基板の接続装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees