JPH063810B2 - 耐放射線性半導体装置の製造方法 - Google Patents
耐放射線性半導体装置の製造方法Info
- Publication number
- JPH063810B2 JPH063810B2 JP62111919A JP11191987A JPH063810B2 JP H063810 B2 JPH063810 B2 JP H063810B2 JP 62111919 A JP62111919 A JP 62111919A JP 11191987 A JP11191987 A JP 11191987A JP H063810 B2 JPH063810 B2 JP H063810B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- gate insulating
- radiation resistant
- insulating oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特にシリコンＭＯＳ半導体装置
の耐放射線性の改良に関する。
の耐放射線性の改良に関する。
宇宙空間、原子炉周辺などに半導体集積回路を使用する
場合には、放射線損傷を受けやすいので、耐放射線性の
向上が図られている。
場合には、放射線損傷を受けやすいので、耐放射線性の
向上が図られている。
高集積度を有する半導体集積回路の基本素子であるＭＯ
Ｓトランジスタでは、放射線損傷はしきい値電圧の変
動，リーク電流の増加として現われ特性劣化を生ぜしめ
る。この劣化の原因は、放射線がゲート絶縁酸化膜に入
射して生じた多量の電子・正孔対が一部は再結合で消滅
するが、一部はシリコン酸化膜に捕獲され、特に正孔が
移動度が小さいため捕獲され易く、シリコン酸化膜内に
正の固定電荷を、またシリコン酸化膜／シリコン基板の
界面に捕獲され界面準位を形成するためだといわれてい
る。
Ｓトランジスタでは、放射線損傷はしきい値電圧の変
動，リーク電流の増加として現われ特性劣化を生ぜしめ
る。この劣化の原因は、放射線がゲート絶縁酸化膜に入
射して生じた多量の電子・正孔対が一部は再結合で消滅
するが、一部はシリコン酸化膜に捕獲され、特に正孔が
移動度が小さいため捕獲され易く、シリコン酸化膜内に
正の固定電荷を、またシリコン酸化膜／シリコン基板の
界面に捕獲され界面準位を形成するためだといわれてい
る。
上記の放射線損傷の程度は、ゲート絶縁酸化膜の形成法
およびその後の熱処理過程によって、大きく変化し、経
験的に低温製造プロセスで製造した装置の耐放射線性が
良いことがわかっている。また、シリコン酸化膜を高温
で熱窒化すれば良いとの報告もある。
およびその後の熱処理過程によって、大きく変化し、経
験的に低温製造プロセスで製造した装置の耐放射線性が
良いことがわかっている。また、シリコン酸化膜を高温
で熱窒化すれば良いとの報告もある。
しかしながら、耐放射線向上のための低温製造プロセス
は、改善の効果があまり大きくなく、さらに耐性の向上
をはかる必要がある。また高温熱窒化法は、シリコン酸
化膜をアンモニアふんい気中で、1000℃以上の高温で数
時間にわたって熱窒化するものであるが、界面準位発生
量は減少するものの固定正電荷蓄積量は逆に増加し、Ｍ
ＯＳトランジスタのしきい値電圧が大きく変動する。
は、改善の効果があまり大きくなく、さらに耐性の向上
をはかる必要がある。また高温熱窒化法は、シリコン酸
化膜をアンモニアふんい気中で、1000℃以上の高温で数
時間にわたって熱窒化するものであるが、界面準位発生
量は減少するものの固定正電荷蓄積量は逆に増加し、Ｍ
ＯＳトランジスタのしきい値電圧が大きく変動する。
本発明の目的は、上記の事情に鑑み、従来の方法に対し
優れた耐放射性をうることのできる製造方法を提供する
ことにある。
優れた耐放射性をうることのできる製造方法を提供する
ことにある。
本発明の方法は、ゲート絶縁酸化膜形成後、半導体基板
を前記ゲート絶縁酸化膜の熱酸化温度以下に保ち、前記
ゲート絶縁酸化膜の少なくとも一部を窒化するようにし
たものである。窒化の方法は、アンモニアふんい気中
で、紫外線照射による光分解によることができる。
を前記ゲート絶縁酸化膜の熱酸化温度以下に保ち、前記
ゲート絶縁酸化膜の少なくとも一部を窒化するようにし
たものである。窒化の方法は、アンモニアふんい気中
で、紫外線照射による光分解によることができる。
高温熱窒化法では、酸化膜の窒化により界面準位発生量
は減少するが、固定正電荷蓄積量が逆に増大した。これ
は、高温による熱ストレスにより正孔の捕獲確率が増大
するためと考えられるが、本発明では低温において窒化
するので後者の不都合を防ぐことができる。一方窒化に
よる効果としてシリコン酸化膜／シリコン基板界面に薄
い窒化膜層が形成され界面準位発生量を減少させ、さら
にシリコン酸化膜表面あるいは内部に存在する窒素が再
結合中心として働くので固定正電荷蓄積量を減少させる
ことができる。低温窒化であるから、ゲート絶縁酸化膜
は、全膜が必ずしも窒化しないが、一部でも効果があ
る。
は減少するが、固定正電荷蓄積量が逆に増大した。これ
は、高温による熱ストレスにより正孔の捕獲確率が増大
するためと考えられるが、本発明では低温において窒化
するので後者の不都合を防ぐことができる。一方窒化に
よる効果としてシリコン酸化膜／シリコン基板界面に薄
い窒化膜層が形成され界面準位発生量を減少させ、さら
にシリコン酸化膜表面あるいは内部に存在する窒素が再
結合中心として働くので固定正電荷蓄積量を減少させる
ことができる。低温窒化であるから、ゲート絶縁酸化膜
は、全膜が必ずしも窒化しないが、一部でも効果があ
る。
以下、本発明の一実施例につき説明する。実施例は、Ｐ
型シリコン基板上に、素子分離酸化膜により分離された
素子がポリシリコンゲートトランジスタである集積回路
を対象とする。第１図は、トランジスタ構造形成までの
工程を図示した断面図である。第１図(a)は分離用の厚
いシリコン酸化膜102，チャネルストッパ103がシリコン
基板101に形成された状態を示す。次に、第１図(b)に示
すように、反応容器105内で1000℃以下、例えば950℃で
膜厚10〜500nmのゲート絶縁酸化膜104を形成する。106
は加熱用ヒータで、シリコン基板101を搭載し、反応中
温度を一定化している。以上の酸化工程を終えると、反
応容器105をアンモニアふんい気に置換え、シリコン基
板101の温度は950℃以下の、例えば900℃に保ってお
き、低圧水銀灯で紫外線（λ＝185nm）107を照射し、窒
化反応を行なう。光照射はレーザ光、例えばＡｒＦエキ
シマレーザ（λ＝193nm）で行なってもよい。
型シリコン基板上に、素子分離酸化膜により分離された
素子がポリシリコンゲートトランジスタである集積回路
を対象とする。第１図は、トランジスタ構造形成までの
工程を図示した断面図である。第１図(a)は分離用の厚
いシリコン酸化膜102，チャネルストッパ103がシリコン
基板101に形成された状態を示す。次に、第１図(b)に示
すように、反応容器105内で1000℃以下、例えば950℃で
膜厚10〜500nmのゲート絶縁酸化膜104を形成する。106
は加熱用ヒータで、シリコン基板101を搭載し、反応中
温度を一定化している。以上の酸化工程を終えると、反
応容器105をアンモニアふんい気に置換え、シリコン基
板101の温度は950℃以下の、例えば900℃に保ってお
き、低圧水銀灯で紫外線（λ＝185nm）107を照射し、窒
化反応を行なう。光照射はレーザ光、例えばＡｒＦエキ
シマレーザ（λ＝193nm）で行なってもよい。
第１図(c)以降はＮチャネルＭＯＳトランジスタの各電
極を形成する工程である。先ず第１図(c)に示すよう
に、リンを含有するポリシリコンゲート電極108を公知
の蝕刻技術で形成し、次に第１図(d)に示すように、ポ
リシリコンゲート電極108の側面酸化109を行なった後、
砒素等のイオン注入によりソース領域110，ドレイン領
域111を形成する。その後保護絶縁膜を全面に被着後、
ソース・ゲート電極を形成し、トランジスタが完成す
る。
極を形成する工程である。先ず第１図(c)に示すよう
に、リンを含有するポリシリコンゲート電極108を公知
の蝕刻技術で形成し、次に第１図(d)に示すように、ポ
リシリコンゲート電極108の側面酸化109を行なった後、
砒素等のイオン注入によりソース領域110，ドレイン領
域111を形成する。その後保護絶縁膜を全面に被着後、
ソース・ゲート電極を形成し、トランジスタが完成す
る。
第２図に従来の低温製造プロセスによるＭＯＳトランジ
スタ（破線で示す）と本発明の窒化処理を行なったＭＯ
Ｓトランジスタ（実線で示す）との放射線照射前後のサ
ブスレッショルド特性の一例を示す。初期特性はほぼ等
しいが、放射線照射後の負方向へのシフト量，サブスレ
ッショルドスイングの変動はいずれも本発明の窒化処理
を行なったＭＯＳトランジスタが小さいことがわかる。
以上の結果は固定正電荷の蓄積と界面準位の発生がとも
に小さいことを示している。
スタ（破線で示す）と本発明の窒化処理を行なったＭＯ
Ｓトランジスタ（実線で示す）との放射線照射前後のサ
ブスレッショルド特性の一例を示す。初期特性はほぼ等
しいが、放射線照射後の負方向へのシフト量，サブスレ
ッショルドスイングの変動はいずれも本発明の窒化処理
を行なったＭＯＳトランジスタが小さいことがわかる。
以上の結果は固定正電荷の蓄積と界面準位の発生がとも
に小さいことを示している。
以上説明したように、本発明はゲート絶縁酸化膜を熱酸
化温度以下の低温で窒化を行なうことによって、放射線
により生ずるシリコン酸化膜中の蓄積固定正負荷，シリ
コン酸化膜／シリコン基板界面に発生する界面準位の増
大を、従来に対し大幅に減少させることができる。
化温度以下の低温で窒化を行なうことによって、放射線
により生ずるシリコン酸化膜中の蓄積固定正負荷，シリ
コン酸化膜／シリコン基板界面に発生する界面準位の増
大を、従来に対し大幅に減少させることができる。
第１図は、本発明の一実施例を示す断面図、第２図は従
来法と実施例とにより製作したＭＯＳトランジスタの耐
放射性特性を示す図である。 101…シリコン基板、 102…シリコン酸化膜（素子分離用）、 103…チャネルストッパ、 104…ゲート絶縁酸化膜、 105…反応容器、 106…加熱用ヒータ、 107…紫外線。
来法と実施例とにより製作したＭＯＳトランジスタの耐
放射性特性を示す図である。 101…シリコン基板、 102…シリコン酸化膜（素子分離用）、 103…チャネルストッパ、 104…ゲート絶縁酸化膜、 105…反応容器、 106…加熱用ヒータ、 107…紫外線。
Claims (1)
- 【請求項１】耐放射線性半導体装置の製造方法であっ
て、シリコンＭＯＳ半導体装置のゲート絶縁酸化膜形成
後、アンモニアふんい気中で半導体基板を前記ゲート絶
縁酸化膜の熱酸化温度以下に保ち、紫外線を照射するこ
とにより、前記ゲート絶縁酸化膜の少なくとも一部を窒
化することを特徴とする耐放射線性半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111919A JPH063810B2 (ja) | 1987-05-08 | 1987-05-08 | 耐放射線性半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111919A JPH063810B2 (ja) | 1987-05-08 | 1987-05-08 | 耐放射線性半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63276270A JPS63276270A (ja) | 1988-11-14 |
| JPH063810B2 true JPH063810B2 (ja) | 1994-01-12 |
Family
ID=14573403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111919A Expired - Lifetime JPH063810B2 (ja) | 1987-05-08 | 1987-05-08 | 耐放射線性半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063810B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422128A (ja) * | 1990-05-17 | 1992-01-27 | Sharp Corp | 酸化シリコン膜の窒化処理方法 |
| JP6472247B2 (ja) * | 2015-01-07 | 2019-02-20 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法および熱処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113335A (en) * | 1979-02-23 | 1980-09-01 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1987
- 1987-05-08 JP JP62111919A patent/JPH063810B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63276270A (ja) | 1988-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162892A (en) | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer | |
| EP0495650B1 (en) | Method of fabricating field-effect transistor | |
| US5656516A (en) | Method for forming silicon oxide layer | |
| JPH05283679A (ja) | 半導体装置及びその製造方法 | |
| JPH063810B2 (ja) | 耐放射線性半導体装置の製造方法 | |
| JPS5895814A (ja) | 半導体装置の製造方法 | |
| JP3598121B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0152624A2 (en) | Method of manufacturing a semiconductor device having a polycristalline silicon-active region. | |
| JP2002093813A (ja) | 半導体装置の製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JPH05102471A (ja) | 半導体装置の製造方法 | |
| JPH05267328A (ja) | 半導体装置の製造方法 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH03185736A (ja) | 半導体装置の製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JP3077804B2 (ja) | 半導体装置の製造方法 | |
| KR960026925A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH11307774A (ja) | 半導体装置及びその製造方法 | |
| JPH0745608A (ja) | 絶縁膜の形成方法およびこれを用いて製造される半導体装置 |