JPH0637038A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0637038A JPH0637038A JP18813692A JP18813692A JPH0637038A JP H0637038 A JPH0637038 A JP H0637038A JP 18813692 A JP18813692 A JP 18813692A JP 18813692 A JP18813692 A JP 18813692A JP H0637038 A JPH0637038 A JP H0637038A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- via hole
- insulating film
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 銅を配線主材料として用い、かつ層間絶縁膜
と銅との密着性向上のための中間金属層を有する半導体
の配線形成工程において、選択性を充分に維持しつつ、
自然酸化膜が除去されたビア底面の銅の上に銅の選択成
長を行うことができ、形状的、かつ電気的に制御性のよ
いビアホール埋め込みを実現する。 【構成】 ビア底面に銅を露出した後、化学気相成長装
置内でアセチルアセトン誘導体のガスを導入し、絶縁膜
表面を不活性化した後に、水素を導入して銅の表面の自
然酸化膜を還元するという一連の工程を、銅の選択成長
反応の前に行う。
と銅との密着性向上のための中間金属層を有する半導体
の配線形成工程において、選択性を充分に維持しつつ、
自然酸化膜が除去されたビア底面の銅の上に銅の選択成
長を行うことができ、形状的、かつ電気的に制御性のよ
いビアホール埋め込みを実現する。 【構成】 ビア底面に銅を露出した後、化学気相成長装
置内でアセチルアセトン誘導体のガスを導入し、絶縁膜
表面を不活性化した後に、水素を導入して銅の表面の自
然酸化膜を還元するという一連の工程を、銅の選択成長
反応の前に行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の配線
用に適した金属の薄膜の成長方法に関するものである。
用に適した金属の薄膜の成長方法に関するものである。
【０００２】
【従来の技術】シリコン半導体集積回路において、アル
ミニウムに代わる配線材料として、電気抵抗が低く、マ
イグレーション耐性を有する銅が注目されている。本発
明者等は既に特願昭６３−１２４００６号、特願昭６３
−３２６０６３号、およびこれらを基礎とした特開平２
−２５６２３８号（特願平１−１２４４４５号）におい
て、シリコン酸化膜等をマスクにして、金属上のみに選
択的に銅を化学気相成長させてコンタクトホールおよび
スルーホールを充填する技術を提案している。
ミニウムに代わる配線材料として、電気抵抗が低く、マ
イグレーション耐性を有する銅が注目されている。本発
明者等は既に特願昭６３−１２４００６号、特願昭６３
−３２６０６３号、およびこれらを基礎とした特開平２
−２５６２３８号（特願平１−１２４４４５号）におい
て、シリコン酸化膜等をマスクにして、金属上のみに選
択的に銅を化学気相成長させてコンタクトホールおよび
スルーホールを充填する技術を提案している。
【０００３】この選択成長の要点は、銅の有機錯体また
有機金属からなる原料を加熱して蒸発させ、水素と共に
反応室に送り、金属もしくは金属シリサイドからなる第
１の材料および酸化膜もしくは窒化膜からなる第２の材
料を表面に有する基板を原料のガスの分解温度以上に加
熱し、蒸発ガスをその分解温度より低い温度に保ったま
ま加熱された基板上に還元ガスと共に供給し、銅を第１
の材料の表面上のみに選択的に成長させるものである。
有機金属からなる原料を加熱して蒸発させ、水素と共に
反応室に送り、金属もしくは金属シリサイドからなる第
１の材料および酸化膜もしくは窒化膜からなる第２の材
料を表面に有する基板を原料のガスの分解温度以上に加
熱し、蒸発ガスをその分解温度より低い温度に保ったま
ま加熱された基板上に還元ガスと共に供給し、銅を第１
の材料の表面上のみに選択的に成長させるものである。
【０００４】また、特願平２−５６５８６号は原料に水
蒸気等を添加することで堆積速度を増加させたもので、
さらに特開平３−２６７９０２号（特願平２−１７９４
６６号）は、特にビアホールの底面の金属中間層を除去
し、銅を露出させ、銅表面の自然酸化膜が反応雰囲気中
の水素で容易に還元されることを利用して、その上に上
述の選択成長法でビアホール充填させることで、低抵抗
のビア埋め込みを実現する方法である。
蒸気等を添加することで堆積速度を増加させたもので、
さらに特開平３−２６７９０２号（特願平２−１７９４
６６号）は、特にビアホールの底面の金属中間層を除去
し、銅を露出させ、銅表面の自然酸化膜が反応雰囲気中
の水素で容易に還元されることを利用して、その上に上
述の選択成長法でビアホール充填させることで、低抵抗
のビア埋め込みを実現する方法である。
【０００５】
【発明が解決しようとする課題】上に述べた方法でビア
底部に銅を露出して銅の選択成長を行う場合、反応ガス
と水素は同時に導入することで、底面の銅の自然酸化膜
の還元と銅の成長は同時に進むため、還元が不十分にな
る場合があり、膜の表面形状や、ビア抵抗に不良を生じ
る恐れがある。反応ガスを導入する前に水素のみを導入
して還元反応を充分に行えば、表面形状や、ビア抵抗の
不良の発生は抑えることができるが、長時間の水素処理
は、特にプラズマＣＶＤ等で形成した絶縁膜上に原料ガ
スの吸着点を発生させて選択性を低下させる。これらの
現象は銅の選択成長技術を生産現場で使用する場合に歩
留りの低下等の問題を起こす。
底部に銅を露出して銅の選択成長を行う場合、反応ガス
と水素は同時に導入することで、底面の銅の自然酸化膜
の還元と銅の成長は同時に進むため、還元が不十分にな
る場合があり、膜の表面形状や、ビア抵抗に不良を生じ
る恐れがある。反応ガスを導入する前に水素のみを導入
して還元反応を充分に行えば、表面形状や、ビア抵抗の
不良の発生は抑えることができるが、長時間の水素処理
は、特にプラズマＣＶＤ等で形成した絶縁膜上に原料ガ
スの吸着点を発生させて選択性を低下させる。これらの
現象は銅の選択成長技術を生産現場で使用する場合に歩
留りの低下等の問題を起こす。
【０００６】
【課題を解決するための手段】本発明は、これらの課題
を鑑みてなされたもので、ビア底面に銅を露出した後、
化学気相成長装置内でアセチルアセトン誘導体のガスを
導入し、絶縁膜表面を不活性化した後に、水素を導入し
て銅の表面の自然酸化膜を還元するという一連の工程
を、銅の選択成長反応の前に行うことを特徴とする。
を鑑みてなされたもので、ビア底面に銅を露出した後、
化学気相成長装置内でアセチルアセトン誘導体のガスを
導入し、絶縁膜表面を不活性化した後に、水素を導入し
て銅の表面の自然酸化膜を還元するという一連の工程
を、銅の選択成長反応の前に行うことを特徴とする。
【０００７】
【作用】本発明を用いることで、選択性を充分に維持し
つつ、ビアの底面の自然酸化膜が除去された銅の上に銅
の選択成長を行うことができ、形状的、かつ電気的に制
御性の良いビアホール埋め込みを実現できる。
つつ、ビアの底面の自然酸化膜が除去された銅の上に銅
の選択成長を行うことができ、形状的、かつ電気的に制
御性の良いビアホール埋め込みを実現できる。
【０００８】
【実施例】以下、実施例によって本発明を説明する。
【０００９】堆積装置としては特願平２−５６５８６号
において示したものと同じ銅ＣＶＤ装置を用いた。図１
に装置の概略を示す。反応室１０１は排気孔１０２を通
して図示しない排気系により排気可能である。試料基板
１０４を板ばね１０５で保持する基板ホルダ１０３が反
応室１０１内に設けられている。ヒータ１０６が基板ホ
ルダ１０３に内蔵され、基板１０４を所定の温度に加熱
できる。
において示したものと同じ銅ＣＶＤ装置を用いた。図１
に装置の概略を示す。反応室１０１は排気孔１０２を通
して図示しない排気系により排気可能である。試料基板
１０４を板ばね１０５で保持する基板ホルダ１０３が反
応室１０１内に設けられている。ヒータ１０６が基板ホ
ルダ１０３に内蔵され、基板１０４を所定の温度に加熱
できる。
【００１０】銅の有機錯体または有機金属化合物からな
る原料１０８を収納する原料容器１０７が反応室１０１
の外部に設置されている。反応室１０１内において基板
ホルダ１０３と対向するガス噴射板１０９がパイプ１１
０およびバルブ１１１を介して原料容器１０７に連結さ
れている。ガス噴射板１０９には多数の微細なガス噴射
孔１１２が設けられている。
る原料１０８を収納する原料容器１０７が反応室１０１
の外部に設置されている。反応室１０１内において基板
ホルダ１０３と対向するガス噴射板１０９がパイプ１１
０およびバルブ１１１を介して原料容器１０７に連結さ
れている。ガス噴射板１０９には多数の微細なガス噴射
孔１１２が設けられている。
【００１１】原料容器１０７，パイプ１１０およびバル
ブ１１１をヒータ１１３によって所定の温度に加熱する
ことができ、一方、ガス噴射板１０９を内蔵されている
ヒータ１１４によって所定の温度に加熱することができ
る。
ブ１１１をヒータ１１３によって所定の温度に加熱する
ことができ、一方、ガス噴射板１０９を内蔵されている
ヒータ１１４によって所定の温度に加熱することができ
る。
【００１２】還元性のキャリアガスとして水素がマスフ
ローコントローラ１１７により、必要に応じて水蒸気が
マスフローコントローラ１１８により、また本発明の特
徴であるアセチルアセトン誘導体がマスフローコントロ
ーラ１１９で、それぞれ制御され、バルブ１２０により
パイプ１１５を通って原料容器１０７内に導入される
か、バルブ１２１，パイプ１２２を通して直接反応室に
送られる。
ローコントローラ１１７により、必要に応じて水蒸気が
マスフローコントローラ１１８により、また本発明の特
徴であるアセチルアセトン誘導体がマスフローコントロ
ーラ１１９で、それぞれ制御され、バルブ１２０により
パイプ１１５を通って原料容器１０７内に導入される
か、バルブ１２１，パイプ１２２を通して直接反応室に
送られる。
【００１３】一連の堆積の前処理は、パイプ１２２を通
して導入されたガスにより行われ、堆積反応は、パイプ
１１５を通ったガスと原料容器内で加熱、蒸発した原料
ガスが反応室１０１に導入されて行われる。
して導入されたガスにより行われ、堆積反応は、パイプ
１１５を通ったガスと原料容器内で加熱、蒸発した原料
ガスが反応室１０１に導入されて行われる。
【００１４】出発原料としては、ビスヘキサフロロアセ
チルアセトナト銅等の銅のベータジケトナトが使用され
る。
チルアセトナト銅等の銅のベータジケトナトが使用され
る。
【００１５】なお、図中、１１６はシーリング用Ｏ−リ
ングである。
ングである。
【００１６】（実施例１）本発明による多層配線ビア埋
め込みの工程を図２に示す。
め込みの工程を図２に示す。
【００１７】トランジスタ製造工程を終えた半導体基板
２０１上の絶縁膜２０２の上に密着性向上のための金属
（例えば、タングステン、窒化チタン、タンタル）２０
３，２０５でサンドイッチ構造になった銅２０４よりな
る第１層配線を形成した後、層間絶縁膜（例えばプラズ
マＣＶＤで堆積したシリコン酸化膜）２０６を堆積す
る。層間絶縁膜２０６を加工してビアホール２０７を開
孔し、銅を露出する（図２（ａ））。
２０１上の絶縁膜２０２の上に密着性向上のための金属
（例えば、タングステン、窒化チタン、タンタル）２０
３，２０５でサンドイッチ構造になった銅２０４よりな
る第１層配線を形成した後、層間絶縁膜（例えばプラズ
マＣＶＤで堆積したシリコン酸化膜）２０６を堆積す
る。層間絶縁膜２０６を加工してビアホール２０７を開
孔し、銅を露出する（図２（ａ））。
【００１８】次に、上に説明したような銅の化学気相成
長装置に本試料を導入し、真空排気した後、アセチルア
セトン誘導体として例えばヘキサフロロアセチルアセト
ンを２０ｃｃ／ｍｉｎ導入し、排気量を調整すること
で、１０Ｐａから１０００Ｐａの圧力下で３０秒以上の
処理を行う。この時、試料の温度は、その後の銅の堆積
反応の温度である３００℃から４００℃程度で行うこと
がプロセスの時間を短縮する上で望ましい。
長装置に本試料を導入し、真空排気した後、アセチルア
セトン誘導体として例えばヘキサフロロアセチルアセト
ンを２０ｃｃ／ｍｉｎ導入し、排気量を調整すること
で、１０Ｐａから１０００Ｐａの圧力下で３０秒以上の
処理を行う。この時、試料の温度は、その後の銅の堆積
反応の温度である３００℃から４００℃程度で行うこと
がプロセスの時間を短縮する上で望ましい。
【００１９】次に、アセチルアセトンガスの導入を停止
し、水素を１００ｃｃ／ｍｉｎ程度導入し、圧力５００
Ｐａから２０００Ｐａの範囲で１分から１０分の範囲で
銅の自然酸化膜の還元を行う。次に、すでに公知の銅の
選択ＣＶＤを行いビアホールを銅２０８で充填する（図
２（ｂ））。標準的な条件としては、原料温度を９０℃
に設定し、水素１００ｃｃ／ｍｉｎと水蒸気１０ｃｃ／
ｍｉｎと共に原料を反応室に導入し、反応室の圧力２０
００Ｐａ，基板温度３９０℃で銅を堆積する。
し、水素を１００ｃｃ／ｍｉｎ程度導入し、圧力５００
Ｐａから２０００Ｐａの範囲で１分から１０分の範囲で
銅の自然酸化膜の還元を行う。次に、すでに公知の銅の
選択ＣＶＤを行いビアホールを銅２０８で充填する（図
２（ｂ））。標準的な条件としては、原料温度を９０℃
に設定し、水素１００ｃｃ／ｍｉｎと水蒸気１０ｃｃ／
ｍｉｎと共に原料を反応室に導入し、反応室の圧力２０
００Ｐａ，基板温度３９０℃で銅を堆積する。
【００２０】さらに、第１の配線と同様の構造の第２層
の金属配線２０９，２１０，２１１を形成する（図２
（ｃ））。
の金属配線２０９，２１０，２１１を形成する（図２
（ｃ））。
【００２１】図３（ａ），（ｂ），（ｃ）に前処理無し
で選択成長を行った場合、水素処理のみの前処理を行っ
た場合、ヘキサフロロアセチルアセトン処理および水素
処理を行った場合の走査電子顕微鏡写真を比較する。本
発明による前処理を行った場合、前処理無しに比べて表
面形状が、水素処理をした時に比べて選択性の点で優れ
る。
で選択成長を行った場合、水素処理のみの前処理を行っ
た場合、ヘキサフロロアセチルアセトン処理および水素
処理を行った場合の走査電子顕微鏡写真を比較する。本
発明による前処理を行った場合、前処理無しに比べて表
面形状が、水素処理をした時に比べて選択性の点で優れ
る。
【００２２】（実施例２）以上の表面処理において、表
面処理材料としてヘキサフロロアセチルアセトンの他
に、そのパーフロロアルキル基であるＣＦ3 のかわりに
Ｃ2 Ｆ5 等に置き換えたアセチルアセトン誘導体におい
ても、同様の効果を得られる。また、上記表面処理方法
は、ニッケル、コバルトのベータジケトナト化合物を水
素還元し、金属を堆積する際にも有効である。
面処理材料としてヘキサフロロアセチルアセトンの他
に、そのパーフロロアルキル基であるＣＦ3 のかわりに
Ｃ2 Ｆ5 等に置き換えたアセチルアセトン誘導体におい
ても、同様の効果を得られる。また、上記表面処理方法
は、ニッケル、コバルトのベータジケトナト化合物を水
素還元し、金属を堆積する際にも有効である。
【００２３】
【発明の効果】以上のように、本発明を用いることによ
り、絶縁膜上の核発生による選択破れを防止しつつ、ビ
ア底部の自然酸化膜の除去が可能になり、銅の選択成長
のプロセスの信頼度を向上させ、ＬＳＩ生産ラインにお
ける技術的および経済的に顕著な進歩をもたらすことが
できる。
り、絶縁膜上の核発生による選択破れを防止しつつ、ビ
ア底部の自然酸化膜の除去が可能になり、銅の選択成長
のプロセスの信頼度を向上させ、ＬＳＩ生産ラインにお
ける技術的および経済的に顕著な進歩をもたらすことが
できる。
【図１】本発明に用いた装置の模式的断面図である。
【図２】本発明を適用したビアホール埋め込み法を説明
する工程図である。
する工程図である。
【図３】本発明の処理法を入れた選択成長と従来法によ
る選択成長を比較した走査電子顕微鏡写真であり、
（ａ）は前処理無しで選択成長を行った場合、（ｂ）は
水素処理１０分のみの前処理を行った場合、（ｃ）はヘ
キサフロロアセチルアセトン処理および水素処理を行っ
た場合の走査電子顕微鏡写真である。
る選択成長を比較した走査電子顕微鏡写真であり、
（ａ）は前処理無しで選択成長を行った場合、（ｂ）は
水素処理１０分のみの前処理を行った場合、（ｃ）はヘ
キサフロロアセチルアセトン処理および水素処理を行っ
た場合の走査電子顕微鏡写真である。
１０１ 反応室 １０２ 排気孔 １０３ 基板ホルダ １０４ 試料基板 １０５ 板ばね １０６ ヒータ １０７ 原料容器 １０８ 原料 １０９ ガス噴射板 １１０ パイプ １１１ バルブ １１２ ガス噴射孔 １１３ ヒータ １１４ ヒータ １１５ パイプ １１６ Ｏ−リング １１７ 水素マスフローコントローラ １１８ 水蒸気マスフローコントローラ １１９ アセチルアセトン誘導体マスフローコントロー
ラ １２０ バルブ １２１ バルブ １２２ パイプ ２０１ 半導体基板 ２０２ 絶縁膜 ２０３ 密着性向上のための金属 ２０４ 銅 ２０５ 密着性向上のための金属 ２０６ 層間絶縁膜 ２０７ ビアホール ２０８ 銅 ２０９ 金属配線 ２１０ 金属配線 ２１１ 金属配線
ラ １２０ バルブ １２１ バルブ １２２ パイプ ２０１ 半導体基板 ２０２ 絶縁膜 ２０３ 密着性向上のための金属 ２０４ 銅 ２０５ 密着性向上のための金属 ２０６ 層間絶縁膜 ２０７ ビアホール ２０８ 銅 ２０９ 金属配線 ２１０ 金属配線 ２１１ 金属配線
Claims (2)
- 【請求項１】 銅を配線主材料として用いる半導体装置
の配線形成工程において、第１層金属配線上の層間絶縁
膜にビアホールを開孔して第１層配線の銅を露出した試
料を、水酸基またはケトン基とフッ素化アルキル基を有
する気相の有機物にさらす第１の前処理工程と、水素ガ
スにより露出した銅の自然酸化膜を還元する第２の前処
理工程とを経た後、化学気相成長法による銅の選択成長
を行って前記ビアホールの埋め込みを行うことを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記水酸基とフッ素化アルキル基を有す
る気相の有機物としてフッ素を含むアセチルアセトン誘
導体を用いることを特徴とする請求項１に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04188136A JP3072807B2 (ja) | 1992-07-15 | 1992-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04188136A JP3072807B2 (ja) | 1992-07-15 | 1992-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637038A true JPH0637038A (ja) | 1994-02-10 |
| JP3072807B2 JP3072807B2 (ja) | 2000-08-07 |
Family
ID=16218374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04188136A Expired - Lifetime JP3072807B2 (ja) | 1992-07-15 | 1992-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072807B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759915A (en) * | 1993-11-11 | 1998-06-02 | Kabushiki Kaisha Toshiba | Method of forming semiconductor device having an improved buried electrode formed by selective CVD |
| JPH11135506A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
| US6054652A (en) * | 1997-04-18 | 2000-04-25 | Fujitsu Limited | Thin-film multi-layer substrate and electronic device |
| KR100371691B1 (ko) * | 2000-08-16 | 2003-02-06 | 정동근 | 저유전 플라스마 중합체 박막 및 이를 이용한 반도체 소자의 제조 방법 |
| KR100376259B1 (ko) * | 2000-12-27 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US6716749B2 (en) | 1999-08-10 | 2004-04-06 | Renesas Technology Corporation | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6723631B2 (en) | 2000-09-29 | 2004-04-20 | Renesas Technology Corporation | Fabrication method of semiconductor integrated circuit device |
| US6764950B2 (en) | 2000-04-05 | 2004-07-20 | Renesas Technology Corp. | Fabrication method for semiconductor integrated circuit device |
| JP2018532271A (ja) * | 2015-10-15 | 2018-11-01 | 東京エレクトロン株式会社 | インターコネクトのための選択的なボトムアップ式金属フィーチャ充填 |
-
1992
- 1992-07-15 JP JP04188136A patent/JP3072807B2/ja not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759915A (en) * | 1993-11-11 | 1998-06-02 | Kabushiki Kaisha Toshiba | Method of forming semiconductor device having an improved buried electrode formed by selective CVD |
| US6054652A (en) * | 1997-04-18 | 2000-04-25 | Fujitsu Limited | Thin-film multi-layer substrate and electronic device |
| JPH11135506A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
| US6797609B2 (en) | 1999-08-10 | 2004-09-28 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6864169B2 (en) | 1999-08-10 | 2005-03-08 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6849535B2 (en) | 1999-08-10 | 2005-02-01 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6716749B2 (en) | 1999-08-10 | 2004-04-06 | Renesas Technology Corporation | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6815330B2 (en) | 1999-08-10 | 2004-11-09 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6756679B2 (en) | 1999-08-10 | 2004-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6797606B2 (en) | 1999-08-10 | 2004-09-28 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6764950B2 (en) | 2000-04-05 | 2004-07-20 | Renesas Technology Corp. | Fabrication method for semiconductor integrated circuit device |
| US7232757B2 (en) | 2000-04-05 | 2007-06-19 | Renesas Technology Corp. | Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device |
| KR100371691B1 (ko) * | 2000-08-16 | 2003-02-06 | 정동근 | 저유전 플라스마 중합체 박막 및 이를 이용한 반도체 소자의 제조 방법 |
| US6723631B2 (en) | 2000-09-29 | 2004-04-20 | Renesas Technology Corporation | Fabrication method of semiconductor integrated circuit device |
| US7084063B2 (en) | 2000-09-29 | 2006-08-01 | Hitachi, Ltd. | Fabrication method of semiconductor integrated circuit device |
| KR100376259B1 (ko) * | 2000-12-27 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| JP2018532271A (ja) * | 2015-10-15 | 2018-11-01 | 東京エレクトロン株式会社 | インターコネクトのための選択的なボトムアップ式金属フィーチャ充填 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3072807B2 (ja) | 2000-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6258174B1 (en) | Gas supplying apparatus | |
| JP2811004B2 (ja) | 金属薄膜成長方法および装置 | |
| KR960008150B1 (ko) | 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법 | |
| TWI394858B (zh) | 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法 | |
| US6913996B2 (en) | Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring | |
| JPH0573254B2 (ja) | ||
| US5492734A (en) | Method of forming deposition film | |
| JPH04221822A (ja) | 堆積膜形成法 | |
| JP2005029821A (ja) | 成膜方法 | |
| JP3072807B2 (ja) | 半導体装置の製造方法 | |
| JPH05209279A (ja) | 金属膜形成装置および金属膜形成法 | |
| US6887522B2 (en) | Method for forming a copper thin film | |
| US6387445B1 (en) | Tungsten layer forming method and laminate structure of tungsten layer | |
| JPH11307480A (ja) | 化学気相堆積法によるブランケットタングステン膜の応力を低減する方法 | |
| JP3194256B2 (ja) | 膜成長方法と膜成長装置 | |
| JP3156886B2 (ja) | 半導体装置の製造方法 | |
| JP2003022985A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JP2002057126A (ja) | 半導体装置とその製造方法 | |
| JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH03110842A (ja) | 堆積膜形成法 | |
| JP2003138378A (ja) | 薄膜形成方法 | |
| JP4248056B2 (ja) | Ｃｖｄ法による金属銅薄膜作製方法およびｃｖｄ装置 | |
| JP3250543B2 (ja) | 半導体装置の製造方法 | |
| JPH06224193A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2907236B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |