JPH0636392U - フライバック型コンバータ - Google Patents

Abstract

(57)【要約】 【目的】 第１のスイッチング素子のターンオン時にお
ける電力損失を皆無にする。 【構成】 第１のスイッチング素子Ｑ１のオフ時に、各
コンデンサ７，21はトランス１のフライバックエネルギ
ーを吸収する。次いで、第２のスイッチング素子Ｑ２が
ターンオンすると、コンデンサ21は一次巻線１Ａを介し
て放電する。その後、スイッチング素子Ｑ２がオフにな
ると、スナバーコンデンサ７は放電し、スイッチング素
子Ｑ１のドレイン・ソース間電圧ＶDSはゼロボルトにな
る。この状態でスイッチング素子Ｑ１をターンオンすれ
ば、電力損失は生じない。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、第１のスイッチング素子の両端にスナバーコンデンサを接続してな るフライバック型コンバータに関する。

【０００２】

【従来の技術】

図３は、この種の他励式フライバック型コンバータの一例を示すものであり、 同図において、１は一次側と二次側とを絶縁するトランスであり、このトランス １の一次巻線１ＡとＭＯＳ型ＦＥＴからなる第１のスイッチング素子Ｑ１との直 列回路が直流電圧源２に接続されることで、直流入力電圧ＶINが断続的にトラン ス１の一次巻線１Ａに印加される。また、このトランス１の一次巻線１Ａの両端 には、コンデンサ３、抵抗４、およびダイオード５により構成される周知のスナ バー回路６が接続されるとともに、前記スイッチング素子Ｑ１の両端にスナバー コンデンサー７が接続される。一方、トランス１の二次巻線１Ｂ側には、ダイオ ード８および平滑コンデンサ９が接続され、出力端子＋Ｖ，−Ｖ間に所定の直流 出力電圧ＶOUT が供給される。この直流出力電圧ＶOUT の変動は電圧検出回路10 により検出され、この検出信号がフォトカプラの発光ダイオード11を介してフォ トトランジスタ12に絶縁伝達される。そして、パルス幅制御回路13がフォトトラ ンジスタ12の出力信号に基づき、スイッチング素子Ｑ１に供給される駆動信号の パルス導通幅を制御することにより、安定した直流出力電圧ＶOUT を得ることが 可能となる。

【０００３】 上記構成のフライバック型コンバータにおいては、スイッチング素子Ｑ１がオ ンの時に、トランス１の一次巻線１Ａにエネルギーを蓄え、スイッチング素子Ｑ １がオフの時に、トランス１の二次巻線１Ｂよりダイオード８を介してエネルギ ーを送り出すようにしている。このとき、スイッチング素子Ｑ１のターンオフ時 には、トランス１の一次巻線１Ａに発生するフライバックエネルギーが、ダイオ ード５を介してコンデンサ３に吸収されると同時に、コンデンサ７にも吸収され 、一方、スイッチング素子Ｑ１がターンオンすると、コンデンサ３に蓄えられた エネルギーは抵抗４により消費されるとともに、コンデンサ７に蓄えられたエネ ルギーがスイッチング素子Ｑ１を介して直流電圧源２に戻される。この一連の動 作によって、スイッチング素子Ｑ１がオフした瞬間における急激なスイッチング 素子Ｑ１のドレイン・ソース間電圧ＶDSの上昇を防ぐことができる。

【０００４】

【考案が解決しようとする課題】

上記従来技術のコンバータにおいて、スイッチング素子Ｑ１がターンオンする 直前には、コンデンサ７にエネルギーが蓄えられているため、図４におけるスイ ッチング素子Ｑ１のドレイン・ソース間電圧ＶDSおよびドレイン電流ＩD の波形 図に示すように、スイッチング素子Ｑ１がターンオンした瞬間に、コンデンサ７ に蓄えられたエネルギーが放電し、急峻なピーク電流ＩP としてドレイン電流Ｉ D に発生する。しかも、このピーク電流ＩP の発生時には、スイッチング素子Ｑ １のドレイン・ソース間電圧ＶDSがゼロボルトまで低下していないため、前記ド レイン電流ＩD とドレイン・ソース間電圧ＶDSとの積により表わされるスイッチ ング素子Ｑ１の電力損失が著しく増加するといった問題点を有していた。

【０００５】 そこで、本考案は上記問題点を解決して、第１のスイッチング素子のターンオ ン時における電力損失をなくすことの可能なフライバック型コンバータを提供す ることを目的とする。

【０００６】

【課題を解決するための手段】

本考案は、一次側と二次側とを絶縁するトランスと、このトランスの一次巻線 に直流入力電圧を断続的に印加する第１のスイッチング素子とを備え、前記第１ のスイッチング素子がオンの時に前記トランスにエネルギーを蓄え、前記第１の スイッチング素子がオフの時に前記トランスの二次巻線よりエネルギーを送り出 すとともに、前記トランスに発生するフライバックエネルギーを吸収するスナバ ーコンデンサを前記第１のスイッチング素子の両端に接続したフライバック型コ ンバータにおいて、前記トランスの一次巻線に接続されるコンデンサと第２のス イッチング素子との直列回路と、前記第１および第２のスイッチング素子を交互 にターンオンさせ、かつその間に一定のデッドタイムが存在する駆動信号を供給 する制御回路とを備えたものである。

【０００７】

【作用】

上記構成により、第１のスイッチング素子がターンオフすると、各コンデンサ にトランスの一次巻線より発生するフライバックエネルギーが吸収され、次いで 、所定のデッドタイムを経て第２のスイッチング素子がターンオンすると、この 第２のスイッチング素子と直列回路をなすコンデンサが、トランスの一次巻線を 介して放電する。その後、第２のスイッチング素子がターンオフすると、トラン スの一次巻線は電流の連続性を維持するために、スナバーコンデンサを放電させ 、第１のスイッチング素子の両端電圧はゼロボルトに低下する。この状態で第１ のスイッチング素子をターンオンさせるようにデッドタイムを設定すれば、第１ のスイッチング素子において無損失スイッチングが達成される。

【０００８】

【実施例】

以下、本考案の一実施例につき、図１および図２を参照して説明する。なお、 図１において、前記従来例における図３の回路図と同一部分には同一符号を付し 、その共通する部分の詳細なる説明は省略する。

【０００９】 図１は、本考案におけるフライバック型コンバータの回路図を示すものである 。同図において、トランス１の一次巻線１Ａには、従来例におけるスナバー回路 ６に代わり、フライバックエネルギーをクランプするためのコンデンサ21と、Ｍ ＯＳ型ＦＥＴからなる第２のスイッチング素子Ｑ２との直列回路が接続される。 また、スイッチング素子Ｑ２の両端には外付けのダイオード22が接続されている が、スイッチング素子Ｑ２がＭＯＳ型ＦＥＴにより構成される場合、内蔵するボ ディダイオードを利用することも可能である。そして、制御回路たるパルス幅制 御回路13が、各スイッチング素子Ｑ１，Ｑ２を交互にターンオンさせるとともに 、スイッチング素子Ｑ１がターンオフした後スイッチング素子Ｑ２がターンオン するまでの間と、スイッチング素子Ｑ２がターンオフした後スイッチング素子Ｑ １がターンオンするまでの間に、それぞれ一定のデッドタイムｔ１，ｔ２が存在 するような駆動信号を、スイッチング素子Ｑ１，Ｑ２のゲートに供給する点以外 は、前記図３と同一の回路構成となっている。

【００１０】 次に、上記構成に付き、その作用を図２の波形図に基づいて説明する。なお、 図２は、スイッチング素子Ｑ２のゲート・ソース間電圧ＶGS、スイッチング素子 Ｑ１のゲート・ソース間電圧ＶGS、スイッチング素子Ｑ１のドレイン・ソース間 電圧ＶDS、並びにトランス１の一次巻線１Ａを流れるインダクタ電流Ｉ１の各波 形を、上段より順に示している。

【００１１】 先ず、図１に示すコンバータが、図２におけるモード１の状態にあるものと仮 定する。モード１において、スイッチング素子Ｑ１はオン、スイッチング素子Ｑ ２はオフ状態であり、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSはゼ ロボルトに低下する。このとき、トランス１の一次巻線１Ａに直流入力電圧ＶIN が印加され、かつ、二次巻線１Ｂから誘起される電圧がダイオード８に対して逆 方向に加わるため、スイッチング素子Ｑ１のオン時間に比例してトランス１にエ ネルギーが蓄えられるとともに、インダクタ電流Ｉ１は所定の割合で傾斜上昇す る。次に、モード２において、スイッチング素子Ｑ１がターンオフすると、トラ ンス１に蓄えられたエネルギーは、二次巻線１Ｂよりダイオード８を介して出力 端子＋Ｖ，−Ｖ側に送り出され、また、トランス１の一次巻線１Ａからのフライ バックエネルギーは、ダイオード22を介してコンデンサ21に吸収されると同時に コンデンサ７にも吸収される。そして、このエネルギーの移動に伴って、インダ クタ電流Ｉ１は所定の割合で傾斜下降するとともに、スイッチング素子Ｑ１のド レイン・ソース間電圧ＶDSが傾斜上昇する。

【００１２】 上記モード２において、所定のデッドタイムｔ２が経過した後、モード３に移 行し、パルス幅制御回路13からの駆動信号によりスイッチング素子Ｑ２をターン オンさせる。このモード３では、トランス１の一次巻線１Ａからのフライバック エネルギーはコンデンサ21に吸収され続け、インダクタ電流Ｉ１はモード２に引 き続き所定の割合で傾斜下降する。そして、次のモード４において、コンデンサ 21へのエネルギーの移動が完了すると、このコンデンサ21に蓄えられたエネルギ ーがスイッチング素子Ｑ２を通過してトランス１の一次巻線１Ａ側に移動するた め、モード３とは逆方向のインダクタ電流Ｉ１が流れ出し、コンデンサ21は放電 する。

【００１３】 次いで、モード５に移行し、スイッチング素子Ｑ２がターンオフすると、イン ダクタ電流Ｉ１の連続性を維持するために、コンデンサ７に蓄えられていたエネ ルギーがトランス１の一次巻線１Ａ側に移動する。このとき、コンデンサ７は放 電して、スイッチング素子Ｑ１のドレイン・ソース間電圧ＶDSは傾斜下降すると ともに、逆方向に流れるインダクタ電流Ｉ１は次第に減少する。そして、スイッ チング素子Ｑ２がターンオフした後、デッドタイムｔ１を経て、スイッチング素 子Ｑ１はターンオンし、モード６に移行する。このモード６においては、既にス イッチング素子Ｑ１のドレイン・ソース間電圧ＶDSがゼロボルトに低下している ため、スイッチング素子Ｑ１の電力損失は皆無となり、いわゆる無損失スイッチ ングが達成される。また、インダクタ電流Ｉ１の流れは逆方向より順方向に転じ るが、ダイオード８を流れる二次巻線１Ｂからの二次電流がゼロに達し、リカバ リー電流が発生する状態になると、再び前記モード１に移行し、この一連の動作 を一定周期で繰返すことで、所定の直流出力電圧ＶOUT が出力端子＋Ｖ，−Ｖ間 に供給される。

【００１４】 以上のように、上記実施例によれば、スイッチング素子Ｑ１のドレイン・ソー ス間電圧ＶDSが略台形波状になるように、コンデンサ21と第２のスイッチング素 子Ｑ２との直列回路をトランス１の一次巻線１Ａに接続するとともに、各スイッ チング素子Ｑ１，Ｑ２に対して、一定のデッドタイムｔ１，ｔ２を有する駆動信 号を交互に供給し、かつ、このスイッチング素子Ｑ１のドレイン・ソース間電圧 ＶDSがゼロボルトになった後に、スイッチング素子Ｑ１をターンオンさせるよう にデッドタイムｔ１を設定すれば、スナバーコンデンサ７の影響を受けることな く、スイッチング素子Ｑ１のターンオン時における電力損失をゼロにすることが できる。また、同時に、ダイオード８のリカバリー電流によるスイッチング素子 Ｑ１のスイッチング損失をも阻止することが可能となる。

【００１５】 なお、本考案は上記実施例に限定されるものではなく、本考案の要旨の範囲に おいて種々の変形実施が可能である。例えば、第１および第２のスイッチング素 子は、実施例中におけるＭＯＳ型ＦＥＴに限らず、スイッチングトランジスタを 用いることも可能である。

【００１６】

【考案の効果】

本考案は、一次側と二次側とを絶縁するトランスと、このトランスの一次巻線 に直流入力電圧を断続的に印加する第１のスイッチング素子とを備え、前記第１ のスイッチング素子がオンの時に前記トランスにエネルギーを蓄え、前記第１の スイッチング素子がオフの時に前記トランスの二次巻線よりエネルギーを送り出 すとともに、前記トランスの一次巻線からのフライバックエネルギーを吸収する スナバーコンデンサを前記第１のスイッチング素子の両端に接続したフライバッ ク型コンバータにおいて、前記トランスの一次巻線に接続されるコンデンサと第 ２のスイッチング素子との直列回路と、前記第１および第２のスイッチング素子 を交互にターンオンさせ、かつその間に一定のデッドタイムが存在する駆動信号 を供給する制御回路とを備えたものであり、第１のスイッチング素子のターンオ ン時における電力損失をなくすことの可能なフライバック型コンバータを提供で きる。

【図面の簡単な説明】

【図１】本考案の一実施例を示すフライバック型コンバ
ータの回路図である。

【図２】同上各部の波形図である。

【図３】従来例を示すフライバック型コンバータの回路
図である。

【図４】同上各部の波形図である。

【符号の説明】

１ トランス ７ スナバーコンデンサ 13 パルス幅制御回路（制御回路） 21 コンデンサ Ｑ１ 第１のスイッチング素子 Ｑ２ 第２のスイッチング素子

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 一次側と二次側とを絶縁するトランス
   と、このトランスの一次巻線に直流入力電圧を断続的に
   印加する第１のスイッチング素子とを備え、前記第１の
   スイッチング素子がオンの時に前記トランスにエネルギ
   ーを蓄え、前記第１のスイッチング素子がオフの時に前
   記トランスの二次巻線よりエネルギーを送り出すととも
   に、前記トランスの一次巻線からのフライバックエネル
   ギーを吸収するスナバーコンデンサを前記第１のスイッ
   チング素子の両端に接続したフライバック型コンバータ
   において、前記トランスの一次巻線に接続されるコンデ
   ンサと第２のスイッチング素子との直列回路と、前記第
   １および第２のスイッチング素子を交互にターンオンさ
   せ、かつその間に一定のデッドタイムが存在する駆動信
   号を供給する制御回路とを備えたことを特徴とするフラ
   イバック型コンバータ。