JP2596143Y2 - 昇圧コンバータ - Google Patents
昇圧コンバータInfo
- Publication number
- JP2596143Y2 JP2596143Y2 JP1992069285U JP6928592U JP2596143Y2 JP 2596143 Y2 JP2596143 Y2 JP 2596143Y2 JP 1992069285 U JP1992069285 U JP 1992069285U JP 6928592 U JP6928592 U JP 6928592U JP 2596143 Y2 JP2596143 Y2 JP 2596143Y2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inductance
- capacitor
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、スイッチング電源装置
の力率改善回路などに応用される昇圧コンバータに関す
る。
の力率改善回路などに応用される昇圧コンバータに関す
る。
【０００２】
【従来の技術】図３は、この種の昇圧チョッパ型（Ｂｏ
ｏｓｔ型）コンバータの一般的な回路図を示すものであ
り、同図において、Ｅは所定の直流入力電圧ＶINを供給
する直流電圧源であり、この直流電圧源Ｅの両端には、
第１のインダクタンスＬ１とＭＯＳ型ＦＥＴからなる第
１のスイッチング素子Ｑ１との直列回路が接続されると
ともに、スイッチング素子Ｑ１の両端には、ダイオード
Ｄ０と平滑コンデンサＣ０との直列回路が接続される。
また、このスイッチング素子Ｑ１の両端にはスナバーコ
ンデンサＣ１が接続され、さらに、前記平滑コンデンサ
Ｃ０の両端に出力端子＋Ｖ，−Ｖを接続して、直流出力
電圧ＶOUT を取出すように構成される。
ｏｓｔ型）コンバータの一般的な回路図を示すものであ
り、同図において、Ｅは所定の直流入力電圧ＶINを供給
する直流電圧源であり、この直流電圧源Ｅの両端には、
第１のインダクタンスＬ１とＭＯＳ型ＦＥＴからなる第
１のスイッチング素子Ｑ１との直列回路が接続されると
ともに、スイッチング素子Ｑ１の両端には、ダイオード
Ｄ０と平滑コンデンサＣ０との直列回路が接続される。
また、このスイッチング素子Ｑ１の両端にはスナバーコ
ンデンサＣ１が接続され、さらに、前記平滑コンデンサ
Ｃ０の両端に出力端子＋Ｖ，−Ｖを接続して、直流出力
電圧ＶOUT を取出すように構成される。
【０００３】図４は、上記構成の昇圧コンバータにおけ
るスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS
と、このスイッチング素子Ｑ１のドレイン電流ＩD と、
インダクタンスＬ１を流れるインダクタ電流ＩL1との波
形図を示すものである。スイッチング素子Ｑ１がオンの
時、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖ
DSは略ゼロボルトに低下するとともに、インダクタンス
Ｌ１には直流入力電圧ＶINが印加されるため、スイッチ
ング素子Ｑ１のドレイン電流ＩD およびインダクタンス
Ｌ１のインダクタ電流ＩL1は、スイッチング素子Ｑ１の
オン時間に比例して傾斜上昇し、インダクタンスＬ１に
所定のエネルギーが蓄えられる。一方、スイッチング素
子Ｑ１がオフの時には、スイッチング素子Ｑ１のドレイ
ン・ソース間が開放されるため、このスイッチング素子
Ｑ１のドレインへの電流供給は遮断され、かつ、ドレイ
ン・ソース間電圧ＶDSは直流出力電圧ＶOUT に上昇す
る。そして、前記インダクタンスＬ１に蓄えられたエネ
ルギーは直流電圧源Ｅからの直流入力電圧ＶINと重畳さ
れ、ダイオードＤ０を介してコンデンサＣ０に送り出さ
れるとともに、インダクタ電流ＩL1は傾斜下降し、この
一連の動作によって、入力電圧ＶINよりも出力電圧ＶOU
T を高く取り出すことができる。このとき、コンデンサ
Ｃ１は、スイッチング素子Ｑ１のターンオフ時に、イン
ダクタンスＬ１からのエネルギーを吸収し、スイッチン
グ素子Ｑ１がターンオンすると、このスイッチング素子
Ｑ１を介して吸収したエネルギーを直流電圧源Ｅに戻す
ことで、スイッチング素子Ｑ１がオフした瞬間における
急激なスイッチング素子Ｑ１のドレイン・ソース間電圧
ＶDSの上昇を防ぐようにしている。
るスイッチング素子Ｑ１のドレイン・ソース間電圧ＶDS
と、このスイッチング素子Ｑ１のドレイン電流ＩD と、
インダクタンスＬ１を流れるインダクタ電流ＩL1との波
形図を示すものである。スイッチング素子Ｑ１がオンの
時、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖ
DSは略ゼロボルトに低下するとともに、インダクタンス
Ｌ１には直流入力電圧ＶINが印加されるため、スイッチ
ング素子Ｑ１のドレイン電流ＩD およびインダクタンス
Ｌ１のインダクタ電流ＩL1は、スイッチング素子Ｑ１の
オン時間に比例して傾斜上昇し、インダクタンスＬ１に
所定のエネルギーが蓄えられる。一方、スイッチング素
子Ｑ１がオフの時には、スイッチング素子Ｑ１のドレイ
ン・ソース間が開放されるため、このスイッチング素子
Ｑ１のドレインへの電流供給は遮断され、かつ、ドレイ
ン・ソース間電圧ＶDSは直流出力電圧ＶOUT に上昇す
る。そして、前記インダクタンスＬ１に蓄えられたエネ
ルギーは直流電圧源Ｅからの直流入力電圧ＶINと重畳さ
れ、ダイオードＤ０を介してコンデンサＣ０に送り出さ
れるとともに、インダクタ電流ＩL1は傾斜下降し、この
一連の動作によって、入力電圧ＶINよりも出力電圧ＶOU
T を高く取り出すことができる。このとき、コンデンサ
Ｃ１は、スイッチング素子Ｑ１のターンオフ時に、イン
ダクタンスＬ１からのエネルギーを吸収し、スイッチン
グ素子Ｑ１がターンオンすると、このスイッチング素子
Ｑ１を介して吸収したエネルギーを直流電圧源Ｅに戻す
ことで、スイッチング素子Ｑ１がオフした瞬間における
急激なスイッチング素子Ｑ１のドレイン・ソース間電圧
ＶDSの上昇を防ぐようにしている。
【０００４】
【考案が解決しようとする課題】上記従来技術のコンバ
ータにおいて、スイッチング素子Ｑ１がターンオンする
直前には、コンデンサＣ１にエネルギーが蓄えられてい
るため、図４におけるスイッチング素子Ｑ１のドレイン
電流ＩD には、スイッチング素子Ｑ１がターンオンした
瞬間に、ダイオードＤ０のリカバリー電流とともに、コ
ンデンサＣ１に蓄えられたエネルギーの放電による急峻
なピーク電流ＩP が発生する。しかも、このピーク電流
ＩP の発生時には、スイッチング素子Ｑ１のドレイン・
ソース間電圧ＶDSがゼロボルトまで低下していない状態
のため、前記ドレイン電流ＩD とドレイン・ソース間電
圧ＶDSとの積により表わされるスイッチング素子Ｑ１の
電力損失が著しく増加するといった問題点を有してい
た。
ータにおいて、スイッチング素子Ｑ１がターンオンする
直前には、コンデンサＣ１にエネルギーが蓄えられてい
るため、図４におけるスイッチング素子Ｑ１のドレイン
電流ＩD には、スイッチング素子Ｑ１がターンオンした
瞬間に、ダイオードＤ０のリカバリー電流とともに、コ
ンデンサＣ１に蓄えられたエネルギーの放電による急峻
なピーク電流ＩP が発生する。しかも、このピーク電流
ＩP の発生時には、スイッチング素子Ｑ１のドレイン・
ソース間電圧ＶDSがゼロボルトまで低下していない状態
のため、前記ドレイン電流ＩD とドレイン・ソース間電
圧ＶDSとの積により表わされるスイッチング素子Ｑ１の
電力損失が著しく増加するといった問題点を有してい
た。
【０００５】そこで、本考案は上記問題点を解決して、
第１のスイッチング素子のターンオン時における電力損
失をなくすことの可能な昇圧コンバータを提供すること
を目的とする。
第１のスイッチング素子のターンオン時における電力損
失をなくすことの可能な昇圧コンバータを提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本考案は、直流電圧源に
接続される第１のインダクタンスと第１のスイッチング
素子との直列回路と、前記第１のスイッチング素子の両
端に接続されるダイオードと平滑コンデンサとの直列回
路とを備え、前記第１のスイッチング素子がオンの時に
前記第１のインダクタンスにエネルギーを蓄え、前記第
１のスイッチング素子がオフの時にこのエネルギーを前
記平滑コンデンサに送り出すとともに、前記第１のイン
ダクタンスからのエネルギーを吸収するスナバーコンデ
ンサを前記第１のスイッチング素子の両端に接続した昇
圧コンバータにおいて、前記第１のインダクタンスの両
端に接続されるコンデンサと第２のスイッチング素子と
の直列回路と、前記第１のスイッチング素子とダイオー
ドとの間に挿入接続される第２のインダクタンスと、前
記第１および第２のスイッチング素子を交互にターンオ
ンさせ、かつその間に一定のデッドタイムが存在する駆
動信号を供給する制御回路とを備えたものである。
接続される第１のインダクタンスと第１のスイッチング
素子との直列回路と、前記第１のスイッチング素子の両
端に接続されるダイオードと平滑コンデンサとの直列回
路とを備え、前記第１のスイッチング素子がオンの時に
前記第１のインダクタンスにエネルギーを蓄え、前記第
１のスイッチング素子がオフの時にこのエネルギーを前
記平滑コンデンサに送り出すとともに、前記第１のイン
ダクタンスからのエネルギーを吸収するスナバーコンデ
ンサを前記第１のスイッチング素子の両端に接続した昇
圧コンバータにおいて、前記第１のインダクタンスの両
端に接続されるコンデンサと第２のスイッチング素子と
の直列回路と、前記第１のスイッチング素子とダイオー
ドとの間に挿入接続される第２のインダクタンスと、前
記第１および第２のスイッチング素子を交互にターンオ
ンさせ、かつその間に一定のデッドタイムが存在する駆
動信号を供給する制御回路とを備えたものである。
【０００７】
【作用】上記構成により、第１のスイッチング素子がタ
ーンオフすると、スナバーコンデンサと、第２のスイッ
チング素子と直列回路をなすコンデンサに第１のインダ
クタンスより発生するエネルギーが吸収され、次いで、
所定のデッドタイムを経て第２のスイッチング素子がタ
ーンオンすると、前記コンデンサに蓄えられたエネルギ
ーが、第２のインダクタンスに移動する。その後、第２
のスイッチング素子がターンオフすると、第２のインダ
クタンスは電流の連続性を維持するために、スナバーコ
ンデンサを放電させ、第１のスイッチング素子の両端電
圧はゼロボルトに低下する。この状態で第１のスイッチ
ング素子をターンオンさせるようにデッドタイムを設定
すれば、第１のスイッチング素子において無損失スイッ
チングが達成される。
ーンオフすると、スナバーコンデンサと、第２のスイッ
チング素子と直列回路をなすコンデンサに第１のインダ
クタンスより発生するエネルギーが吸収され、次いで、
所定のデッドタイムを経て第２のスイッチング素子がタ
ーンオンすると、前記コンデンサに蓄えられたエネルギ
ーが、第２のインダクタンスに移動する。その後、第２
のスイッチング素子がターンオフすると、第２のインダ
クタンスは電流の連続性を維持するために、スナバーコ
ンデンサを放電させ、第１のスイッチング素子の両端電
圧はゼロボルトに低下する。この状態で第１のスイッチ
ング素子をターンオンさせるようにデッドタイムを設定
すれば、第１のスイッチング素子において無損失スイッ
チングが達成される。
【０００８】
【実施例】以下、本考案の一実施例につき、図１および
図２を参照して説明する。なお、図１において、前記従
来例における図３の回路図と同一部分には同一符号を付
し、その共通する部分の詳細なる説明は省略する。
図２を参照して説明する。なお、図１において、前記従
来例における図３の回路図と同一部分には同一符号を付
し、その共通する部分の詳細なる説明は省略する。
【０００９】図１は、本考案における昇圧チョッパ型コ
ンバータの回路図を示すものである。同図において、第
１のインダクタンスＬ１の両端には、このインダクタン
スＬ１のエネルギーをクランプするためのコンデンサＣ
２と、ＭＯＳ型ＦＥＴからなる第２のスイッチング素子
Ｑ２との直列回路が接続される。また、スイッチング素
子Ｑ２のドレイン・ソース間には外付けのダイオードＤ
２が接続されているが、このスイッチング素子Ｑ２がＭ
ＯＳ型ＦＥＴにより構成される場合、内蔵するボディダ
イオードを利用することも可能である。さらに、スイッ
チング素子Ｑ１と第１のインダクタンスＬ１との接続点
と、ダイオードＤ０のアノードとの間には、第２のイン
ダクタンスＬ２が挿入接続される。そして、制御回路１
が、各スイッチング素子Ｑ１，Ｑ２を交互にターンオン
させるとともに、スイッチング素子Ｑ１がターンオフし
た後スイッチング素子Ｑ２がターンオンするまでの間
と、スイッチング素子Ｑ２がターンオフした後スイッチ
ング素子Ｑ１がターンオンするまでの間に、それぞれ一
定のデッドタイムｔ１，ｔ２が存在するような駆動信号
を、スイッチング素子Ｑ１，Ｑ２のゲートに供給する点
以外は、前記図３と同一の回路構成となっている。
ンバータの回路図を示すものである。同図において、第
１のインダクタンスＬ１の両端には、このインダクタン
スＬ１のエネルギーをクランプするためのコンデンサＣ
２と、ＭＯＳ型ＦＥＴからなる第２のスイッチング素子
Ｑ２との直列回路が接続される。また、スイッチング素
子Ｑ２のドレイン・ソース間には外付けのダイオードＤ
２が接続されているが、このスイッチング素子Ｑ２がＭ
ＯＳ型ＦＥＴにより構成される場合、内蔵するボディダ
イオードを利用することも可能である。さらに、スイッ
チング素子Ｑ１と第１のインダクタンスＬ１との接続点
と、ダイオードＤ０のアノードとの間には、第２のイン
ダクタンスＬ２が挿入接続される。そして、制御回路１
が、各スイッチング素子Ｑ１，Ｑ２を交互にターンオン
させるとともに、スイッチング素子Ｑ１がターンオフし
た後スイッチング素子Ｑ２がターンオンするまでの間
と、スイッチング素子Ｑ２がターンオフした後スイッチ
ング素子Ｑ１がターンオンするまでの間に、それぞれ一
定のデッドタイムｔ１，ｔ２が存在するような駆動信号
を、スイッチング素子Ｑ１，Ｑ２のゲートに供給する点
以外は、前記図３と同一の回路構成となっている。
【００１０】次に、上記構成に付き、その作用を図２の
波形図に基づいて説明する。なお、図２は、スイッチン
グ素子Ｑ２のゲート・ソース間電圧ＶGS、スイッチング
素子Ｑ１のゲート・ソース間電圧ＶGS、スイッチング素
子Ｑ１のドレイン・ソース間電圧ＶDS、コンデンサＣ２
を流れる充放電電流ＩC2、インダクタンスＬ１を流れる
インダクタ電流ＩL1、並びにダイオードＤ０を流れる電
流ＩDOの各波形を、上段より順に示している。
波形図に基づいて説明する。なお、図２は、スイッチン
グ素子Ｑ２のゲート・ソース間電圧ＶGS、スイッチング
素子Ｑ１のゲート・ソース間電圧ＶGS、スイッチング素
子Ｑ１のドレイン・ソース間電圧ＶDS、コンデンサＣ２
を流れる充放電電流ＩC2、インダクタンスＬ１を流れる
インダクタ電流ＩL1、並びにダイオードＤ０を流れる電
流ＩDOの各波形を、上段より順に示している。
【００１１】先ず、図１に示すコンバータが、図２にお
けるモード１の状態にあるものと仮定する。モード１に
おいて、スイッチング素子Ｑ１はオン、スイッチング素
子Ｑ２はオフ状態であり、スイッチング素子Ｑ１のドレ
イン・ソース間電圧ＶDSはゼロボルトに低下している。
インダクタンスＬ１には直流入力電圧ＶINが印加される
ため、スイッチング素子Ｑ１のドレイン電流ＩD および
インダクタ電流ＩL1は所定の割合で傾斜上昇し、インダ
クタＬ１に所定のエネルギーが蓄えられる。また、平滑
コンデンサＣ０に蓄えられたエネルギーは、出力端子＋
Ｖ，−Ｖを介して直流出力電圧ＶOUT として供給され
る。
けるモード１の状態にあるものと仮定する。モード１に
おいて、スイッチング素子Ｑ１はオン、スイッチング素
子Ｑ２はオフ状態であり、スイッチング素子Ｑ１のドレ
イン・ソース間電圧ＶDSはゼロボルトに低下している。
インダクタンスＬ１には直流入力電圧ＶINが印加される
ため、スイッチング素子Ｑ１のドレイン電流ＩD および
インダクタ電流ＩL1は所定の割合で傾斜上昇し、インダ
クタＬ１に所定のエネルギーが蓄えられる。また、平滑
コンデンサＣ０に蓄えられたエネルギーは、出力端子＋
Ｖ，−Ｖを介して直流出力電圧ＶOUT として供給され
る。
【００１２】次に、モード２に移行し、スイッチング素
子Ｑ１がターンオフすると、スイッチング素子Ｑ１のド
レイン電流ＩD はその供給が遮断されてゼロになる。こ
のとき、インダクタンスＬ１に蓄えられたエネルギーは
直流電圧源Ｅからの入力電圧ＶINと重畳されて、ダイオ
ードＤ２を介してコンデンサＣ２に吸収されると同時
に、コンデンサＣ１にも吸収され、さらに、インダクタ
ンスＬ２およびダイオードＤＯを介して出力端子＋Ｖ，
−Ｖ側に送り出される。そして、このエネルギーの移動
に伴って、インダクタ電流ＩL1は所定の割合で傾斜下降
するとともに、スイッチング素子Ｑ１のドレイン・ソー
ス間電圧ＶDSはコンデンサＣ１の充電によって傾斜上昇
し、かつ、コンデンサＣ２に流れ込む充電電流ＩC2は、
このコンデンサＣ２が充電されるのにしたがって傾斜下
降する。また、ダイオードＤ０の電流ＩDOは傾斜上昇
し、インダクタＬ２にはエネルギーが蓄えられ始める。
子Ｑ１がターンオフすると、スイッチング素子Ｑ１のド
レイン電流ＩD はその供給が遮断されてゼロになる。こ
のとき、インダクタンスＬ１に蓄えられたエネルギーは
直流電圧源Ｅからの入力電圧ＶINと重畳されて、ダイオ
ードＤ２を介してコンデンサＣ２に吸収されると同時
に、コンデンサＣ１にも吸収され、さらに、インダクタ
ンスＬ２およびダイオードＤＯを介して出力端子＋Ｖ，
−Ｖ側に送り出される。そして、このエネルギーの移動
に伴って、インダクタ電流ＩL1は所定の割合で傾斜下降
するとともに、スイッチング素子Ｑ１のドレイン・ソー
ス間電圧ＶDSはコンデンサＣ１の充電によって傾斜上昇
し、かつ、コンデンサＣ２に流れ込む充電電流ＩC2は、
このコンデンサＣ２が充電されるのにしたがって傾斜下
降する。また、ダイオードＤ０の電流ＩDOは傾斜上昇
し、インダクタＬ２にはエネルギーが蓄えられ始める。
【００１３】上記モード２において、所定のデッドタイ
ムｔ２が経過した後、モード３に移行し、制御回路１か
らの駆動信号によりスイッチング素子Ｑ２をターンオン
させる。このモード３では、コンデンサＣ２に流れ込む
電流ＩC2は前記モード２に引き続いて傾斜下降し、か
つ、インダクタ電流ＩL1も所定の割合で傾斜下降する。
また、ダイオードＤ０を流れる電流ＩDOも、インダクタ
Ｌ２にエネルギーが蓄えられるのにしたがって傾斜上昇
する。このとき、スイッチング素子Ｑ１のドレイン・ゲ
ート間電圧ＶDSは、コンデンサＣ１の充電電圧に保持さ
れる。
ムｔ２が経過した後、モード３に移行し、制御回路１か
らの駆動信号によりスイッチング素子Ｑ２をターンオン
させる。このモード３では、コンデンサＣ２に流れ込む
電流ＩC2は前記モード２に引き続いて傾斜下降し、か
つ、インダクタ電流ＩL1も所定の割合で傾斜下降する。
また、ダイオードＤ０を流れる電流ＩDOも、インダクタ
Ｌ２にエネルギーが蓄えられるのにしたがって傾斜上昇
する。このとき、スイッチング素子Ｑ１のドレイン・ゲ
ート間電圧ＶDSは、コンデンサＣ１の充電電圧に保持さ
れる。
【００１４】その後、コンデンサＣ２へのエネルギーの
移動が完了して、このコンデンサＣ２に流れ込む充電電
流ＩC2がゼロになると、次のモード４に移行する。すな
わち、このモード４において、コンデンサＣ２に蓄えら
れたエネルギーは、スイッチング素子Ｑ２を介してイン
ダクタンスＬ２側に移動し始めるため、前記モード３と
は逆方向の放電電流ＩC2が流れ出し、ダイオードＤ０を
流れる電流ＩDOはさらに傾斜上昇を続ける。
移動が完了して、このコンデンサＣ２に流れ込む充電電
流ＩC2がゼロになると、次のモード４に移行する。すな
わち、このモード４において、コンデンサＣ２に蓄えら
れたエネルギーは、スイッチング素子Ｑ２を介してイン
ダクタンスＬ２側に移動し始めるため、前記モード３と
は逆方向の放電電流ＩC2が流れ出し、ダイオードＤ０を
流れる電流ＩDOはさらに傾斜上昇を続ける。
【００１５】次いで、モード５に移行し、スイッチング
素子Ｑ２がターンオフすると、コンデンサＣ１からイン
ダクタンスＬ２への放電電流ＩC2の供給は直ちに遮断さ
れる。このとき、インダクタンスＬ２はダイオードＤ０
を流れる電流ＩD0の連続性を維持するために、コンデン
サＣ２に蓄えられていたエネルギーを受け取り、これに
よって、スイッチング素子Ｑ１のドレイン・ソース間電
圧ＶDSは傾斜下降し、かつ、コンデンサＣ２のエネルギ
ーの移動に伴って、ダイオードＤ０を流れる電流ＩD0も
次第に減少する。
素子Ｑ２がターンオフすると、コンデンサＣ１からイン
ダクタンスＬ２への放電電流ＩC2の供給は直ちに遮断さ
れる。このとき、インダクタンスＬ２はダイオードＤ０
を流れる電流ＩD0の連続性を維持するために、コンデン
サＣ２に蓄えられていたエネルギーを受け取り、これに
よって、スイッチング素子Ｑ１のドレイン・ソース間電
圧ＶDSは傾斜下降し、かつ、コンデンサＣ２のエネルギ
ーの移動に伴って、ダイオードＤ０を流れる電流ＩD0も
次第に減少する。
【００１６】そして、スイッチング素子Ｑ２がターンオ
フした後、デッドタイムｔ１を経て、スイッチング素子
Ｑ１はターンオンし、モード６に移行する。このモード
６の初期状態においては、既にコンデンサＣ２のエネル
ギーの移動が完了しているため、ダイオードＤ０を流れ
る電流ＩD0はゼロとなり、かつ、スイッチング素子Ｑ１
のドレイン・ソース間電圧ＶDSもゼロボルトに低下して
いる。したがって、スイッチング素子Ｑ１をオンした瞬
間には、スイッチング素子Ｑ１のドレイン電流ＩD の流
れは逆方向より順方向に転じるが、スイッチング素子Ｑ
１の電力損失はドレイン・ソース間電圧ＶDSがゼロボル
トのために皆無となり、いわゆる無損失スイッチングが
達成される。そして、このモード１からモード６に至る
動作を一定周期毎に繰返すことで、所定の直流出力電圧
ＶOUT が出力端子＋Ｖ，−Ｖ間に供給される。
フした後、デッドタイムｔ１を経て、スイッチング素子
Ｑ１はターンオンし、モード６に移行する。このモード
６の初期状態においては、既にコンデンサＣ２のエネル
ギーの移動が完了しているため、ダイオードＤ０を流れ
る電流ＩD0はゼロとなり、かつ、スイッチング素子Ｑ１
のドレイン・ソース間電圧ＶDSもゼロボルトに低下して
いる。したがって、スイッチング素子Ｑ１をオンした瞬
間には、スイッチング素子Ｑ１のドレイン電流ＩD の流
れは逆方向より順方向に転じるが、スイッチング素子Ｑ
１の電力損失はドレイン・ソース間電圧ＶDSがゼロボル
トのために皆無となり、いわゆる無損失スイッチングが
達成される。そして、このモード１からモード６に至る
動作を一定周期毎に繰返すことで、所定の直流出力電圧
ＶOUT が出力端子＋Ｖ，−Ｖ間に供給される。
【００１７】以上のように、上記実施例によれば、スイ
ッチング素子Ｑ１のドレイン・ソース間電圧ＶDSが略台
形波状になるように、コンデンサＣ１と第２のスイッチ
ング素子Ｑ２との直列回路をインダクタンスＬ１の両端
に接続するとともに、各スイッチング素子Ｑ１，Ｑ２に
対して、一定のデッドタイムｔ１，ｔ２を有する駆動信
号を交互に供給し、かつ、このスイッチング素子Ｑ１の
ドレイン・ソース間電圧ＶDSがゼロボルトになった後
に、スイッチング素子Ｑ１をターンオンさせるようにデ
ッドタイムｔ１を設定すれば、スイッチング素子Ｑ１の
ターンオン時における電力損失をゼロにすることができ
る。また、同時に、ダイオードＤ０からインダクタンス
Ｌ２側に流れるリカバリー電流によるスイッチング素子
Ｑ１のスイッチング損失をも阻止することが可能とな
る。
ッチング素子Ｑ１のドレイン・ソース間電圧ＶDSが略台
形波状になるように、コンデンサＣ１と第２のスイッチ
ング素子Ｑ２との直列回路をインダクタンスＬ１の両端
に接続するとともに、各スイッチング素子Ｑ１，Ｑ２に
対して、一定のデッドタイムｔ１，ｔ２を有する駆動信
号を交互に供給し、かつ、このスイッチング素子Ｑ１の
ドレイン・ソース間電圧ＶDSがゼロボルトになった後
に、スイッチング素子Ｑ１をターンオンさせるようにデ
ッドタイムｔ１を設定すれば、スイッチング素子Ｑ１の
ターンオン時における電力損失をゼロにすることができ
る。また、同時に、ダイオードＤ０からインダクタンス
Ｌ２側に流れるリカバリー電流によるスイッチング素子
Ｑ１のスイッチング損失をも阻止することが可能とな
る。
【００１８】なお、本考案は上記実施例に限定されるも
のではなく、本考案の要旨の範囲において種々の変形実
施が可能である。例えば、第１および第２のスイッチン
グ素子は、実施例中におけるＭＯＳ型ＦＥＴに限らず、
スイッチングトランジスタを用いることも可能である。
のではなく、本考案の要旨の範囲において種々の変形実
施が可能である。例えば、第１および第２のスイッチン
グ素子は、実施例中におけるＭＯＳ型ＦＥＴに限らず、
スイッチングトランジスタを用いることも可能である。
【００１９】
【考案の効果】本考案は、直流電圧源に接続される第１
のインダクタンスと第１のスイッチング素子との直列回
路と、前記第１のスイッチング素子の両端に接続される
ダイオードと平滑コンデンサとの直列回路とを備え、前
記第１のスイッチング素子がオンの時に前記第１のイン
ダクタンスにエネルギーを蓄え、前記第１のスイッチン
グ素子がオフの時にこのエネルギーを前記平滑コンデン
サに送り出すとともに、前記第１のインダクタンスから
のエネルギーを吸収するスナバーコンデンサを前記第１
のスイッチング素子の両端に接続した昇圧コンバータに
おいて、前記第１のインダクタンスの両端に接続される
コンデンサと第２のスイッチング素子との直列回路と、
前記第１のスイッチング素子とダイオードとの間に挿入
接続される第２のインダクタンスと、前記第１および第
２のスイッチング素子を交互にターンオンさせ、かつそ
の間に一定のデッドタイムが存在する駆動信号を供給す
る制御回路とを備えたものであり、第１のスイッチング
素子のターンオン時における電力損失をなくすことの可
能な昇圧コンバータを提供できる。
のインダクタンスと第１のスイッチング素子との直列回
路と、前記第１のスイッチング素子の両端に接続される
ダイオードと平滑コンデンサとの直列回路とを備え、前
記第１のスイッチング素子がオンの時に前記第１のイン
ダクタンスにエネルギーを蓄え、前記第１のスイッチン
グ素子がオフの時にこのエネルギーを前記平滑コンデン
サに送り出すとともに、前記第１のインダクタンスから
のエネルギーを吸収するスナバーコンデンサを前記第１
のスイッチング素子の両端に接続した昇圧コンバータに
おいて、前記第１のインダクタンスの両端に接続される
コンデンサと第２のスイッチング素子との直列回路と、
前記第１のスイッチング素子とダイオードとの間に挿入
接続される第２のインダクタンスと、前記第１および第
２のスイッチング素子を交互にターンオンさせ、かつそ
の間に一定のデッドタイムが存在する駆動信号を供給す
る制御回路とを備えたものであり、第１のスイッチング
素子のターンオン時における電力損失をなくすことの可
能な昇圧コンバータを提供できる。
【図１】本考案の一実施例を示す昇圧コンバータの回路
図である。
図である。
【図２】同上各部の波形図である。
【図３】従来例を示す昇圧コンバータの回路図である。
【図４】同上各部の波形図である。
１ 制御回路 Ｃ０ 平滑コンデンサ Ｃ１ スナバーコンデンサ Ｃ２ コンデンサ Ｄ０ ダイオード Ｅ 直流電圧源 Ｌ１ 第１のインダクタンス Ｌ２ 第２のインダクタンス Ｑ１ 第１のスイッチング素子 Ｑ２ 第２のスイッチング素子
Claims (1)
- 【請求項１】 直流電圧源に接続される第１のインダク
タンスと第１のスイッチング素子との直列回路と、前記
第１のスイッチング素子の両端に接続されるダイオード
と平滑コンデンサとの直列回路とを備え、前記第１のス
イッチング素子がオンの時に前記第１のインダクタンス
にエネルギーを蓄え、前記第１のスイッチング素子がオ
フの時にこのエネルギーを前記平滑コンデンサに送り出
すとともに、前記第１のインダクタンスからのエネルギ
ーを吸収するスナバーコンデンサを前記第１のスイッチ
ング素子の両端に接続した昇圧コンバータにおいて、前
記第１のインダクタンスの両端に接続されるコンデンサ
と第２のスイッチング素子との直列回路と、前記第１の
スイッチング素子とダイオードとの間に挿入接続される
第２のインダクタンスと、前記第１および第２のスイッ
チング素子を交互にターンオンさせ、かつその間に一定
のデッドタイムが存在する駆動信号を供給する制御回路
とを備えたことを特徴とする昇圧コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992069285U JP2596143Y2 (ja) | 1992-10-05 | 1992-10-05 | 昇圧コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992069285U JP2596143Y2 (ja) | 1992-10-05 | 1992-10-05 | 昇圧コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0636384U JPH0636384U (ja) | 1994-05-13 |
| JP2596143Y2 true JP2596143Y2 (ja) | 1999-06-07 |
Family
ID=13398193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992069285U Expired - Lifetime JP2596143Y2 (ja) | 1992-10-05 | 1992-10-05 | 昇圧コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596143Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5148447B2 (ja) * | 2008-10-10 | 2013-02-20 | 新電元工業株式会社 | スイッチング電源 |
| US8963617B1 (en) * | 2013-09-20 | 2015-02-24 | Linear Technology Corporation | Switching topology for connecting two nodes in electronic system |
| JP7283151B2 (ja) | 2019-03-18 | 2023-05-30 | 日本電気株式会社 | 電力増幅器 |
-
1992
- 1992-10-05 JP JP1992069285U patent/JP2596143Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0636384U (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
| US6452814B1 (en) | Zero voltage switching cells for power converters | |
| EP1243065B1 (en) | Resonant gate drive for synchronous rectifiers | |
| US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| US7339799B2 (en) | Switching power supply | |
| US5872705A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US5880940A (en) | Low cost high efficiency power converter | |
| US7492138B2 (en) | Synchronous rectifier circuits and method for utilizing common source inductance of the synchronous FET | |
| US6236191B1 (en) | Zero voltage switching boost topology | |
| JPH11103573A (ja) | 自己同期化駆動回路、同期整流器を駆動する方法及びパワーコンバータ | |
| US6836414B1 (en) | PWM half-bridge converter with dual-equally adjustable control signal dead-time | |
| US7092259B2 (en) | Active clamp DC/DC converter with resonant transition system | |
| JPH08196074A (ja) | Ｄｃ−ｄｃ変換器 | |
| US20060018133A1 (en) | Switching mode power converter having secondary side bias generating and driving circuit to provide synchronous rectification and active clamp | |
| JP3451419B2 (ja) | スイッチング電源装置 | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| US6430063B1 (en) | Control switch for synchronous rectification circuit of DC-DC converter | |
| JP2596143Y2 (ja) | 昇圧コンバータ | |
| US6798269B2 (en) | Bootstrap circuit in DC/DC static converters | |
| JP2596142Y2 (ja) | フライバック型コンバータ | |
| JPH0698540A (ja) | 同期整流回路 | |
| US20040223344A1 (en) | Active clamp DC/DC converter with resonant transition system | |
| JP4328417B2 (ja) | 電源回路 | |
| JP2751961B2 (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |