JP2596142Y2 - フライバック型コンバータ - Google Patents
フライバック型コンバータInfo
- Publication number
- JP2596142Y2 JP2596142Y2 JP1992069284U JP6928492U JP2596142Y2 JP 2596142 Y2 JP2596142 Y2 JP 2596142Y2 JP 1992069284 U JP1992069284 U JP 1992069284U JP 6928492 U JP6928492 U JP 6928492U JP 2596142 Y2 JP2596142 Y2 JP 2596142Y2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transformer
- turned
- capacitor
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、第１のスイッチング素
子の両端にスナバーコンデンサを接続してなるフライバ
ック型コンバータに関する。
子の両端にスナバーコンデンサを接続してなるフライバ
ック型コンバータに関する。
【０００２】
【従来の技術】図３は、この種の他励式フライバック型
コンバータの一例を示すものであり、同図において、１
は一次側と二次側とを絶縁するトランスであり、このト
ランス１の一次巻線１ＡとＭＯＳ型ＦＥＴからなる第１
のスイッチング素子Ｑ１との直列回路が直流電圧源２に
接続されることで、直流入力電圧ＶINが断続的にトラン
ス１の一次巻線１Ａに印加される。また、このトランス
１の一次巻線１Ａの両端には、コンデンサ３、抵抗４、
およびダイオード５により構成される周知のスナバー回
路６が接続されるとともに、前記スイッチング素子Ｑ１
の両端にスナバーコンデンサー７が接続される。一方、
トランス１の二次巻線１Ｂ側には、ダイオード８および
平滑コンデンサ９が接続され、出力端子＋Ｖ，−Ｖ間に
所定の直流出力電圧ＶOUT が供給される。この直流出力
電圧ＶOUT の変動は電圧検出回路10により検出され、こ
の検出信号がフォトカプラの発光ダイオード11を介して
フォトトランジスタ12に絶縁伝達される。そして、パル
ス幅制御回路13がフォトトランジスタ12の出力信号に基
づき、スイッチング素子Ｑ１に供給される駆動信号のパ
ルス導通幅を制御することにより、安定した直流出力電
圧ＶOUT を得ることが可能となる。
コンバータの一例を示すものであり、同図において、１
は一次側と二次側とを絶縁するトランスであり、このト
ランス１の一次巻線１ＡとＭＯＳ型ＦＥＴからなる第１
のスイッチング素子Ｑ１との直列回路が直流電圧源２に
接続されることで、直流入力電圧ＶINが断続的にトラン
ス１の一次巻線１Ａに印加される。また、このトランス
１の一次巻線１Ａの両端には、コンデンサ３、抵抗４、
およびダイオード５により構成される周知のスナバー回
路６が接続されるとともに、前記スイッチング素子Ｑ１
の両端にスナバーコンデンサー７が接続される。一方、
トランス１の二次巻線１Ｂ側には、ダイオード８および
平滑コンデンサ９が接続され、出力端子＋Ｖ，−Ｖ間に
所定の直流出力電圧ＶOUT が供給される。この直流出力
電圧ＶOUT の変動は電圧検出回路10により検出され、こ
の検出信号がフォトカプラの発光ダイオード11を介して
フォトトランジスタ12に絶縁伝達される。そして、パル
ス幅制御回路13がフォトトランジスタ12の出力信号に基
づき、スイッチング素子Ｑ１に供給される駆動信号のパ
ルス導通幅を制御することにより、安定した直流出力電
圧ＶOUT を得ることが可能となる。
【０００３】上記構成のフライバック型コンバータにお
いては、スイッチング素子Ｑ１がオンの時に、トランス
１の一次巻線１Ａにエネルギーを蓄え、スイッチング素
子Ｑ１がオフの時に、トランス１の二次巻線１Ｂよりダ
イオード８を介してエネルギーを送り出すようにしてい
る。このとき、スイッチング素子Ｑ１のターンオフ時に
は、トランス１の一次巻線１Ａに発生するフライバック
エネルギーが、ダイオード５を介してコンデンサ３に吸
収されると同時に、コンデンサ７にも吸収され、一方、
スイッチング素子Ｑ１がターンオンすると、コンデンサ
３に蓄えられたエネルギーは抵抗４により消費されると
ともに、コンデンサ７に蓄えられたエネルギーがスイッ
チング素子Ｑ１を介して直流電圧源２に戻される。この
一連の動作によって、スイッチング素子Ｑ１がオフした
瞬間における急激なスイッチング素子Ｑ１のドレイン・
ソース間電圧ＶDSの上昇を防ぐことができる。
いては、スイッチング素子Ｑ１がオンの時に、トランス
１の一次巻線１Ａにエネルギーを蓄え、スイッチング素
子Ｑ１がオフの時に、トランス１の二次巻線１Ｂよりダ
イオード８を介してエネルギーを送り出すようにしてい
る。このとき、スイッチング素子Ｑ１のターンオフ時に
は、トランス１の一次巻線１Ａに発生するフライバック
エネルギーが、ダイオード５を介してコンデンサ３に吸
収されると同時に、コンデンサ７にも吸収され、一方、
スイッチング素子Ｑ１がターンオンすると、コンデンサ
３に蓄えられたエネルギーは抵抗４により消費されると
ともに、コンデンサ７に蓄えられたエネルギーがスイッ
チング素子Ｑ１を介して直流電圧源２に戻される。この
一連の動作によって、スイッチング素子Ｑ１がオフした
瞬間における急激なスイッチング素子Ｑ１のドレイン・
ソース間電圧ＶDSの上昇を防ぐことができる。
【０００４】
【考案が解決しようとする課題】上記従来技術のコンバ
ータにおいて、スイッチング素子Ｑ１がターンオンする
直前には、コンデンサ７にエネルギーが蓄えられている
ため、図４におけるスイッチング素子Ｑ１のドレイン・
ソース間電圧ＶDSおよびドレイン電流ＩD の波形図に示
すように、スイッチング素子Ｑ１がターンオンした瞬間
に、コンデンサ７に蓄えられたエネルギーが放電し、急
峻なピーク電流ＩP としてドレイン電流ＩD に発生す
る。しかも、このピーク電流ＩP の発生時には、スイッ
チング素子Ｑ１のドレイン・ソース間電圧ＶDSがゼロボ
ルトまで低下していないため、前記ドレイン電流ＩD と
ドレイン・ソース間電圧ＶDSとの積により表わされるス
イッチング素子Ｑ１の電力損失が著しく増加するといっ
た問題点を有していた。
ータにおいて、スイッチング素子Ｑ１がターンオンする
直前には、コンデンサ７にエネルギーが蓄えられている
ため、図４におけるスイッチング素子Ｑ１のドレイン・
ソース間電圧ＶDSおよびドレイン電流ＩD の波形図に示
すように、スイッチング素子Ｑ１がターンオンした瞬間
に、コンデンサ７に蓄えられたエネルギーが放電し、急
峻なピーク電流ＩP としてドレイン電流ＩD に発生す
る。しかも、このピーク電流ＩP の発生時には、スイッ
チング素子Ｑ１のドレイン・ソース間電圧ＶDSがゼロボ
ルトまで低下していないため、前記ドレイン電流ＩD と
ドレイン・ソース間電圧ＶDSとの積により表わされるス
イッチング素子Ｑ１の電力損失が著しく増加するといっ
た問題点を有していた。
【０００５】そこで、本考案は上記問題点を解決して、
第１のスイッチング素子のターンオン時における電力損
失をなくすことの可能なフライバック型コンバータを提
供することを目的とする。
第１のスイッチング素子のターンオン時における電力損
失をなくすことの可能なフライバック型コンバータを提
供することを目的とする。
【０００６】
【課題を解決するための手段】本考案は、一次側と二次
側とを絶縁するトランスと、このトランスの一次巻線に
直流入力電圧を断続的に印加する第１のスイッチング素
子とを備え、前記第１のスイッチング素子がオンの時に
前記トランスにエネルギーを蓄え、前記第１のスイッチ
ング素子がオフの時に前記トランスの二次巻線よりエネ
ルギーを送り出すとともに、前記トランスに発生するフ
ライバックエネルギーを吸収するスナバーコンデンサを
前記第１のスイッチング素子の両端に接続したフライバ
ック型コンバータにおいて、前記トランスの一次巻線に
接続されるコンデンサと第２のスイッチング素子との直
列回路と、前記第１および第２のスイッチング素子を交
互にターンオンさせ、かつその間に一定のデッドタイム
が存在する駆動信号を供給する制御回路とを備えたもの
である。
側とを絶縁するトランスと、このトランスの一次巻線に
直流入力電圧を断続的に印加する第１のスイッチング素
子とを備え、前記第１のスイッチング素子がオンの時に
前記トランスにエネルギーを蓄え、前記第１のスイッチ
ング素子がオフの時に前記トランスの二次巻線よりエネ
ルギーを送り出すとともに、前記トランスに発生するフ
ライバックエネルギーを吸収するスナバーコンデンサを
前記第１のスイッチング素子の両端に接続したフライバ
ック型コンバータにおいて、前記トランスの一次巻線に
接続されるコンデンサと第２のスイッチング素子との直
列回路と、前記第１および第２のスイッチング素子を交
互にターンオンさせ、かつその間に一定のデッドタイム
が存在する駆動信号を供給する制御回路とを備えたもの
である。
【０００７】
【作用】上記構成により、第１のスイッチング素子がタ
ーンオフすると、各コンデンサにトランスの一次巻線よ
り発生するフライバックエネルギーが吸収され、次い
で、所定のデッドタイムを経て第２のスイッチング素子
がターンオンすると、この第２のスイッチング素子と直
列回路をなすコンデンサが、トランスの一次巻線を介し
て放電する。その後、第２のスイッチング素子がターン
オフすると、トランスの一次巻線は電流の連続性を維持
するために、スナバーコンデンサを放電させ、第１のス
イッチング素子の両端電圧はゼロボルトに低下する。こ
の状態で第１のスイッチング素子をターンオンさせるよ
うにデッドタイムを設定すれば、第１のスイッチング素
子において無損失スイッチングが達成される。
ーンオフすると、各コンデンサにトランスの一次巻線よ
り発生するフライバックエネルギーが吸収され、次い
で、所定のデッドタイムを経て第２のスイッチング素子
がターンオンすると、この第２のスイッチング素子と直
列回路をなすコンデンサが、トランスの一次巻線を介し
て放電する。その後、第２のスイッチング素子がターン
オフすると、トランスの一次巻線は電流の連続性を維持
するために、スナバーコンデンサを放電させ、第１のス
イッチング素子の両端電圧はゼロボルトに低下する。こ
の状態で第１のスイッチング素子をターンオンさせるよ
うにデッドタイムを設定すれば、第１のスイッチング素
子において無損失スイッチングが達成される。
【０００８】
【実施例】以下、本考案の一実施例につき、図１および
図２を参照して説明する。なお、図１において、前記従
来例における図３の回路図と同一部分には同一符号を付
し、その共通する部分の詳細なる説明は省略する。
図２を参照して説明する。なお、図１において、前記従
来例における図３の回路図と同一部分には同一符号を付
し、その共通する部分の詳細なる説明は省略する。
【０００９】図１は、本考案におけるフライバック型コ
ンバータの回路図を示すものである。同図において、ト
ランス１の一次巻線１Ａには、従来例におけるスナバー
回路６に代わり、フライバックエネルギーをクランプす
るためのコンデンサ21と、ＭＯＳ型ＦＥＴからなる第２
のスイッチング素子Ｑ２との直列回路が接続される。ま
た、スイッチング素子Ｑ２の両端には外付けのダイオー
ド22が接続されているが、スイッチング素子Ｑ２がＭＯ
Ｓ型ＦＥＴにより構成される場合、内蔵するボディダイ
オードを利用することも可能である。そして、制御回路
たるパルス幅制御回路13が、各スイッチング素子Ｑ１，
Ｑ２を交互にターンオンさせるとともに、スイッチング
素子Ｑ１がターンオフした後スイッチング素子Ｑ２がタ
ーンオンするまでの間と、スイッチング素子Ｑ２がター
ンオフした後スイッチング素子Ｑ１がターンオンするま
での間に、それぞれ一定のデッドタイムｔ１，ｔ２が存
在するような駆動信号を、スイッチング素子Ｑ１，Ｑ２
のゲートに供給する点以外は、前記図３と同一の回路構
成となっている。
ンバータの回路図を示すものである。同図において、ト
ランス１の一次巻線１Ａには、従来例におけるスナバー
回路６に代わり、フライバックエネルギーをクランプす
るためのコンデンサ21と、ＭＯＳ型ＦＥＴからなる第２
のスイッチング素子Ｑ２との直列回路が接続される。ま
た、スイッチング素子Ｑ２の両端には外付けのダイオー
ド22が接続されているが、スイッチング素子Ｑ２がＭＯ
Ｓ型ＦＥＴにより構成される場合、内蔵するボディダイ
オードを利用することも可能である。そして、制御回路
たるパルス幅制御回路13が、各スイッチング素子Ｑ１，
Ｑ２を交互にターンオンさせるとともに、スイッチング
素子Ｑ１がターンオフした後スイッチング素子Ｑ２がタ
ーンオンするまでの間と、スイッチング素子Ｑ２がター
ンオフした後スイッチング素子Ｑ１がターンオンするま
での間に、それぞれ一定のデッドタイムｔ１，ｔ２が存
在するような駆動信号を、スイッチング素子Ｑ１，Ｑ２
のゲートに供給する点以外は、前記図３と同一の回路構
成となっている。
【００１０】次に、上記構成に付き、その作用を図２の
波形図に基づいて説明する。なお、図２は、スイッチン
グ素子Ｑ２のゲート・ソース間電圧ＶGS、スイッチング
素子Ｑ１のゲート・ソース間電圧ＶGS、スイッチング素
子Ｑ１のドレイン・ソース間電圧ＶDS、並びにトランス
１の一次巻線１Ａを流れるインダクタ電流Ｉ１の各波形
を、上段より順に示している。
波形図に基づいて説明する。なお、図２は、スイッチン
グ素子Ｑ２のゲート・ソース間電圧ＶGS、スイッチング
素子Ｑ１のゲート・ソース間電圧ＶGS、スイッチング素
子Ｑ１のドレイン・ソース間電圧ＶDS、並びにトランス
１の一次巻線１Ａを流れるインダクタ電流Ｉ１の各波形
を、上段より順に示している。
【００１１】先ず、図１に示すコンバータが、図２にお
けるモード１の状態にあるものと仮定する。モード１に
おいて、スイッチング素子Ｑ１はオン、スイッチング素
子Ｑ２はオフ状態であり、スイッチング素子Ｑ１のドレ
イン・ソース間電圧ＶDSはゼロボルトに低下する。この
とき、トランス１の一次巻線１Ａに直流入力電圧ＶINが
印加され、かつ、二次巻線１Ｂから誘起される電圧がダ
イオード８に対して逆方向に加わるため、スイッチング
素子Ｑ１のオン時間に比例してトランス１にエネルギー
が蓄えられるとともに、インダクタ電流Ｉ１は所定の割
合で傾斜上昇する。次に、モード２において、スイッチ
ング素子Ｑ１がターンオフすると、トランス１に蓄えら
れたエネルギーは、二次巻線１Ｂよりダイオード８を介
して出力端子＋Ｖ，−Ｖ側に送り出され、また、トラン
ス１の一次巻線１Ａからのフライバックエネルギーは、
ダイオード22を介してコンデンサ21に吸収されると同時
にコンデンサ７にも吸収される。そして、このエネルギ
ーの移動に伴って、インダクタ電流Ｉ１は所定の割合で
傾斜下降するとともに、スイッチング素子Ｑ１のドレイ
ン・ソース間電圧ＶDSが傾斜上昇する。
けるモード１の状態にあるものと仮定する。モード１に
おいて、スイッチング素子Ｑ１はオン、スイッチング素
子Ｑ２はオフ状態であり、スイッチング素子Ｑ１のドレ
イン・ソース間電圧ＶDSはゼロボルトに低下する。この
とき、トランス１の一次巻線１Ａに直流入力電圧ＶINが
印加され、かつ、二次巻線１Ｂから誘起される電圧がダ
イオード８に対して逆方向に加わるため、スイッチング
素子Ｑ１のオン時間に比例してトランス１にエネルギー
が蓄えられるとともに、インダクタ電流Ｉ１は所定の割
合で傾斜上昇する。次に、モード２において、スイッチ
ング素子Ｑ１がターンオフすると、トランス１に蓄えら
れたエネルギーは、二次巻線１Ｂよりダイオード８を介
して出力端子＋Ｖ，−Ｖ側に送り出され、また、トラン
ス１の一次巻線１Ａからのフライバックエネルギーは、
ダイオード22を介してコンデンサ21に吸収されると同時
にコンデンサ７にも吸収される。そして、このエネルギ
ーの移動に伴って、インダクタ電流Ｉ１は所定の割合で
傾斜下降するとともに、スイッチング素子Ｑ１のドレイ
ン・ソース間電圧ＶDSが傾斜上昇する。
【００１２】上記モード２において、所定のデッドタイ
ムｔ２が経過した後、モード３に移行し、パルス幅制御
回路13からの駆動信号によりスイッチング素子Ｑ２をタ
ーンオンさせる。このモード３では、トランス１の一次
巻線１Ａからのフライバックエネルギーはコンデンサ21
に吸収され続け、インダクタ電流Ｉ１はモード２に引き
続き所定の割合で傾斜下降する。そして、次のモード４
において、コンデンサ21へのエネルギーの移動が完了す
ると、このコンデンサ21に蓄えられたエネルギーがスイ
ッチング素子Ｑ２を通過してトランス１の一次巻線１Ａ
側に移動するため、モード３とは逆方向のインダクタ電
流Ｉ１が流れ出し、コンデンサ21は放電する。
ムｔ２が経過した後、モード３に移行し、パルス幅制御
回路13からの駆動信号によりスイッチング素子Ｑ２をタ
ーンオンさせる。このモード３では、トランス１の一次
巻線１Ａからのフライバックエネルギーはコンデンサ21
に吸収され続け、インダクタ電流Ｉ１はモード２に引き
続き所定の割合で傾斜下降する。そして、次のモード４
において、コンデンサ21へのエネルギーの移動が完了す
ると、このコンデンサ21に蓄えられたエネルギーがスイ
ッチング素子Ｑ２を通過してトランス１の一次巻線１Ａ
側に移動するため、モード３とは逆方向のインダクタ電
流Ｉ１が流れ出し、コンデンサ21は放電する。
【００１３】次いで、モード５に移行し、スイッチング
素子Ｑ２がターンオフすると、インダクタ電流Ｉ１の連
続性を維持するために、コンデンサ７に蓄えられていた
エネルギーがトランス１の一次巻線１Ａ側に移動する。
このとき、コンデンサ７は放電して、スイッチング素子
Ｑ１のドレイン・ソース間電圧ＶDSは傾斜下降するとと
もに、逆方向に流れるインダクタ電流Ｉ１は次第に減少
する。そして、スイッチング素子Ｑ２がターンオフした
後、デッドタイムｔ１を経て、スイッチング素子Ｑ１は
ターンオンし、モード６に移行する。このモード６にお
いては、既にスイッチング素子Ｑ１のドレイン・ソース
間電圧ＶDSがゼロボルトに低下しているため、スイッチ
ング素子Ｑ１の電力損失は皆無となり、いわゆる無損失
スイッチングが達成される。また、インダクタ電流Ｉ１
の流れは逆方向より順方向に転じるが、ダイオード８を
流れる二次巻線１Ｂからの二次電流がゼロに達し、リカ
バリー電流が発生する状態になると、再び前記モード１
に移行し、この一連の動作を一定周期で繰返すことで、
所定の直流出力電圧ＶOUT が出力端子＋Ｖ，−Ｖ間に供
給される。
素子Ｑ２がターンオフすると、インダクタ電流Ｉ１の連
続性を維持するために、コンデンサ７に蓄えられていた
エネルギーがトランス１の一次巻線１Ａ側に移動する。
このとき、コンデンサ７は放電して、スイッチング素子
Ｑ１のドレイン・ソース間電圧ＶDSは傾斜下降するとと
もに、逆方向に流れるインダクタ電流Ｉ１は次第に減少
する。そして、スイッチング素子Ｑ２がターンオフした
後、デッドタイムｔ１を経て、スイッチング素子Ｑ１は
ターンオンし、モード６に移行する。このモード６にお
いては、既にスイッチング素子Ｑ１のドレイン・ソース
間電圧ＶDSがゼロボルトに低下しているため、スイッチ
ング素子Ｑ１の電力損失は皆無となり、いわゆる無損失
スイッチングが達成される。また、インダクタ電流Ｉ１
の流れは逆方向より順方向に転じるが、ダイオード８を
流れる二次巻線１Ｂからの二次電流がゼロに達し、リカ
バリー電流が発生する状態になると、再び前記モード１
に移行し、この一連の動作を一定周期で繰返すことで、
所定の直流出力電圧ＶOUT が出力端子＋Ｖ，−Ｖ間に供
給される。
【００１４】以上のように、上記実施例によれば、スイ
ッチング素子Ｑ１のドレイン・ソース間電圧ＶDSが略台
形波状になるように、コンデンサ21と第２のスイッチン
グ素子Ｑ２との直列回路をトランス１の一次巻線１Ａに
接続するとともに、各スイッチング素子Ｑ１，Ｑ２に対
して、一定のデッドタイムｔ１，ｔ２を有する駆動信号
を交互に供給し、かつ、このスイッチング素子Ｑ１のド
レイン・ソース間電圧ＶDSがゼロボルトになった後に、
スイッチング素子Ｑ１をターンオンさせるようにデッド
タイムｔ１を設定すれば、スナバーコンデンサ７の影響
を受けることなく、スイッチング素子Ｑ１のターンオン
時における電力損失をゼロにすることができる。また、
同時に、ダイオード８のリカバリー電流によるスイッチ
ング素子Ｑ１のスイッチング損失をも阻止することが可
能となる。
ッチング素子Ｑ１のドレイン・ソース間電圧ＶDSが略台
形波状になるように、コンデンサ21と第２のスイッチン
グ素子Ｑ２との直列回路をトランス１の一次巻線１Ａに
接続するとともに、各スイッチング素子Ｑ１，Ｑ２に対
して、一定のデッドタイムｔ１，ｔ２を有する駆動信号
を交互に供給し、かつ、このスイッチング素子Ｑ１のド
レイン・ソース間電圧ＶDSがゼロボルトになった後に、
スイッチング素子Ｑ１をターンオンさせるようにデッド
タイムｔ１を設定すれば、スナバーコンデンサ７の影響
を受けることなく、スイッチング素子Ｑ１のターンオン
時における電力損失をゼロにすることができる。また、
同時に、ダイオード８のリカバリー電流によるスイッチ
ング素子Ｑ１のスイッチング損失をも阻止することが可
能となる。
【００１５】なお、本考案は上記実施例に限定されるも
のではなく、本考案の要旨の範囲において種々の変形実
施が可能である。例えば、第１および第２のスイッチン
グ素子は、実施例中におけるＭＯＳ型ＦＥＴに限らず、
スイッチングトランジスタを用いることも可能である。
のではなく、本考案の要旨の範囲において種々の変形実
施が可能である。例えば、第１および第２のスイッチン
グ素子は、実施例中におけるＭＯＳ型ＦＥＴに限らず、
スイッチングトランジスタを用いることも可能である。
【００１６】
【考案の効果】本考案は、一次側と二次側とを絶縁する
トランスと、このトランスの一次巻線に直流入力電圧を
断続的に印加する第１のスイッチング素子とを備え、前
記第１のスイッチング素子がオンの時に前記トランスに
エネルギーを蓄え、前記第１のスイッチング素子がオフ
の時に前記トランスの二次巻線よりエネルギーを送り出
すとともに、前記トランスの一次巻線からのフライバッ
クエネルギーを吸収するスナバーコンデンサを前記第１
のスイッチング素子の両端に接続したフライバック型コ
ンバータにおいて、前記トランスの一次巻線に接続され
るコンデンサと第２のスイッチング素子との直列回路
と、前記第１および第２のスイッチング素子を交互にタ
ーンオンさせ、かつその間に一定のデッドタイムが存在
する駆動信号を供給する制御回路とを備えたものであ
り、第１のスイッチング素子のターンオン時における電
力損失をなくすことの可能なフライバック型コンバータ
を提供できる。
トランスと、このトランスの一次巻線に直流入力電圧を
断続的に印加する第１のスイッチング素子とを備え、前
記第１のスイッチング素子がオンの時に前記トランスに
エネルギーを蓄え、前記第１のスイッチング素子がオフ
の時に前記トランスの二次巻線よりエネルギーを送り出
すとともに、前記トランスの一次巻線からのフライバッ
クエネルギーを吸収するスナバーコンデンサを前記第１
のスイッチング素子の両端に接続したフライバック型コ
ンバータにおいて、前記トランスの一次巻線に接続され
るコンデンサと第２のスイッチング素子との直列回路
と、前記第１および第２のスイッチング素子を交互にタ
ーンオンさせ、かつその間に一定のデッドタイムが存在
する駆動信号を供給する制御回路とを備えたものであ
り、第１のスイッチング素子のターンオン時における電
力損失をなくすことの可能なフライバック型コンバータ
を提供できる。
【図面の簡単な説明】
【図１】本考案の一実施例を示すフライバック型コンバ
ータの回路図である。
ータの回路図である。
【図２】同上各部の波形図である。
【図３】従来例を示すフライバック型コンバータの回路
図である。
図である。
【図４】同上各部の波形図である。
【符号の説明】 １ トランス ７ スナバーコンデンサ 13 パルス幅制御回路（制御回路） 21 コンデンサ Ｑ１ 第１のスイッチング素子 Ｑ２ 第２のスイッチング素子
フロントページの続き (56)参考文献 特開 平５−56638（ＪＰ，Ａ) 特開 平３−56069（ＪＰ，Ａ) 特開 平３−21567（ＪＰ，Ａ) 特開 昭59−44177（ＪＰ，Ａ) 特開 平４−271268（ＪＰ，Ａ) 実開 平５−48587（ＪＰ，Ｕ) 実開 平４−72882（ＪＰ，Ｕ) 特公 昭63−67428（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44
Claims (1)
- 【請求項１】 一次側と二次側とを絶縁するトランス
と、このトランスの一次巻線に直流入力電圧を断続的に
印加する第１のスイッチング素子とを備え、前記第１の
スイッチング素子がオンの時に前記トランスにエネルギ
ーを蓄え、前記第１のスイッチング素子がオフの時に前
記トランスの二次巻線よりエネルギーを送り出すととも
に、前記トランスの一次巻線からのフライバックエネル
ギーを吸収するスナバーコンデンサを前記第１のスイッ
チング素子の両端に接続したフライバック型コンバータ
において、前記トランスの一次巻線に接続されるコンデ
ンサと第２のスイッチング素子との直列回路と、前記第
１および第２のスイッチング素子を交互にターンオンさ
せ、かつその間に一定のデッドタイムが存在する駆動信
号を供給する制御回路とを備えたことを特徴とするフラ
イバック型コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992069284U JP2596142Y2 (ja) | 1992-10-05 | 1992-10-05 | フライバック型コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992069284U JP2596142Y2 (ja) | 1992-10-05 | 1992-10-05 | フライバック型コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0636392U JPH0636392U (ja) | 1994-05-13 |
| JP2596142Y2 true JP2596142Y2 (ja) | 1999-06-07 |
Family
ID=13398168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992069284U Expired - Lifetime JP2596142Y2 (ja) | 1992-10-05 | 1992-10-05 | フライバック型コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596142Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017017851A (ja) * | 2015-06-30 | 2017-01-19 | ダイハツ工業株式会社 | プラズマリアクタ用電源装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341458B2 (ja) * | 1994-05-31 | 2002-11-05 | デンセイ・ラムダ株式会社 | 電源装置 |
| JP3395859B2 (ja) * | 1994-05-31 | 2003-04-14 | デンセイ・ラムダ株式会社 | スイッチング電源装置 |
| US5973939A (en) * | 1996-08-29 | 1999-10-26 | Trw Inc. | Double forward converter with soft-PWM switching |
| JP3585025B2 (ja) * | 1998-10-05 | 2004-11-04 | 富士電機デバイステクノロジー株式会社 | Ａｃ／ｄｃコンバータ |
| JP3236269B2 (ja) * | 1999-02-25 | 2001-12-10 | エヌイーシーマイクロシステム株式会社 | スイッチング電源 |
| JP3707409B2 (ja) * | 2001-09-10 | 2005-10-19 | 株式会社村田製作所 | スイッチング電源装置 |
| JP6853851B2 (ja) | 2018-07-03 | 2021-03-31 | 台達電子企業管理（上海）有限公司 | フライバックコンバータの制御方法及び装置 |
-
1992
- 1992-10-05 JP JP1992069284U patent/JP2596142Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017017851A (ja) * | 2015-06-30 | 2017-01-19 | ダイハツ工業株式会社 | プラズマリアクタ用電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0636392U (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475887B2 (ja) | スイッチング電源装置 | |
| US7830684B2 (en) | Reverse biasing active snubber | |
| JPH0357713B2 (ja) | ||
| JPH0357712B2 (ja) | ||
| JP2596142Y2 (ja) | フライバック型コンバータ | |
| JP2001346379A (ja) | スイッチング電源装置 | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| US7400519B2 (en) | Switching power supply | |
| JP3041842B2 (ja) | 共振型スイッチング電源 | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| JPH06311743A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6163467A (en) | Switching power supply for generating DC voltage by synchronous rectification | |
| JP2751961B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2596143Y2 (ja) | 昇圧コンバータ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP3483501B2 (ja) | 同期整流回路のドライブ回路 | |
| JP2716221B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH07337006A (ja) | 同期整流回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP3010903B2 (ja) | 電圧共振型スイッチング電源 | |
| JP2606997Y2 (ja) | スイッチング電源装置 | |
| EP1145415A1 (en) | A synchronous flyback converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |