JPH0635626A - メモリカード装置 - Google Patents
メモリカード装置Info
- Publication number
- JPH0635626A JPH0635626A JP21542192A JP21542192A JPH0635626A JP H0635626 A JPH0635626 A JP H0635626A JP 21542192 A JP21542192 A JP 21542192A JP 21542192 A JP21542192 A JP 21542192A JP H0635626 A JPH0635626 A JP H0635626A
- Authority
- JP
- Japan
- Prior art keywords
- fat
- memory card
- data
- cpu
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ＤＯＳファイルフォーマット形式のメモリカ
ード装置において、処理能力の低いＣＰＵを用いた電子
機器においてもメモリカードのデータの読み書きを、Ｃ
ＰＵに負荷をかけることなく高速に行う。 【構成】 ＣＰＵ１はメモリカード３より必要なデータ
を読み出し、ＦＡＴコントローラ２に与える。ＦＡＴコ
ントローラ２はメモリカード３より読み出したＦＡＴよ
り未使用のファイルが連続しているＦＡＴを作成し、さ
らに実際のＦＡＴとの間の変換テーブルを作成する。Ｃ
ＰＵ１はＦＡＴコントローラ２を介してメモリカード３
のアドレスレジスタにＩ／Ｏアドレスを設定し、データ
を書き込む。ＣＰＵ１はＦＡＴコントローラ２でアドレ
ス変換が行われるので、連続したアドレスに対し書き込
みを行え、クラスタが変わっても新たにアドレスを計算
する必要はない。
ード装置において、処理能力の低いＣＰＵを用いた電子
機器においてもメモリカードのデータの読み書きを、Ｃ
ＰＵに負荷をかけることなく高速に行う。 【構成】 ＣＰＵ１はメモリカード３より必要なデータ
を読み出し、ＦＡＴコントローラ２に与える。ＦＡＴコ
ントローラ２はメモリカード３より読み出したＦＡＴよ
り未使用のファイルが連続しているＦＡＴを作成し、さ
らに実際のＦＡＴとの間の変換テーブルを作成する。Ｃ
ＰＵ１はＦＡＴコントローラ２を介してメモリカード３
のアドレスレジスタにＩ／Ｏアドレスを設定し、データ
を書き込む。ＣＰＵ１はＦＡＴコントローラ２でアドレ
ス変換が行われるので、連続したアドレスに対し書き込
みを行え、クラスタが変わっても新たにアドレスを計算
する必要はない。
Description
【０００１】
【産業上の利用分野】本発明は電子機器に装着して用い
る外部記憶装置、さらに詳しくいえば、半導体メモリで
構成されるメモリカード装置に関する。
る外部記憶装置、さらに詳しくいえば、半導体メモリで
構成されるメモリカード装置に関する。
【０００２】
【従来の技術】記録媒体としてメモリカードを用いる電
子機器の小形化，薄型化および軽量化が目覚ましい速度
で進んでいる。とりわけ、パソコン，電子手帳の小形化
軽量化は著しい。このような状況下で、ハードディス
ク，フロッピーディスク等の代わりにメモリカードの利
用が増大している。メモリカードでは複数の機器間でデ
ータの交換を行うために、互換性のあるデータ記憶形式
としてＤＯＳファイルフォーマットが用いられるのが一
般的である。メモリカードはこのＤＯＳファイルフォー
マットを用いることによってパーソナルコンピュータ等
の機器間のデータ交換を容易にしている。パーソナルコ
ンピュータにおいては、このファイルフォーマットは一
般的にオペレーティングシステムに用いているファイル
フォーマットであるので、容易にメモリカードを読み書
きする機能を構築することができる。
子機器の小形化，薄型化および軽量化が目覚ましい速度
で進んでいる。とりわけ、パソコン，電子手帳の小形化
軽量化は著しい。このような状況下で、ハードディス
ク，フロッピーディスク等の代わりにメモリカードの利
用が増大している。メモリカードでは複数の機器間でデ
ータの交換を行うために、互換性のあるデータ記憶形式
としてＤＯＳファイルフォーマットが用いられるのが一
般的である。メモリカードはこのＤＯＳファイルフォー
マットを用いることによってパーソナルコンピュータ等
の機器間のデータ交換を容易にしている。パーソナルコ
ンピュータにおいては、このファイルフォーマットは一
般的にオペレーティングシステムに用いているファイル
フォーマットであるので、容易にメモリカードを読み書
きする機能を構築することができる。
【０００３】
【発明が解決しようとする課題】しかしながら、一層の
小形軽量を望む電子機器では、メモリカードにこのＤＯ
Ｓファイルフォーマット形式でデータを記憶する機能を
構築するのはその機器のＣＰＵの負荷を重くするもので
ある。ＤＯＳファイルフォーマット形式のメモリカード
は記憶領域が所定の記憶容量に分割され、その１つをク
ラスタと呼ばれる複数の記憶領域に分割されている。ま
た、ブロックデバイスの場合、読み出しおよび書き込み
動作はクラスタ単位で行わなければならない。例えば、
データをメモリカードに書き込む際、まずデータを書き
込む機器のＣＰＵはＦＡＴ（ファイルアロケーションテ
ーブル）を調べ、未使用のクラスタを検索しそのクラス
タの物理アドレスを計算し、そのクラスタに順次データ
を書き込むように制御する。次にその書き込もうとして
いるデータがそのクラスタにすべて記憶できなかった場
合、ＣＰＵは次の未使用クラスタを検索し同様の書き込
み作業を行う。この作業は書き込もうとしているデータ
がすべて書き込まれるまで継続される。読み出し動作も
同様に、読み出そうとしているクラスタのアドレスをＦ
ＡＴから計算し、そのクラスタから順次データを読み出
しデータをすべて読み出すまでＦＡＴのチェーンを検索
しそのＦＡＴに対応するアドレスを計算しデータを読み
出していく。
小形軽量を望む電子機器では、メモリカードにこのＤＯ
Ｓファイルフォーマット形式でデータを記憶する機能を
構築するのはその機器のＣＰＵの負荷を重くするもので
ある。ＤＯＳファイルフォーマット形式のメモリカード
は記憶領域が所定の記憶容量に分割され、その１つをク
ラスタと呼ばれる複数の記憶領域に分割されている。ま
た、ブロックデバイスの場合、読み出しおよび書き込み
動作はクラスタ単位で行わなければならない。例えば、
データをメモリカードに書き込む際、まずデータを書き
込む機器のＣＰＵはＦＡＴ（ファイルアロケーションテ
ーブル）を調べ、未使用のクラスタを検索しそのクラス
タの物理アドレスを計算し、そのクラスタに順次データ
を書き込むように制御する。次にその書き込もうとして
いるデータがそのクラスタにすべて記憶できなかった場
合、ＣＰＵは次の未使用クラスタを検索し同様の書き込
み作業を行う。この作業は書き込もうとしているデータ
がすべて書き込まれるまで継続される。読み出し動作も
同様に、読み出そうとしているクラスタのアドレスをＦ
ＡＴから計算し、そのクラスタから順次データを読み出
しデータをすべて読み出すまでＦＡＴのチェーンを検索
しそのＦＡＴに対応するアドレスを計算しデータを読み
出していく。
【０００４】上記の方法はパーソナルコンピュータ等の
機器では実用上問題は生じないが、携帯性を重視した機
器ではＣＰＵの負荷が重くなり、かつＣＰＵがクラスタ
のアドレスを計算し、データの読み書きを行うと時間が
かかるという問題があった。本発明の目的は上記問題を
解決するもので、処理能力の低いＣＰＵを用いた電子機
器においてもメモリカードのデータの読み書きを、ＣＰ
Ｕに負荷をかけることなく高速に行えるメモリカード装
置を提供することにある。
機器では実用上問題は生じないが、携帯性を重視した機
器ではＣＰＵの負荷が重くなり、かつＣＰＵがクラスタ
のアドレスを計算し、データの読み書きを行うと時間が
かかるという問題があった。本発明の目的は上記問題を
解決するもので、処理能力の低いＣＰＵを用いた電子機
器においてもメモリカードのデータの読み書きを、ＣＰ
Ｕに負荷をかけることなく高速に行えるメモリカード装
置を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に本発明によるメモリカード装置は半導体記憶素子と前
記半導体記憶素子に対し読み書き制御を行うメモリ制御
部とを有するメモリカードと、前記メモリカードが装着
され、前記メモリカードとの間でデータの書き込み読み
出しを行うＣＰＵとから構成され、前記半導体記憶素子
はクラスタ単位で分割され、前記ＣＰＵは前記メモリカ
ードに記憶されているＦＡＴを読み出し、それを参考に
アクセスすべきクラスタのアドレスを決定してアクセス
を行うＤＯＳファイルフォーマット形式のメモリカード
装置において、前記ＣＰＵと前記メモリカードの間のデ
ータの読み書きの制御を介在するＦＡＴコントローラを
設け、前記ＣＰＵは前記メモリカードをアクセスする場
合、前記メモリカードより必要なデータを読取り、前記
ＦＡＴコントローラに与え、前記ＦＡＴコントローラは
前記ＣＰＵからのデータに基づき前記メモリカードより
ＦＡＴを読み込み、未使用のファイルが連続しているＦ
ＡＴおよび前記未使用のファイルが連続しているＦＡＴ
と前記読み込んだＦＡＴとの対応をとる変換テーブルを
作成し、前記ＣＰＵに対し、前記未使用のファイルが連
続しているＦＡＴの情報を出力し、前記ＣＰＵは前記未
使用のファイルが連続しているＦＡＴに基づきアドレス
を決定し、前記決定されたアドレスは前記変換テーブル
によって変換され前記メモリカードのアドレスレジスタ
に設定されるように構成されている。
に本発明によるメモリカード装置は半導体記憶素子と前
記半導体記憶素子に対し読み書き制御を行うメモリ制御
部とを有するメモリカードと、前記メモリカードが装着
され、前記メモリカードとの間でデータの書き込み読み
出しを行うＣＰＵとから構成され、前記半導体記憶素子
はクラスタ単位で分割され、前記ＣＰＵは前記メモリカ
ードに記憶されているＦＡＴを読み出し、それを参考に
アクセスすべきクラスタのアドレスを決定してアクセス
を行うＤＯＳファイルフォーマット形式のメモリカード
装置において、前記ＣＰＵと前記メモリカードの間のデ
ータの読み書きの制御を介在するＦＡＴコントローラを
設け、前記ＣＰＵは前記メモリカードをアクセスする場
合、前記メモリカードより必要なデータを読取り、前記
ＦＡＴコントローラに与え、前記ＦＡＴコントローラは
前記ＣＰＵからのデータに基づき前記メモリカードより
ＦＡＴを読み込み、未使用のファイルが連続しているＦ
ＡＴおよび前記未使用のファイルが連続しているＦＡＴ
と前記読み込んだＦＡＴとの対応をとる変換テーブルを
作成し、前記ＣＰＵに対し、前記未使用のファイルが連
続しているＦＡＴの情報を出力し、前記ＣＰＵは前記未
使用のファイルが連続しているＦＡＴに基づきアドレス
を決定し、前記決定されたアドレスは前記変換テーブル
によって変換され前記メモリカードのアドレスレジスタ
に設定されるように構成されている。
【０００６】
【作用】上記構成によれば、ＣＰＵにとってアクセスす
るアドレスが連続して見え、ＣＰＵはクラスタが変わる
都度データを読み書きするアドレスを計算することなく
データの読み書きができる。したがって、ＣＰＵにとっ
て負荷が軽減化するとともに読み書きの速度の高速化が
図れる。
るアドレスが連続して見え、ＣＰＵはクラスタが変わる
都度データを読み書きするアドレスを計算することなく
データの読み書きができる。したがって、ＣＰＵにとっ
て負荷が軽減化するとともに読み書きの速度の高速化が
図れる。
【０００７】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明によるメモリカード装置の実施
例を示すブロック図である。本図は自動インクリメント
機能を有するＩ／Ｏ方式のメモリカードの例である。Ｉ
／Ｏ方式のメモリカードは、データの読み書きを行う場
合、まずメモリカード内のアドレスレジスタにその読み
書きを行うアドレスを書き込み、次にそのアドレスへの
読み書きを行い、ついでまた読み書きするアドレスをメ
モリカード内のアドレスレジスタに書き込み、つぎにそ
のアドレスへの読み書きを行うような制御を行うメモリ
カードである。自動インクリメント機能は最初にメモリ
カード内のアドレスレジスタにアドレスが設定され、そ
の後データの書き込みまたは読み出しが再度、アドレス
レジスタにアドレスが設定されることなく連続して行わ
れると、自動的にメモリカード内部で読み出しまたは書
き込みのためのアドレスを発生させることにより連続し
たアドレスに対しデータの読み書きを行うようにするも
のである。
説明する。図１は本発明によるメモリカード装置の実施
例を示すブロック図である。本図は自動インクリメント
機能を有するＩ／Ｏ方式のメモリカードの例である。Ｉ
／Ｏ方式のメモリカードは、データの読み書きを行う場
合、まずメモリカード内のアドレスレジスタにその読み
書きを行うアドレスを書き込み、次にそのアドレスへの
読み書きを行い、ついでまた読み書きするアドレスをメ
モリカード内のアドレスレジスタに書き込み、つぎにそ
のアドレスへの読み書きを行うような制御を行うメモリ
カードである。自動インクリメント機能は最初にメモリ
カード内のアドレスレジスタにアドレスが設定され、そ
の後データの書き込みまたは読み出しが再度、アドレス
レジスタにアドレスが設定されることなく連続して行わ
れると、自動的にメモリカード内部で読み出しまたは書
き込みのためのアドレスを発生させることにより連続し
たアドレスに対しデータの読み書きを行うようにするも
のである。
【０００８】ＣＰＵ１と、メモリ制御部４およびメモリ
部５よりなるメモリカード３との間にＦＡＴコントロー
ラ２が接続されている。ＣＰＵ１がメモリカード３に対
しアクセスする場合、ＦＡＴコントローラ２を介在して
行う。まず、メモリカード３にデータの書き込みを行う
場合について説明する。ＣＰＵ１はＦＡＴコントローラ
２を介してメモリカード３のブートパラメータブロック
（ＢＰＢ）を読み、メモリカード３にアクセスするため
に必要なデータ（分割されているセクタ，クラスタが物
理的にどのように配置されているか等のデータ。なお、
クラスタは複数の連続したセクタで構成されている。）
を読み取る。そして、ＦＡＴコントローラ２に対し、上
記必要なデータを与える。ＦＡＴコントローラ２はＣＰ
Ｕ１からのデータに基づきメモリカード３よりＦＡＴを
読み込み、未使用のファイルが連続しているＦＡＴを作
成する。さらにこの未使用のファイルが連続しているＦ
ＡＴと実際のＦＡＴ（メモリカード３より読み込んだＦ
ＡＴ）との変換テーブルを作成する。
部５よりなるメモリカード３との間にＦＡＴコントロー
ラ２が接続されている。ＣＰＵ１がメモリカード３に対
しアクセスする場合、ＦＡＴコントローラ２を介在して
行う。まず、メモリカード３にデータの書き込みを行う
場合について説明する。ＣＰＵ１はＦＡＴコントローラ
２を介してメモリカード３のブートパラメータブロック
（ＢＰＢ）を読み、メモリカード３にアクセスするため
に必要なデータ（分割されているセクタ，クラスタが物
理的にどのように配置されているか等のデータ。なお、
クラスタは複数の連続したセクタで構成されている。）
を読み取る。そして、ＦＡＴコントローラ２に対し、上
記必要なデータを与える。ＦＡＴコントローラ２はＣＰ
Ｕ１からのデータに基づきメモリカード３よりＦＡＴを
読み込み、未使用のファイルが連続しているＦＡＴを作
成する。さらにこの未使用のファイルが連続しているＦ
ＡＴと実際のＦＡＴ（メモリカード３より読み込んだＦ
ＡＴ）との変換テーブルを作成する。
【０００９】図３に未使用のファイルが連続しているＦ
ＡＴと実際のＦＡＴとの間の変換を行うテーブルの一例
を示す。図中、（Ａ）はメモリカード中の実際のＦＡＴ
であり、（Ｂ）はＦＡＴコントローラ２が作成した未使
用のファイルが連続しているＦＡＴである。ＦＡＴ
（Ａ）のアドレスとデータとの対応はつぎのようになっ
ている。アドレスＮ−１に対しデータＮが書き込まれ、
つぎのアドレスがＮであることが示されている。さらに
アドレスＮに対しデータＮ＋１が書き込まれ、つぎのア
ドレスがＮ＋１であることが示され、アドレスＮ＋１に
対しデータＦＦＦが書き込まれている。ＦＦＦはデータ
終了を意味する。したがって、連続したアドレスＮ−
１，Ｎにデータが書き込まれていることが分かる。つぎ
にアドレスＮ＋２に対しデータ０００が書き込まれてい
る。０００はデータが無いことを意味する。アドレスＮ
＋３に対してはデータＮ＋４が書き込まれ、アドレスＮ
＋４にデータＦＦＦが書き込まれ、アドレスＮ＋３にデ
ータが書き込まれていることが分かる。アドレスＮ＋５
およびＮ＋６にはデータ０００が書き込まれ、データが
ないことが分かる。
ＡＴと実際のＦＡＴとの間の変換を行うテーブルの一例
を示す。図中、（Ａ）はメモリカード中の実際のＦＡＴ
であり、（Ｂ）はＦＡＴコントローラ２が作成した未使
用のファイルが連続しているＦＡＴである。ＦＡＴ
（Ａ）のアドレスとデータとの対応はつぎのようになっ
ている。アドレスＮ−１に対しデータＮが書き込まれ、
つぎのアドレスがＮであることが示されている。さらに
アドレスＮに対しデータＮ＋１が書き込まれ、つぎのア
ドレスがＮ＋１であることが示され、アドレスＮ＋１に
対しデータＦＦＦが書き込まれている。ＦＦＦはデータ
終了を意味する。したがって、連続したアドレスＮ−
１，Ｎにデータが書き込まれていることが分かる。つぎ
にアドレスＮ＋２に対しデータ０００が書き込まれてい
る。０００はデータが無いことを意味する。アドレスＮ
＋３に対してはデータＮ＋４が書き込まれ、アドレスＮ
＋４にデータＦＦＦが書き込まれ、アドレスＮ＋３にデ
ータが書き込まれていることが分かる。アドレスＮ＋５
およびＮ＋６にはデータ０００が書き込まれ、データが
ないことが分かる。
【００１０】ＦＡＴ（Ｂ）はＦＡＴ（Ａ）の未使用のフ
ァイルが連続するように組み替えしたテーブルである。
アドレスＭ−１〜Ｍ＋１にデータＭ〜ＦＦＦが書き込ま
れている。さらにアドレスＭ＋１，Ｍ＋３にデータＭ＋
３，ＦＦＦが書き込まれており、アドレスＭ＋４〜Ｍ＋
６にデータ０００が書き込まれ、ＦＡＴ（Ａ）と異なり
未使用のファイルを連続とするようなテーブルになって
いる。ＦＡＴ（Ａ）と（Ｂ）との間の矢印はＦＡＴ
（Ｂ）のどのアドレスをＦＡＴ（Ａ）のどのアドレスに
変換するかを示すもので、この変換のデータが変換テー
ブルを構成する。
ァイルが連続するように組み替えしたテーブルである。
アドレスＭ−１〜Ｍ＋１にデータＭ〜ＦＦＦが書き込ま
れている。さらにアドレスＭ＋１，Ｍ＋３にデータＭ＋
３，ＦＦＦが書き込まれており、アドレスＭ＋４〜Ｍ＋
６にデータ０００が書き込まれ、ＦＡＴ（Ａ）と異なり
未使用のファイルを連続とするようなテーブルになって
いる。ＦＡＴ（Ａ）と（Ｂ）との間の矢印はＦＡＴ
（Ｂ）のどのアドレスをＦＡＴ（Ａ）のどのアドレスに
変換するかを示すもので、この変換のデータが変換テー
ブルを構成する。
【００１１】ＦＡＴコントローラ２はＣＰＵ１がアクセ
スのためにＦＡＴを読みにきたとき、図３の（Ｂ）に示
すＦＡＴの情報を出力する。ＣＰＵ１はこれにより未使
用のファイルが連続しているように認識することができ
る。ＣＰＵ１は上記ＦＡＴの情報により未使用の領域の
記憶容量の合計が書き込もうとしているデータの容量よ
り大きいかどうかを比較し、未使用の領域の方が大きけ
れば書き込み動作を行う。ＣＰＵ１はデータを書き込む
領域が書き込むデータに対し十分であり、かつその領域
が連続していれば、まず、アドレスをＦＡＴコントロー
ラ２に送出し、変換テーブルによりそのアドレスを変換
してメモリカード３のアドレスレジスタにＩ／Ｏアドレ
スを設定する。そして、クラスタが変わってもＦＡＴを
新たに検索し新たなデータの書き込み領域のアドレスを
計算してＩ／Ｏアドレスをメモリカードに設定すること
なく連続した書き込み動作を行う書き込みプログラムを
組み込む。
スのためにＦＡＴを読みにきたとき、図３の（Ｂ）に示
すＦＡＴの情報を出力する。ＣＰＵ１はこれにより未使
用のファイルが連続しているように認識することができ
る。ＣＰＵ１は上記ＦＡＴの情報により未使用の領域の
記憶容量の合計が書き込もうとしているデータの容量よ
り大きいかどうかを比較し、未使用の領域の方が大きけ
れば書き込み動作を行う。ＣＰＵ１はデータを書き込む
領域が書き込むデータに対し十分であり、かつその領域
が連続していれば、まず、アドレスをＦＡＴコントロー
ラ２に送出し、変換テーブルによりそのアドレスを変換
してメモリカード３のアドレスレジスタにＩ／Ｏアドレ
スを設定する。そして、クラスタが変わってもＦＡＴを
新たに検索し新たなデータの書き込み領域のアドレスを
計算してＩ／Ｏアドレスをメモリカードに設定すること
なく連続した書き込み動作を行う書き込みプログラムを
組み込む。
【００１２】これによりＣＰＵ１の書き込みは連続した
一連のＩ／Ｏアドレス空間への書き込み動作となる。し
たがって、最初に書き込みを行うＩ／Ｏアドレスをメモ
リカードのアドレスレジスタに設定した後は、連続した
書き込み制御信号によりデータをメモリカードのメモリ
部５に書き込んでいく。この書き込み動作において、Ｆ
ＡＴコントローラ２はＣＰＵ１が設定するＩ／Ｏアドレ
スを、内部に持っている変換テーブル（図３のテーブ
ル）により、実際のメモリカードにおける物理アドレス
に変換し、メモリカードのＩ／Ｏアドレスレジスタへ書
き込みを行う。書き込みデータが複数のクラスタにまた
がる場合、つぎのクラスタへデータの書き込みが行われ
る際、書き込まれるデータの数を数えることにより１つ
のクラスタへのデータの書き込みが終了したか否かを判
断し、引き続きデータの書き込みが行われた場合、内部
に持っている変換テーブルから新たな書き込みを行うク
ラスタのアドレスをメモリカードのＩ／Ｏアドレスレジ
スタに書き込み、データの書き込みを継続する。
一連のＩ／Ｏアドレス空間への書き込み動作となる。し
たがって、最初に書き込みを行うＩ／Ｏアドレスをメモ
リカードのアドレスレジスタに設定した後は、連続した
書き込み制御信号によりデータをメモリカードのメモリ
部５に書き込んでいく。この書き込み動作において、Ｆ
ＡＴコントローラ２はＣＰＵ１が設定するＩ／Ｏアドレ
スを、内部に持っている変換テーブル（図３のテーブ
ル）により、実際のメモリカードにおける物理アドレス
に変換し、メモリカードのＩ／Ｏアドレスレジスタへ書
き込みを行う。書き込みデータが複数のクラスタにまた
がる場合、つぎのクラスタへデータの書き込みが行われ
る際、書き込まれるデータの数を数えることにより１つ
のクラスタへのデータの書き込みが終了したか否かを判
断し、引き続きデータの書き込みが行われた場合、内部
に持っている変換テーブルから新たな書き込みを行うク
ラスタのアドレスをメモリカードのＩ／Ｏアドレスレジ
スタに書き込み、データの書き込みを継続する。
【００１３】メモリカードへＩ／Ｏアドレスの書き込み
を行っている場合にＣＰＵ１からデータの書き込み信号
を受け取ったときは、ＣＰＵ１に対しウエイト信号を返
し、アドレスの書き込みが終了するまでＣＰＵ１を待機
させる。ＣＰＵ１はウエイト信号を受けると、書き込み
動作をウエイト状態にし、ＦＡＴコントローラ２から解
除信号を受けるまでその状態を保持する。ウエイト信号
が解除されると、ＣＰＵ１は引き続きデータの書き込み
を行い、データをすべて書き込むまでＦＡＴコントロー
ラ２とＣＰＵ１はこの動作を繰り返す。ＦＡＴコントロ
ーラ２はクラスタサイズと等しいサイズのメモリを持っ
ており、このメモリに予めブートセクタ，ＦＡＴ，ルー
トディレクトリ等を含む最初のクラスタを読み込む。こ
のメモリに読み込んだデータの中のＦＡＴはデータの書
き込みが行われる際、更新されるデータである。ＦＡＴ
コントローラ２はこのメモリ上のＦＡＴに対し、ＣＰＵ
１が書き込みを行ったＦＡＴを、自らが持っている変換
テーブルから計算したデータに基づき書換えを行う。Ｃ
ＰＵ１はデータの書き込みが終了すると、ＦＡＴコント
ローラ２にその旨を通知する。ＦＡＴコントローラ２は
データの書き込みにより新たに作成されたＦＡＴをメモ
リカード上のＦＡＴに書き込む。
を行っている場合にＣＰＵ１からデータの書き込み信号
を受け取ったときは、ＣＰＵ１に対しウエイト信号を返
し、アドレスの書き込みが終了するまでＣＰＵ１を待機
させる。ＣＰＵ１はウエイト信号を受けると、書き込み
動作をウエイト状態にし、ＦＡＴコントローラ２から解
除信号を受けるまでその状態を保持する。ウエイト信号
が解除されると、ＣＰＵ１は引き続きデータの書き込み
を行い、データをすべて書き込むまでＦＡＴコントロー
ラ２とＣＰＵ１はこの動作を繰り返す。ＦＡＴコントロ
ーラ２はクラスタサイズと等しいサイズのメモリを持っ
ており、このメモリに予めブートセクタ，ＦＡＴ，ルー
トディレクトリ等を含む最初のクラスタを読み込む。こ
のメモリに読み込んだデータの中のＦＡＴはデータの書
き込みが行われる際、更新されるデータである。ＦＡＴ
コントローラ２はこのメモリ上のＦＡＴに対し、ＣＰＵ
１が書き込みを行ったＦＡＴを、自らが持っている変換
テーブルから計算したデータに基づき書換えを行う。Ｃ
ＰＵ１はデータの書き込みが終了すると、ＦＡＴコント
ローラ２にその旨を通知する。ＦＡＴコントローラ２は
データの書き込みにより新たに作成されたＦＡＴをメモ
リカード上のＦＡＴに書き込む。
【００１４】次にメモリカードからのデータの読み出し
動作について説明する。かかる場合もＦＡＴコントロー
ラ２はＣＰＵ１に対してファイルが連続しているような
ＦＡＴを内部で作成するとともに、このＦＡＴと実際の
ＦＡＴとの間の変換テーブルを作成する。ＣＰＵ１は連
続したＩ／Ｏアドレス空間のデータを読み出し、ＦＡＴ
コントローラ２が実際のメモリカード３のＩ／Ｏアドレ
スを制御することによりデータを読み出すことができ
る。
動作について説明する。かかる場合もＦＡＴコントロー
ラ２はＣＰＵ１に対してファイルが連続しているような
ＦＡＴを内部で作成するとともに、このＦＡＴと実際の
ＦＡＴとの間の変換テーブルを作成する。ＣＰＵ１は連
続したＩ／Ｏアドレス空間のデータを読み出し、ＦＡＴ
コントローラ２が実際のメモリカード３のＩ／Ｏアドレ
スを制御することによりデータを読み出すことができ
る。
【００１５】図２は本発明の第２の実施例を示すブロッ
ク図である。第１図の実施例との相違はＣＰＵ１とＦＡ
Ｔコントローラ２に一時記憶部６が接続されている点で
あり、他の構成部は基本的には変わらない。ＣＰＵ１は
メモリカードへ書き込むデータを一時記憶部６に記憶さ
せ、メモリカード３から書き込みに必要なデータを読み
出し、ＦＡＴコントローラ２が必要なデータを与え、設
定する。ＦＡＴコントローラ２は図１と同様に未使用の
ファイルが連続するＦＡＴと、このＦＡＴと実際のＦＡ
Ｔとの変換を行うテーブルを作成する。ＦＡＴコントロ
ーラ２はＣＰＵ１から書き込み信号を受けると、ＣＰＵ
１が示すアドレスを変換テーブルによって変換しメモリ
カードのアドレスレジスタに設定する。そして、一時記
憶部６よりデータを読み出し、メモリカードへの書き込
みを行う。ＣＰＵ１はメモリカード３へのデータ書き込
みに際し、ＦＡＴコントローラ２に必要なデータ設定を
行うだけで良く、実際の書き込みはＦＡＴコントローラ
２が行うため他の処理を行うことができる。メモリカー
ドからデータを読み出す場合も同様にすることができ
る。
ク図である。第１図の実施例との相違はＣＰＵ１とＦＡ
Ｔコントローラ２に一時記憶部６が接続されている点で
あり、他の構成部は基本的には変わらない。ＣＰＵ１は
メモリカードへ書き込むデータを一時記憶部６に記憶さ
せ、メモリカード３から書き込みに必要なデータを読み
出し、ＦＡＴコントローラ２が必要なデータを与え、設
定する。ＦＡＴコントローラ２は図１と同様に未使用の
ファイルが連続するＦＡＴと、このＦＡＴと実際のＦＡ
Ｔとの変換を行うテーブルを作成する。ＦＡＴコントロ
ーラ２はＣＰＵ１から書き込み信号を受けると、ＣＰＵ
１が示すアドレスを変換テーブルによって変換しメモリ
カードのアドレスレジスタに設定する。そして、一時記
憶部６よりデータを読み出し、メモリカードへの書き込
みを行う。ＣＰＵ１はメモリカード３へのデータ書き込
みに際し、ＦＡＴコントローラ２に必要なデータ設定を
行うだけで良く、実際の書き込みはＦＡＴコントローラ
２が行うため他の処理を行うことができる。メモリカー
ドからデータを読み出す場合も同様にすることができ
る。
【００１６】
【発明の効果】以上、説明したように本発明はＣＰＵと
メモリカードとの間にＦＡＴコントローラを接続し、Ｆ
ＡＴコントローラでメモリカードの実際のＦＡＴと未使
用のファイルが連続するＦＡＴとの変換テーブルを作成
し、ＣＰＵからのアドレスを変換テーブルで変換してメ
モリカードのアドレスレジスタに設定するように構成さ
れているので、ＣＰＵは連続したＩ／Ｏアドレス空間に
対して読み書きを行え、クラスタが変っても新たにアド
レスの計算をする必要がない。したがって、メモリカー
ドへのアクセスを高速にできるとともにＣＰＵの負荷を
軽減できるという効果がある。特にパーソナルコンピュ
ータとのデータ互換を必要とし、かつＤＯＳファイルシ
ステムのデータ記憶方式だけを取り込むような小形機器
においては、ＣＰＵの制御プログラムを複雑にすること
なく高速にデータを読み書きでき、その効果は大きい。
メモリカードとの間にＦＡＴコントローラを接続し、Ｆ
ＡＴコントローラでメモリカードの実際のＦＡＴと未使
用のファイルが連続するＦＡＴとの変換テーブルを作成
し、ＣＰＵからのアドレスを変換テーブルで変換してメ
モリカードのアドレスレジスタに設定するように構成さ
れているので、ＣＰＵは連続したＩ／Ｏアドレス空間に
対して読み書きを行え、クラスタが変っても新たにアド
レスの計算をする必要がない。したがって、メモリカー
ドへのアクセスを高速にできるとともにＣＰＵの負荷を
軽減できるという効果がある。特にパーソナルコンピュ
ータとのデータ互換を必要とし、かつＤＯＳファイルシ
ステムのデータ記憶方式だけを取り込むような小形機器
においては、ＣＰＵの制御プログラムを複雑にすること
なく高速にデータを読み書きでき、その効果は大きい。
【図１】本発明によるメモリカード装置の実施例を示す
ブロック図である。
ブロック図である。
【図２】本発明によるメモリカード装置の他の実施例を
示すブロック図である。
示すブロック図である。
【図３】ＦＡＴの変換テーブルの例を示す図である。
１ ＣＰＵ ２ ＦＡＴコントローラ ３ メモリカード ４ メモリ制御部 ５ メモリ部 ６ 一時記憶部
Claims (1)
- 【請求項１】 半導体記憶素子と前記半導体記憶素子に
対し読み書き制御を行うメモリ制御部を有するメモリカ
ードと、前記メモリカードが装着され、前記メモリカー
ドとの間でデータの書き込み読み出しを行うＣＰＵとか
ら構成され、前記半導体記憶素子はクラスタ単位で分割
され、前記ＣＰＵは前記メモリカードに記憶されている
ＦＡＴを読み出し、それを参考にアクセスすべきクラス
タのアドレスを決定してアクセスを行うＤＯＳファイル
フォーマット形式のメモリカード装置において、 前記ＣＰＵと前記メモリカードの間のデータの読み書き
の制御を介在するＦＡＴコントローラを設け、 前記ＣＰＵは前記メモリカードをアクセスする場合、前
記メモリカードより必要なデータを読取り、前記ＦＡＴ
コントローラに与え、 前記ＦＡＴコントローラは前記ＣＰＵからのデータに基
づき前記メモリカードよりＦＡＴを読み込み、未使用の
ファイルが連続しているＦＡＴおよび前記未使用のファ
イルが連続しているＦＡＴと前記読み込んだＦＡＴとの
対応をとる変換テーブルを作成し、前記ＣＰＵに対し、
前記未使用のファイルが連続しているＦＡＴの情報を出
力し、 前記ＣＰＵは前記未使用のファイルが連続しているＦＡ
Ｔに基づきアドレスを決定し、前記決定されたアドレス
は前記変換テーブルによって変換され前記メモリカード
のアドレスレジスタに設定されるように構成したことを
特徴とするメモリカード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21542192A JP2912771B2 (ja) | 1992-07-20 | 1992-07-20 | メモリカード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21542192A JP2912771B2 (ja) | 1992-07-20 | 1992-07-20 | メモリカード装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0635626A true JPH0635626A (ja) | 1994-02-10 |
| JP2912771B2 JP2912771B2 (ja) | 1999-06-28 |
Family
ID=16672059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21542192A Expired - Fee Related JP2912771B2 (ja) | 1992-07-20 | 1992-07-20 | メモリカード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2912771B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008503801A (ja) * | 2004-06-17 | 2008-02-07 | キャリア コーポレイション | 輸送冷凍記録機器からのデータ抽出 |
| US11493369B2 (en) | 2017-12-20 | 2022-11-08 | Essity Hygiene And Health Aktiebolag | Dispenser including sensing device for removable mounting to adapter and associated methods |
-
1992
- 1992-07-20 JP JP21542192A patent/JP2912771B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008503801A (ja) * | 2004-06-17 | 2008-02-07 | キャリア コーポレイション | 輸送冷凍記録機器からのデータ抽出 |
| US11493369B2 (en) | 2017-12-20 | 2022-11-08 | Essity Hygiene And Health Aktiebolag | Dispenser including sensing device for removable mounting to adapter and associated methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2912771B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633956B1 (en) | Memory card with task registers storing physical addresses | |
| US6272610B1 (en) | File memory device using flash memories, and an information processing system using the same | |
| JP3869886B2 (ja) | 直接アクセス記憶装置、データ圧縮方法、データ記憶方法、及び圧縮データの読取り及び書込みシステム | |
| JP2804115B2 (ja) | ディスクファイルシステム | |
| US20100095083A1 (en) | Selectively utilizing a plurality of disparate solid state storage locations | |
| US20080250189A1 (en) | Circuit and Method for Improving Operation Life of Memory | |
| WO1997050035A1 (en) | Memory device | |
| JPS60233749A (ja) | メモリフアイル装置 | |
| CN107632779A (zh) | 数据处理方法和装置、服务器 | |
| US5878263A (en) | Internal chaining technique for fixup records | |
| JP2912771B2 (ja) | メモリカード装置 | |
| RU2155369C2 (ru) | Запоминающее устройство прямого доступа (dasd) емкостью больше 528 мегабайт и способ его воплощения для персональных компьютеров | |
| JP2842224B2 (ja) | ファイル保存方法 | |
| JPH01303547A (ja) | 情報記憶制御システム | |
| JP2994917B2 (ja) | 記憶システム | |
| JPH01175048A (ja) | コンピュータ | |
| JPH0359713A (ja) | 情報処理装置 | |
| JPS6339054A (ja) | フアイルの拡張管理方式 | |
| JPH0430056B2 (ja) | ||
| JPH0863379A (ja) | バックアップ用外部記憶装置を有する情報処理装置 | |
| JPH01292421A (ja) | メモリカードへのデータコピー方法 | |
| JPH01226050A (ja) | 異種オペレーティングシステムのデータ共用制御方式 | |
| JP2659979B2 (ja) | コンピュータシステム | |
| JPH04350738A (ja) | ディスクスペース管理方式 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |