JPH06350550A - フレーム同期多重装置 - Google Patents

フレーム同期多重装置

Info

Publication number
JPH06350550A
JPH06350550A JP16406693A JP16406693A JPH06350550A JP H06350550 A JPH06350550 A JP H06350550A JP 16406693 A JP16406693 A JP 16406693A JP 16406693 A JP16406693 A JP 16406693A JP H06350550 A JPH06350550 A JP H06350550A
Authority
JP
Japan
Prior art keywords
clock signal
signal
frame synchronization
digital
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16406693A
Other languages
English (en)
Other versions
JPH0783343B2 (ja
Inventor
Masao Yamazaki
正男 山嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16406693A priority Critical patent/JPH0783343B2/ja
Publication of JPH06350550A publication Critical patent/JPH06350550A/ja
Publication of JPH0783343B2 publication Critical patent/JPH0783343B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 パイロット信号発生のためのクロック信号発
振器を不要にして構成が簡素化し、装置規模の縮小を図
る。 【構成】 入力端子11〜14からのディジタル信号D
a,Dbとクロック信号Cka,Ckdが切替器15を
通じてフレーム同期多重回路18に入力され、クロック
信号発振器19からのクロック信号Ckdに基づいて各
チャネルのディジタル信号Da,Dbにフレーム同期信
号を多重し、出力端子20〜23から、ディジタル信号
De,Df及びクロック信号Cke,Ckfとして出力
される。パイロット信号を伝送する場合、クロック信号
発振器19からのクロック信号Ckdを分周した分周器
17からのクロック信号Ckcをパターン発生器16に
入力して任意のディジタル信号Dcを生成する。このデ
ィジタル信号Dcが切替器15で選択されてフレーム同
期多重回路18に入力される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロ波帯衛星通信
システムなどに利用し、無線装置の予備回線にパイロッ
ト信号を伝送するフレーム同期多重装置に関する。
【0002】
【従来の技術】図2は、従来のフレーム同期多重装置の
構成を示すブロック図である。図2において、このフレ
ーム同期多重装置は、ディジタル信号が供給される入力
端子1と、この入力端子1へのディジタル信号のクロッ
ク信号が入力される入力端子2とを有している。また、
このフレーム同期多重装置は、ディジタル信号が供給さ
れる入力端子3と、この入力端子3へのディジタル信号
のクロック信号が入力される入力端子4と、ディジタル
信号とクロック信号を選択して出力する切替器5と、供
給されるクロック信号に従って任意のディジタル信号を
発生するパターン発生器6とを有している。
【0003】さらに、このフレーム同期多重装置は、切
替器5からのディジタル信号、クロック信号を多重化す
るフレーム同期多重回路8と、このフレーム同期多重回
路8に、多重化のためのクロック信号を出力するクロッ
ク信号発振器9とを有している。また、このフレーム同
期多重装置は、クロック信号発振器9からのクロック信
号に同期して速度変換したディジタル信号を出力する出
力端子10,12と、クロック信号を出力する出力端子
11,13と、切替器5及びパターン発生器6にクロッ
ク信号を出力するクロック信号発振器14とを有してい
る。
【0004】次に、この従来例の構成における動作につ
いて説明する。入力端子1,2を通じてディジタル信号
と、そのクロック信号が入力され、同様に入力端子3,
4から別チャネルのディジタル信号と、そのクロック信
号が入力される。この入力端子1〜4に供給されるディ
ジタル信号、クロック信号は切替器5を通じてフレーム
同期多重回路8に入力される。フレーム同期多重回路8
ではクロック信号発振器9からのクロック信号に従って
各チャネルにフレーム同期信号を多重する。さらにパル
ススタフィングにより、非同期の各チャネルのディジタ
ル入力信号がクロック信号発振器9からのクロック信号
に同期したディジタル信号に速度変換され、この速度変
換したディジタル信号を出力端子10,12から送出
し、さらに出力端子11,13からクロック信号を出力
する。
【0005】次に、無線装置における予備回線にパイロ
ット信号として特定パターン信号を伝送する場合につい
て説明する。クロック信号発振器14より発生したクロ
ック信号に従ってパターン発生器6が任意のディジタル
信号を発生する。切替器5により、パターン発生器6の
出力ディジタル信号及びクロック信号発振器14からの
クロック信号を選択してフレーム同期多重回路8に出力
する。フレーム同期多重回路8はパターン発生器6から
出力されるディジタル信号を、パイロット信号にフレー
ム同期多重を行って出力する。
【0006】この種の改善提案として特開昭58ー14
1041号公報に開示された「衛星通信方式のクロック
・タイミング制御方式」、特開昭56ー168455号
公報に開示された「時分割多方向通信方式」、特開昭5
6ー157140号公報に開示された「時分割多方向通
信方式」を挙げることが出来る。
【0007】特開昭58ー141041号公報の例は、
複数の地球局から送信されるデイジタル通信信号のクロ
ック・タイミングを統一して、再生中継器での識別など
の回路動作を統一したクロック・タイミングで行ってい
る。特開昭56ー168455号公報の例は、可変移相
器と固定移相器とを設け、その出力を適当に切り替えて
各子局受信信号に対応してサンプリングクロックの位相
を規制し、波形再生における符号誤りを少なくする。特
開昭56ー157140号公報の例は、異なる時定数で
動作する二つの可変移相器により安定にサンプリングク
ロック位相を規制している。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来例における図2示す前者では、パイロット信号を
伝送する際にパターン発生器6でディジタル信号を生成
してフレーム同期多重を行っている。したがって、パタ
ーン発生器6へのクロック信号を生成するクロック信号
発振器14が必要となり、その装置規模が増大化する欠
点がある。また、公報の例は、可変移相器と固定移相器
とを必要としたり、異なる時定数で動作する二つの可変
移相器を用いている。この場合も構成が複雑であり、そ
の装置規模が増大化する欠点がある。
【0009】本発明は、上述した事情にかんがみてなさ
れたものであり、パイロット信号発生のためのクロック
信号発振器を不要にでき、その構成が簡素化されて装置
規模を縮小できるフレーム同期多重装置の提供を目的と
する。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明のフレーム同期多重装置は、パルススタフィ
ングにより複数のディジタル信号にフレーム同期信号を
多重し、かつ、多重化信号をクロック信号に同期して出
力するフレーム同期多重手段と、前記フレーム同期多重
手段にクロック信号を供給するクロック信号発振手段
と、前記クロック信号発振手段からのクロック信号を分
周して出力する分周手段と、前記分周手段からのクロッ
ク信号に基づいた任意周波数のディジタル信号を発生す
るパターン発生手段と、前記複数のディジタル信号又は
前記パターン発生手段からの任意周波数のディジタル信
号のいずれかを選択して前記フレーム同期多重手段に入
力するための切替手段とを備える構成としてある。
【0011】この構成にあって、分周手段における分周
比を、1フレーム中のビット数NF、1フレーム中の付
加ビット数をA、スタッフ率(0<α<1)をαとし
て、フレーム同期多重を行う際の速度変換の逆数である
(NF−A−α)/NFで処理して得る構成としてあ
る。
【0012】
【作用】上記構成からなる、本発明のフレーム同期多重
装置は、無線装置の予備回線にパイロット信号を伝送す
るためのクロック信号を、フレーム同期多重手段に本来
設けられるクロック信号発振手段からのクロック信号を
分周して得ている。したがって、パイロット信号発生の
ための専用のクロック信号発振器が不要になり、その構
成が簡素化される。
【0013】
【実施例】次に、本発明のフレーム同期多重装置の実施
例について図面を参照しながら説明する。図1は本発明
のフレーム同期多重装置の実施例の構成を示すブロック
図である。図1において、このフレーム同期多重装置
は、ディジタル信号Daが供給される入力端子11と、
この入力端子11へのディジタル信号Daのクロック信
号Ckaが供給される入力端子12とを有している。ま
た、このフレーム同期多重装置は、ディジタル信号Db
が供給される入力端子13と、この入力端子13へのデ
ィジタル信号Dbのクロック信号Ckbが供給される入
力端子14とを有している。
【0014】さらに、このフレーム同期多重装置は、デ
ィジタル信号Da,Db又は以降で説明するパターン発
生器16からのディジタル信号Dcを選択し、さらに、
クロック信号Cka,Ckb及び以降で説明する分周器
17からのクロック信号Ckcを選択して出力する切替
器15と、供給されるクロック信号Ckdに従って任意
のディジタル信号Dcを発生するパターン発生器16と
を有している。さらに、このフレーム同期多重装置は、
切替器15へ、以降で説明する所定周波数に分周したク
ロック信号Ckcを送出する分周器17と、パターン発
生器16から出力されるディジタル信号Dcをパイロッ
ト信号にフレーム同期多重を行って出力するフレーム同
期多重回路18と、分周器17及びフレーム同期多重回
路18へのクロック信号Ckdを出力するクロック信号
発振器19とを有している。
【0015】次に、実施例の構成における動作について
説明する。外部から入力端子11,12に供給されたデ
ィジタル信号Daとクロック信号Ckaが切替器15へ
入力される。さらに、入力端子13,14に供給された
ディジタル信号Dbとクロック信号Ckdが切替器15
へ入力され、それぞれ切替器15を通じてフレーム同期
多重回路18に入力される。
【0016】フレーム同期多重回路18では、クロック
信号発振器19からのクロック信号Ckdに基づいて各
チャネルのディジタル信号Da,Dbにフレーム同期信
号を多重する。さらにパルススタフィングにより非同期
の各チャネルのディジタル信号Da,Dbがクロック信
号Ckdに同期したディジタル信号に速度変換され、出
力端子20,22から、そのディジタル信号De,Df
が出力される。また、ディジタル信号De,Dfのクロ
ック信号Cke,Ckfが出力端子21,23から出力
される。
【0017】次に、無線装置の予備回線としてパイロッ
ト信号を伝送する場合について説明する。クロック信号
発振器19からのクロック信号Ckdを分周器17で分
周する。この分周比は(NF−A−α)/NFとする。
ここでNFは1フレーム中のビット数であり、Aは1フ
レーム中の付加ビット数、αはスタッフ率(0<α<
1)である。この分周比は、フレーム同期多重回路18
でフレーム同期多重を行う際の速度変換の比NF<(N
F−A−α)の逆数となる。
【0018】この分周器17で分周したクロック信号C
kcをパターン発生器16に入力して任意のディジタル
信号Dcを生成する。このディジタル信号Dcは切替器
15で選択されてフレーム同期多重回路18に入力され
る。このように所要のクロック信号をパターン発生器1
6及び分周器17を通じて得ることにより、パイロット
信号が送出される。
【0019】
【発明の効果】以上説明したように、本発明のフレーム
同期多重装置は、無線装置の予備回線にパイロット信号
を伝送するためのクロック信号を、フレーム同期多重手
段に本来設けられるクロック信号発振手段からのクロッ
ク信号を分周して得ているため、パイロット信号発生の
ための専用のクロック信号発振器が不要になり、その構
成を簡素化できるという効果を有する。
【図面の簡単な説明】
【図1】本発明のフレーム同期多重装置の実施例におけ
る構成を示すブロック図である。
【図2】従来のフレーム同期多重装置の構成を示すブロ
ック図である。
【符号の説明】
15 切替器 16 パターン発生器 17 分周器 18 フレーム同期多重回路 19 クロック信号発振器 Cka〜Ckd クロック信号 Da〜Dc ディジタル信号

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パルススタフィングにより複数のディジ
    タル信号にフレーム同期信号を多重し、かつ、多重化信
    号をクロック信号に同期して出力するフレーム同期多重
    手段と、 前記フレーム同期多重手段にクロック信号を供給するク
    ロック信号発振手段と、前記クロック信号発振手段から
    のクロック信号を分周して出力する分周手段と、前記分
    周手段からのクロック信号に基づいた任意周波数のディ
    ジタル信号を発生するパターン発生手段と、 前記複数のディジタル信号又は前記パターン発生手段か
    らの任意周波数のディジタル信号のいずれかを選択して
    前記フレーム同期多重手段に入力するための切替手段
    と、 を備えることを特徴とするフレーム同期多重装置。
  2. 【請求項2】 分周手段における分周比を、1フレーム
    中のビット数NF、1フレーム中の付加ビット数をA、
    スタッフ率(0<α<1)をαとして、フレーム同期多
    重を行う際の速度変換の逆数である(NF−A−α)/
    NFで処理して得ることを特徴とする請求項1記載のフ
    レーム同期多重装置。
JP16406693A 1993-06-08 1993-06-08 フレーム同期多重装置 Expired - Lifetime JPH0783343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16406693A JPH0783343B2 (ja) 1993-06-08 1993-06-08 フレーム同期多重装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16406693A JPH0783343B2 (ja) 1993-06-08 1993-06-08 フレーム同期多重装置

Publications (2)

Publication Number Publication Date
JPH06350550A true JPH06350550A (ja) 1994-12-22
JPH0783343B2 JPH0783343B2 (ja) 1995-09-06

Family

ID=15786139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16406693A Expired - Lifetime JPH0783343B2 (ja) 1993-06-08 1993-06-08 フレーム同期多重装置

Country Status (1)

Country Link
JP (1) JPH0783343B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335431B1 (ko) * 1998-10-01 2002-06-20 윤종용 디지털 신호의 전송방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335431B1 (ko) * 1998-10-01 2002-06-20 윤종용 디지털 신호의 전송방법 및 장치

Also Published As

Publication number Publication date
JPH0783343B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
GB1488939A (en) Framing in data handling apparatus
US4121159A (en) Method for the synchronization of a transmission path
JPS622742B2 (ja)
US4489421A (en) Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks
JPH06350550A (ja) フレーム同期多重装置
US2546974A (en) Pulse multiplex signaling system
JPH0568013A (ja) デジタル信号多重通信システム
US5220558A (en) Drop/insert multiplexer for data channel access units
JP2725651B2 (ja) 予備回線監視方式
JPH0787558A (ja) ディジタルコードレス電話システム
JP3268335B2 (ja) 付加情報多重化装置および方法
SU646453A1 (ru) Устройство групповой тактовой синхронизации
JP2526781B2 (ja) 同期クロック発生装置
JP2001285177A (ja) 無線電話システムの基地局、無線電話システム
JPH09298506A (ja) 無線基地局装置及び無線基地局間の同期方法
JP2976906B2 (ja) 時分割多重化方式
JPH08335921A (ja) Tfts通信同期回路
JP3076256B2 (ja) 複数周波数出力回路
JPH0795190A (ja) Dsiクロック位相変動抑制回路
JPH0831837B2 (ja) 周波数制御装置
JP2008017226A (ja) 無線中継装置、および系統切替方法
JPH0419730B2 (ja)
JPS5887921A (ja) 多出力周波数シンセサイザ
JPS63257346A (ja) 直列並列変換回路
JPS62220034A (ja) 時分割多重通信同期化方式