JPH0634593B2 - インバータのパワートランジスタの保護装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、インバータの出力部に見られるパワートラン
ジスタの保護に係る。特に、本発明は、例えばエレベー
タシステムの交流モータを作動するような大電力の使用
目的に用いられるインバータに係る。

背景技術 インバータは良く知られているように、バツテリーのよ
うな直流電源から、交流モータを作動する交流電力を作
りだすのに使用できる。然し、半導体デバイスのインバ
ータの場合には、その出力回路の電流処理容量に対し明
らかな制約がある。このため、インバータは、交流モー
タに電力を供給するものとして広範に使用されている
が、高速エレベータシステムには使用されていない。と
いうのは、この使用目的においては、モータ電流が非常
に大きいが（例えば始動及び停止状態中）、これに対し
て利用できるパワートランジスタは、電流が或る時間に
非常に大きくなるというエレベータの場合の電流要件を
満たすことができないからである。

然し、トランジスタ技術の進歩により、現在では、高速
エレベータシステムに必要とされる電流を処理できる出
力段をもつたインバータを構成することができ、然も、
特にインバータを可変周波数交流駆動装置に使用するよ
うな或る特定の使用目的については、高速エレベータシ
ステムにインバータを用いることが魅力的なものとなつ
ている。

簡単に述べると、可変周波数駆動装置は、インバータの
作動を制御する信号を発生し、これによりインバータ
は、モータ作動を制御して特定の速度、トルク、及び滑
りの関係を維持するように、周波数及び大きさが変えら
れる出力を発生する。この型式のモータ制御装置は、単
相及び多相電気モータに使用することができる。このよ
うな装置を作ることは決して容易でないが、この型式の
１つの装置が、１９８２年、Salihi及びDuckworth 氏の
“モータコントロール（ＭＯＴＯＲ ＣＯＮＴＲＯ
Ｌ）”と題する共有米国特許出願に開示されている。

然し、予想されるごとく、高速エレベータシステムにイ
ンバータを使用できるようにするために現在入手できる
パワートランジスタは、非常に高価であり、従つてこれ
らのトランジスタが或る理由又は他の理由で作動中に故
障した場合にこれらを交換することを考えるとあまり魅
力的とはいえない。従つて、パワートランジスタは、コ
レクタ電圧が飽和電圧より高くなつた時の作動のよう
に、損傷を招く電力消費を受けてはならない。必然的に
生じる問題として、インバータ内の１つのトランジスタ
が故障しただけでも連鎖的に多数のトランジスタの故障
が生じ、結局は経費のかゝる修理が必要となる。

発明の開示 本発明によれば、インバータはパルス巾変調器によつて
作動され、このパルス巾変調器はその出力を制御する信
号を受け取つて、パルスを発生し、これらのパルスはイ
ンバータの出力段を駆動してインバータの正弦波出力信
号を発生させ、この信号で交流モータを作動させる。こ
のため、パルス巾変調器は、インバータ内の対応するパ
ワートランジスタを駆動するベース駆動信号を発生し、
このベース駆動信号が発生されると、出力トランジスタ
のコレクタとエミツタとの間の電圧が一定時間にわたつ
て独立して感知される。この時間内に電圧がトランジス
タの飽和電圧まで減少しない場合には、この状態が欠陥
を表わし、即ち出力トランジスタに伴なう問題を表わ
す。これに応答して信号が発生され、この信号はエレベ
ータの作動制御装置へ送られ、そしてパルス巾変調器を
不作動にし、駆動信号の発生を中断させ、これによりイ
ンバータを不作動にし、その結果、モータへもはや出力
信号が発生されないようにする。作動制御装置は上記の
欠陥信号を用いて、エレベータの保安停止シーケンスを
開始させ、例えばカーを緩かに停止されるようにブレー
キをかける。

又、本発明によれば、トランジスタがいつたん飽和する
と、コレクタとエミツタとの間の電圧が連続的に感知さ
れ、この電圧がトランジスタの飽和レベルよりも上昇し
始めた場合には、欠陥信号が発生される。

本発明によれば、モータが停止された時には、モータに
電力が供給されず、作動制御装置はモータの作動を要求
し、テストシーケンスが開始される。作動制御装置がモ
ータの作動を要求した時には、パルス巾変調器が短い時
間インターバル中独立して作動される。然し、この短い
時間インターバルの後に欠陥が検出された場合には、再
び欠陥信号が発生され、パルス巾変調器が不作動にされ
る。その結果、インバータは実際上オンにされない。換
言すれば、丁度モータ作動が要求された瞬間に、欠陥が
検出された場合には、インバータが停止される。このシ
ーケンスは、始動を試みる間の作動時間が非常に短いの
で、モータ始動中に生じることのあるインバータへの損
傷を防止する。更に、何らかの問題がある場合には、カ
ーが階床を去らないようにする。

発明を実施する最良の態様 第１図は本発明の１つの使用目的であるエレベータシス
テムを示している。このシステムにおいては、平衡おも
り１２が接続されたエレベータカー１０がモータ１４に
よつて推進される。タコメータ１７はモータの作動を感
知し、モータの速度及び方向を指示する信号ＴＡＣＨ１
を発生する。

モータ１４はインバータ１６によつて給電されこのイン
バータ１６はバツテリ１５、実際には集合バツテリ、か
ら電力を受け、そしてモータに充分な電力を与えるに必
要な電圧、典型的に約200ボルトの高電圧を発生する。
モータ１４は３相誘導モータであり、インバータから３
相電圧を受け取る。（もちろん、単相を用いることもで
きる。）インバータはこの電圧の周波数及び大きさを制
御するように制御され、Salihi氏等の前記特許出願に
は、この目的のための１形式の可変周波数駆動装置が開
示されている。

インバータ１６はパルス巾変調器（ＰＷＭ）１８から出
力信号を受け取る。これらの出力信号はインバータから
モータへの出力を制御し、例えば可変周波数の出力を発
生させるようにする。パルス巾変調器からの出力は、実
際には、３つの位相信号対、即ち位相１ａ、１ｂ、位相
２ａ、２ｂ、位相３ａ、３ｂより成り、各信号対は、モ
ータ１４を作動する電圧（又は電流）を発生させるよう
にインバータを駆動する。各信号対は、実際には、プツ
シユ−プルトランジスタ形態のベース駆動装置内の１つ
のトランジスタを制御し、モータ巻線Ｗ１、Ｗ２、Ｗ３
（第２図参照）へ電圧及び電流を与える。パルス巾変調
器１８はモータ制御器２０によつて制御され、このモー
タ制御器は位相信号対の各々を制御するモータ制御信号
即ちＭＳ信号を発生する。このモータ制御器２０は、所
望のエレベータ性能特性を得るためにモータに対して所
望の速度及びトルク特性を形成するようにパルス巾変調
器の作動を制御する。モータ制御器２０は、プロフアイ
ル信号発生器２１からの出力信号ＰＲＯＦ１によつて制
御され、プロフアイル信号発生器は、所望の加速及び減
速特性を得るようにモータの性能特性を制御するため
の、エレベータ業界で良く知られた装置である。プロフ
アイル信号発生器２１は、次いで、作動制御ユニツト２
２から複数の信号を受け、この作動制御ユニツト２２も
この業界で良く知られたものであり、このユニツトは、
これも又良く知られている全システム制御装置２４から
作動制御ユニツト２２へ与えられたシステム要求に応じ
てモータの作動を制御する。システム制御装置２４は、
これらの要求カー呼び出し及びホール呼び出し（例えば
ボタンからの）を受けて、制御信号を発生し、これらの
制御信号は作動制御装置へ送られてプロフアイル信号発
生器を作動し、これらの要求を満たす所望のカー性能を
得るようにする。

タコメータ１７からのＴＡＣＨ１信号は、作動制御ユニ
ツト、プロフアイル信号発生器及びモータ制御装置に送
られて、モータフイードバツク制御機能、即ち閉ループ
モータ制御を果たす。

本発明によれば、インバータの作動は、保護論理（ＰＬ
Ｃ）回路３０によつて感知される。保護論理回路は、次
のような特殊なやり方でインバータ１６に接続される。
即ち、保護論理回路３０からライン３０Ａを経てインバ
ータへ電力が送られ、この電力は、欠陥検出器（FD）に
直列に通され、そしてライン３０Ｂを経て保護論理回路
へ戻される。欠陥検出器（各トランジスタＴに対して１
つずつある）のいずれか１つがそのトランジスタの欠陥
を指示する場合には、その直列接続が切断される。これ
により、パルス巾変調器へ送られてこれを作動させる保
護論理信号、即ちＰＬＳ信号が除去される。このように
除去されると、パルス巾変調器への電力がオフにされ、
従つて、パルス巾変調器からの駆動信号がオフにされ、
パルス巾変調器からインバータへの駆動信号が除去され
る。これにより、インバータへの駆動信号が明らかにオ
フにされ、それ以上の作動を防止する（大部分の場合に
は欠陥をクリアする）。ＰＬＳ信号は作動制御回路にも
送られるが、これに応じて作動制御回路がカーの作動を
制御できるようにされる。例えば、丁度カーが動こうと
している時に欠陥が生じた場合には、その作動不能のカ
ーから乗客を降ろすためにドアを開けることができるよ
うにされ、そしてもちろん、カーは動かないようにされ
る。或いは、カーの上昇中又は下降中に欠陥が生じた場
合には、非常停止、ブレーキ作動、及び低速化作動が開
始される。

インバータのトランジスタにかゝる（そのＣＥ接合間に
かゝる）電圧（＋Ｖ、−Ｖ）は高く（バツテリから）、
従つてベース駆動回路（例えば１６ｂ）及びＦＤ回路は
アイソレートされた電源によつて作動される。この電源
は、発信器４０を備え、これは電源４２へ供給されるキ
ヤリア信号を発生し、電源４２はＦＤ及びベース駆動電
力を与えるような変成器及びブリツジ整流器で構成され
る。この電源からの出力は、制御回路１８、２０、２
１、２２、３０へ送られ、一方インバータ自体はバツテ
リ１５によつて給電される。（バツテリはチヤージ１９
によつて充電され、そしてSalihi氏等の特許出願に開示
されたように、インバータはカーの或る運転状態の下で
は電力を再生してバツテリに戻す。） 第２図に示されそして第３図に詳細に示されたパルス巾
変調器は、実際には、３つの“チヤンネル”を備え、そ
の各々は実際上、個々のパルス巾変調器である。各チヤ
ンネルからの出力は２つの信号を含み、その各々はイン
バータの個々のトランジスタ(Ｔ)駆動装置のベースへ送
られる。個々の駆動装置には対応欠陥検出（ＦＤ）ユニ
ツトが組み合わされており、そのアイソレートされた出
力（オプト−アイソレータ）はＰＬ回路からライン３０
Ａを経て電流を受ける。従つて、電流はライン３０Ａを
経てＦＤユニツトＡ及びＦＤユニツトＢ、Ｃ、Ｄ、Ｅ、
Ｆへ流れ、そしてＦＤユニツトＦからライン３０Ｂを経
てＰＬ回路へ戻る。ＦＤユニツトはその対応トランジス
タＴで欠陥が検出された場合にその電流を遮断するよう
に働く。各トランジスタＴはそれに対応する駆動装置
（第４図に詳細に示す）によつて駆動される。従つて、
パルス巾変調器１８の各々のセクシヨン、即ち、個々の
ＰＷＭユニツト１８Ａの各々は、１対の信号（例えばＰ
Ｗ１Ａ、ＰＷ１Ｂ）を発生し、その各々は１つの駆動装
置（例えば１６Ａ、１６Ｂ）へ送られる。この信号は、
パルス巾が正弦波入力信号の値に比例する（パルス巾＝
Ｆ（Sineωｔ））ようなパルスであり、トランジスタＴ
の平均出力をωにするようにトランジスタＴをオン及び
オフに切り換えるものである。モータ巻線Ｗ１、Ｗ２及
びＷ３は各々はトランジスタ対Ｐのコレクタとエミツタ
との間から取り出される。各ＰＷＭからの駆動信号は＋
Ｖ電源と−Ｖ電源との間にプツシユ−プル作用を与え、
これにより生じるトランジスタの電流は正弦波となる。

第３図にはＰＷＭユニツトの１つが示されており、これ
はＰＷ１Ａ及びＰＷ１Ｂ信号を発生するものとして示さ
れている。ＭＳ信号は比較器４２の一方の入力に送られ
る。その他方の入力は関数信号発生器（ＦＧ）から三角
波信号、即ちＳＴ信号を受ける。これにより比較器４２
からライン４２ａに現われる出力は、ＭＳ信号、即ち正
弦波（Sineωｔ）の周波数に比例して巾が変化するよう
なパルス列である。比較器４２からのこれらの出力パル
スはデツドタイム（ＤＴ）回路４４を経て増巾器４６へ
送られ、一方のＰＷ１Ａ信号、即ちパルス列が発生され
る。比較器４２からの出力はインバータ回路４８そして
別の回路５０へも送られ、この回路は、その出力にＭＳ
信号の関数として時間と共に大きさが変化するパルスを
発生し、これは別の増巾器へ送られる。この増巾器５２
の出力は基本的には増巾器４６の出力を反転したもので
あり、これがＰＷ１Ｂ信号である。デツドタイム回路の
目的は、トランジスタ対Ｐの２つのトランジスタが同時
に導通するのを避けることである。以上の説明は、１対
の互いに反転したパルス巾変調信号を発生する公知のパ
ルス巾変調回路について述べたものである。これらの信
号の各々は、駆動装置の一方に送られ、これら２つの信
号（例えばＰＷ１Ａ、ＰＷ１Ｂ）はトランジスタ対をプ
ツシユ−プル式に駆動する駆動信号対を構成する。

パルス巾変調器が示された第３図において、増巾器４
２、ＤＴ回路４４、５０及びインバータ４８への電力は
一定電源、即ち電源４２（例えば直流電源）から導出さ
れることを理解するのが重要である。然し乍ら、出力バ
ツフア増巾器４６及び５２への電力は、保護論理回路３
０から送られるＰＬＳ信号である。上記したように、欠
陥がある場合には、このＰＬＳ信号が終りとなり、その
結果、バツフア増巾器４６及び５２がオフにされ（不作
動にされ）、これによりトランジスタ対を駆動する出力
信号が遮断され、駆動装置がオフにされる。これは本発
明のシステムにおいて行なわれる１形式の保護である。
ＰＬＳ信号を止めさせるＦＡＵＬＴ信号の発生について
以下に述べる。

第４図には、１つのトランジスタ及びこれに対応する欠
陥検出器を駆動する１つの駆動装置が示されている。駆
動信号、この場合はＰＷ１Ａはオプトアイソレータ６０
へ送られ、その出力はシユミツトトリガを駆動し、これ
は上記アイソレータからの波形出力を整形する。シユミ
ツトトリガからの出力はゲート６４の一方の入力及び反
転増巾器６６へ送られる。ライン３０Ａ及び３０Ｂに現
われるＦＡＵＬＴ信号は、アイソレータ（公知）のトラ
ンジスタを表わす回路６８に通され、これはライン６８
に現われる入力信号の状態に基づいて、ライン３０Ａと
３０Ｂとの間にあるトランジスタ６８に電流を流せるよ
うに駆動される。ライン６８Ａに現われる上記入力信号
は、フリツプ−フロツプ７０の出力に送られ、このフリ
ツプ−フロツプはゲート６４の他方の入力にも接続され
ている。ゲート６４からの出力は、駆動増巾器７２へ送
られ、この増巾器はトランジスタＴに電流を流すに必要
なベース駆動信号を形成する。この増巾器からの出力
は、勿論ゲート６４からの出力に基づくものであり、そ
してこの出力はライン６４Ａに現われる信号レベルの関
数である。ライン６４Ａが高レベルであれば、波形整形
器６２からの信号は、ゲート６４及びバツフア増巾器７
２を経て送られてＰＷ１Ａ信号の関数としてトランジス
タＴを駆動する。一方、ライン６４Ａに現われる信号の
レベルが低レベルであれば、ゲート６４はオフにされ、
トランジスタをオン及びオフにする信号は通されず、巻
線Ｗ１への電力は供給されない。同様に、ライン６４Ａ
に現われる信号が低レベルであれば、オプトアイソレー
タは、回路６８に含まれたトランジスタをオフにし、ラ
イン３０Ａ及び３０Ｂに流れる電流が遮断され、欠陥の
存在が指示される。ライン６４Ａの信号はフリツプ−フ
ロツプ７０の作動状態の関数である。このフリツプ−フ
ロツプのリセツト入力は比較器７２へ接続され、この比
較器７２の一方の入力は抵抗器７４とキヤパシタ７６と
の接続点に接続される。比較器の他方の入力は、正の電
源に接続された駆動回路に接続される。この欠陥検出回
路にはスイツチ８０も含まれており、これはキヤパシタ
７６間の電圧を制御する。このスイツチ８０の状態は、
ゲート６４からの出力の関数であり、ＰＷＯ信号が最初
にアイソレータ６０に送られた時には、これにより生じ
るゲート６４の出力でこのスイツチが開成される。整形
器６２からの出力も、同様に、２つの増巾器６６及び６
７に通され、次いでフリツプ−フロツプのリセツト端子
に送られる。その結果、フリツプ−フロツプの出力が高
レベルになりこれによりゲート６４を通してのＰＷ１Ａ
信号の転送を続けることができる。その結果、トランジ
スタＴの電圧は、これが導通し始めた時に減少し始め
る。これと同時に、キヤパシタ７６が抵抗器７４を通し
て充電し始める。従つて、抵抗器とキヤパシタとの間の
接続点の電圧はＰＣ時定数の関数として上昇する。トラ
ンジスタにかゝる電圧は、トランジスタが完全にオンに
なるまでは実際上早く下がり、コレクタとエミツタとの
間のこの電圧は、２００ボルトから約２ボルトまで次第
に減少し、上記２ボルトは、除算器７８により比較器７
２に対してセツトされた基準電圧（例えば５ボルト）よ
り低い。然し、トランジスタがオンになるのと同時に、
キヤパシタ７６が充電を完了し、キヤパシタの電圧が除
算器からの電圧より低く保たれて、トランジスタが望ま
しいふるまいをする限り、比較器７２の状態はシフトせ
ず、従つて、フリツプ−フロツプ７２の状態は変化しな
い。それ故、ゲート６４を通る出力信号は増巾器７２へ
送られ続ける。然し、一方キヤパシタの電圧が除算器か
らの電圧を越えたとすれば、トランジスタが充分早く
（キヤパシタ７６の充電時間で表される所要時間内に）
オンにならず、ひいては比較器が状態を変えることが指
示される。従つて、フリツプ−フロツプがリセツトさ
れ、これによりライン６４Ａの状態が変り、ゲート６４
がオフにされトランジスタＴへの駆動信号がオフにされ
る。又この時点で、スイツチ８０も作動され、キヤパシ
タ７６を放電させる。ライン６４のこの状態変化は欠陥
を表し、トランジスタは所要時間内にオンにならない。
この状態は、ライン３０Ａ及び３０Ｂの電流遮断によつ
て保護論理回路へ送り返される。

欠陥検出回路は、ＰＷ１Ａ信号の存在にも応答する。波
形整形器６２からの出力は増巾器を経て比較器６７へ送
られ、これは波形整形器６２からの出力が“オン”指令
を示す場合にフリツプ−フロツプ７０をセツトする。

通常の駆動中に、更に別のテストもおこなわれる。駆動
装置が適切に作動し、この“オン切り換えシーケンス”
中に（キヤパシタが充電する間に）欠陥が検出されなか
つたと仮定すれば、キヤパシタはコレクタ電圧まで充電
し、これに保たれる（この電圧は典型的に約４ボルトで
ある）。トランジスタがオンである間にコレクタ電圧が
上昇し始めた場合には、比較器７２の入力が増加し、キ
ヤパシタ間の電圧を越えると、比較器７２は状態を変
え、フリツプ−フロツプ７０をリセツトする。これによ
りベース駆動信号が遮断され、ライン３０Ａ及び３０Ｂ
に流れる電流が遮断される。

第５図は保護論理回路を示す。この回路は抵抗器８８を
経てライン３０Ａに電流を流す正の電圧源を有し、そし
てライン３０Ｂは保護論理回路内でアースされている。
ライン３０Ａの電圧は、トリガ回路９０へ送られ、この
回路の出力はインバータ９２へ送られる。このインバー
タからの出力はゲート９４の一方の入力に送られ、この
ゲートの他の入力はシステム内の他の欠陥信号源に接続
されている。（これらについてはここに述べないが、例
えば、調速機、保安機構、又は証明装置の状態が含まれ
る。）欠陥検出器の１つに欠陥が現われたために、ライ
ン３０Ａに流れる電流が遮断された時には、トリガ回路
９０の入力にかゝる電圧が上昇し、ゲート９４の出力に
信号を発生させる。ゲート９４からのこの出力はフリツ
プ−フロツプ９６へ送られ、ゲート９４からのこの出力
の状態変化によつてこのフリツプ−フロツプがリセツト
される。このフリツプ−フロツプ９６のセツト端子は単
安定回路即ち遅延回路９８からの出力に接続され、そし
てこの単安定回路はモータ制御装置から電源オン／電源
オフ信号を受けとる。この電源オン／電源オフ信号は、
実際にはオプト−アイソレータ１００を経て送られ、こ
のオプト−アイソレータは、保安及びノイズ減少の目的
で保護論理回路をシステムの他部分からアイソレートす
るために含まれており、電源オン／電源オフ信号が現わ
れて、電源オンを指示する時には、単安定回路９８が高
レベルとなり、フリツプ−フロツプをセツトする。アイ
ソレータ１００からの出力はゲート１０２にも送られ、
このゲートはフリツプ−フロツプからの高レベル信号及
びアイソレータ１００からの高レベル出力信号に応答し
てスイツチ１０４を作動させる。このスイツチは正の電
圧を接続して、ＰＬＳ電圧を供給し、これはパルス巾変
調器（第３図参照）の出力を作動させる。単安定回路９
８からの出力は短い時間中高レベルのまゝとなる。この
遅延により、トランジスタを駆動させることができる。
結局、単安定回路はゼロレベルとなり、従つて、セツト
端子がゼロレベルに戻る。然し、これはフリツプ−フロ
ツプからの出力には何の作用も与えず、従つてＰＬＳ信
号は供給され続ける。然し乍ら、単安定回路がオフにな
つた時にリセツト入力が低レベルであれば、フリツプ−
フロツプが状態を変えて、ゲート１０２をオフし、これ
によりスイツチ１０４を不作動にし、ＰＬＳ信号の発生
を終了させる。この形式のテストの効果は、駆動装置を
短時間で作動できることであるが、この時間の後で欠陥
が検出された場合には、ＰＬＳ信号が遮断される。ゲー
ト９４の他の入力のいずれか１つに対して欠陥信号が発
生された場合にも、同じ結果が生じることが明らかであ
ろう。欠陥信号が存在する場合には、これがフリツプ−
フロツプの作動にオーバーライドし、ＰＬＳ信号の発生
を中断させる。従つて、単安定回路９８の作動は、正に
モータが始動されているか又は電力がパルス巾変調器に
供給されている時の初期テストを果し、一方シユミツト
トリガ９０及びこれとフリツプ−フロツプのリセツト入
力９６との間の回路に関連した作動は、上記短い時間の
後の作動を制御して、通常作動中の欠陥検出を果すよう
にされる。始動中には、取るに足らない欠陥、即ちシス
テムを停止させてはならないような欠陥が生じると考え
られるので、このような２段階のやり方が必要とされ
る。

以上に述べた本発明の実施例の作動において固有である
やり方に従つて種々のテストを行なうようにプログラム
されたコンピユータ、例えばマイクロプロセツサで本発
明を部分的に又は全体的に実施してもよいことが明らか
であろう。更に、他の変更や修正等を行なえることが当
業者に明らかであろう。

【図面の簡単な説明】

第１図はモータがインバータによつて給電され、インバ
ータはバツテリから電力を受け、インバータの作動がパ
ルス巾変調器によつて制御され、そしてパルス巾変調器
の作動が本発明によつて制御されるようなエレベータ作
動システムのブロツク図、 第２図はインバータのブロツク図、 第３図は１つのモータ巻線に対しインバータ駆動装置を
制御するパルス巾変調器の部分を示すブロツク図、 第４図はインバータ内に配置された１つのベース駆動装
置、その対応電源及び欠陥検出器のブロツク図、そして 第５図は第１図のシステムに使用され、いずれか１つの
ベース駆動装置の欠陥を感知し、パルス巾変調器に電圧
を供給してこれを作動させ、欠陥が検出された場合にこ
のパルス巾変調器の作動を中断する保護論理回路のブロ
ツク図である。 １０……エレベータカー、１２……平衡おもり １４……モータ、１５……バツテリ １６……インバータ、１７……タコメータ １８……パルス巾変調器、２０……モータ制御器 ２１……プロフアイル信号発生器 ２２……作動制御ユニツト ２４……システム制御装置 ３０……保護論理回路、４０……発振器 ４２……電源

───────────────────────────────────────────────────── フロントページの続き (72)発明者 レカ・ボイウカナ− アメリカ合衆国コネチカツト州06032フア −ミントン・イ−スト・スト−ントン・コ −ト・ロ−ド５ (56)参考文献 特開 昭58−198172（ＪＰ，Ａ) 特開 昭53−12027（ＪＰ，Ａ)

Claims (3)

【特許請求の範囲】
1. 【請求項１】インバータの一つもしくはそれ以上の出力
   パワートランジスタのコレクターエミッタ電圧がそのト
   ランジスタへの駆動信号印加後トランジスタの飽和電圧
   まで下がるに要する時間が所定時間を越えるとそのトラ
   ンジスタへの駆動信号を停止する手段を備えたことを特
   徴とするインバータのパワートランジスタの保護装置。
2. 【請求項２】トランジスタが飽和状態にある間にコレク
   ターエミッタ電圧が上昇すると駆動信号を停止する手段
   を更に備えた請求項１に記載のインバータのパワートラ
   ンジスタの保護装置。
3. 【請求項３】トランジスタが最初オンになるようにされ
   た短い時間に続いて飽和電圧が正常でないと駆動信号を
   停止する手段を更に備えた請求項１に記載のインバータ
   のパワートランジスタの保護装置。