JPH0634472B2 - Emi対策用回路基板 - Google Patents

Emi対策用回路基板

Info

Publication number
JPH0634472B2
JPH0634472B2 JP16036486A JP16036486A JPH0634472B2 JP H0634472 B2 JPH0634472 B2 JP H0634472B2 JP 16036486 A JP16036486 A JP 16036486A JP 16036486 A JP16036486 A JP 16036486A JP H0634472 B2 JPH0634472 B2 JP H0634472B2
Authority
JP
Japan
Prior art keywords
weight
layer
resin
copper
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16036486A
Other languages
English (en)
Other versions
JPS6315497A (ja
Inventor
一正 江口
二三雄 仲谷
真一 脇田
久敏 村上
恒彦 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
Nintendo Co Ltd
Tatsuta Electric Wire and Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd, Tatsuta Electric Wire and Cable Co Ltd filed Critical Nintendo Co Ltd
Priority to JP16036486A priority Critical patent/JPH0634472B2/ja
Priority to US07/025,106 priority patent/US4801489A/en
Priority to CA000531921A priority patent/CA1261481A/en
Priority to EP87302165A priority patent/EP0238267B1/en
Priority to AU70012/87A priority patent/AU592627B2/en
Priority to KR1019870002269A priority patent/KR930011606B1/ko
Priority to DE3751323T priority patent/DE3751323T2/de
Publication of JPS6315497A publication Critical patent/JPS6315497A/ja
Priority to US07/482,936 priority patent/US5043526A/en
Priority to US07/749,758 priority patent/US5140110A/en
Publication of JPH0634472B2 publication Critical patent/JPH0634472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はEMI対策用回路基板に関し、特にたとえば
家庭用テレビゲームなどのようにケーブルなどによって
他の機器に接続される電子回路を構成する、EMI対策
用回路基板に関する。
(従来技術) 最近では、FCC(連邦通信委員会)と同じように、我
が国においても、電磁波妨害(EMI)についての規制
が厳しくなってきた。本件出願人は、先に、たとえば実
開昭58−72895号などによって、そのようなEM
Iを防止することができる装置を提案した。
(発明が解決しようとする問題点) 上述の従来技術は、シールドケースを用いるため、たと
えばパーソナルコンピュータやその他の独立した機器に
ついては非常に有効である。
しかしながら、たとえばファミリーコンピュータ(登録
商標)のような家庭用ゲーム機やパーソナルコンピュー
タ等の画像処理機能を有する電子機器のEMI対策とし
ては十分ではなかった。その理由は、ゲーム機本体が長
いケーブルを介して他の機器たとえばテレビジョン受像
機やコントローラなどに接続され、全体をシールドケー
スで覆うことができないからである。すなわち、上述の
従来技術では、シールドケース内に電磁波エネルギを閉
じ込めて不要輻射を防止するものであり、ゲーム機から
伸びるケーブルを通して輻射される電磁波に対しては有
効ではない。
それゆえに、この発明の主たる目的は、新規な構成のE
MI対策用回路基板を提供することである。
この発明の他の目的は、回路基板上に構成された電子回
路からの不要な電磁波の輻射を効果的に抑制できる、E
MI対策用回路基板を提供することである。
(問題点を解決するための手段) この発明は、簡単にいえば、基板、基板の少なくとも一
方主面上に形成され、かつ所望の回路に応じてアースパ
ターンを含む回路パターンが形成された導電層、アース
パターンの部分を除いて基板上に導電層を覆うように形
成される絶縁層、絶縁層を被うように形成され、金属銅
粉,樹脂混和物(金属表面活性化樹脂と熱硬化性樹脂と
からなる樹脂混和物),飽和脂肪酸または不飽和脂肪酸
もしくはそれらの金属塩,金属キレート形成剤および半
田促進剤とからなる半田付可能な銅性インク層、および
半田付可能な銅性インク層上に形成される半田層を備え
る、EMI対策用回路基板である。なお、銅性インクと
は、銅ペースト組成物をいう。
(作用) 銅電送の上のシールド電極層がない従来の回路基板で
は、銅電層において隣接するパターン間で浮遊容量ない
し分布容量を形成する。この発明では、導電層の上にそ
れに接近して半田付可能な銅性インク層および半田層か
らなるシールド電極が形成されているので、導電層の各
パターンは隣接するパターンとの間でよりもむしろ、そ
の接近したシールド電極との間で分布容量を形成する。
このシールド電極は、アースパターンに接続されている
ので、高周波的にアースされることになる。したがっ
て、導電層の各パターンにたとえば誘導などによって生
じた不要な電磁波は、上述の分布容量を通してアースに
流れる。そのため、回路基板それ自体において不要な電
磁波エネルギが除去される。
(発明の効果) この発明によれば、電子回路を構成する回路基板それ自
体における不要成分のエネルギが低減されるので、たと
えそれにケーブルなどを接続しても、そのケーブルを通
して不要輻射が生じることはない。したがって、この発
明は、あらゆる形式の電子機器のEMI対策として非常
に有効である。すなわち、従来のもののように、シール
ドケースを用いるEMI対策では、電子回路基板それ自
体から延長されたケーブルなどを通して不要な電磁波が
輻射されたが、この発明の回路基板を用いれば、その回
路基板そのものにおいて既に不要な電磁波が除去されて
いるので、そこにケーブルなどを接続してもそれらにか
かわらず、安定的に不要輻射を防止することができる。
また、シールド電極を形成するために、半田付可能な銅
性インクをたとえば塗布し、その上に半田層を形成する
だけでよいので、その製造工程が複雑になるという問題
は生じない。しかも、その銅性インクとして、金属銅粉
85〜95重量%と樹脂混和物15〜5重量%(金属表
面活性化樹脂2〜30重量%、残部を熱効果性樹脂とか
らなる樹脂混和物)との合計100重量部に対して、飽
和脂肪酸または不飽和脂肪酸もしくはそれらの金属塩1
〜8重量部と金属キレート形成剤1〜50重量部および
半田付促進剤0.1〜2.5重量部を配してなる銅性イ
ンクを用いるので、導電性が向上し、かつその効果塗膜
上に極めて良好な半田付を全面に施すことができる。
なお、銅性インクの銅粉末の代わりに、金,銀ニッケ
ル,カーボンなどの粉末を充填した組成物を用いること
も考えられるが、価格の点で銅性インクが最も実用的で
ある。
この発明の上述の目的,その他の目的,特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
(実施例) 第1図はこの発明の一実施例を示す断面図である。この
回路基板ないしプリント基板10は、たとえは合成樹脂
やセラミックスのような絶縁材料からなる基板12を含
む。この基板12はいわゆる両面基板として構成されて
いて、基板12の両主面には、たとえば銅箔のような導
電層14が形成されていて、この導電層14にはエッチ
ングによって必要な回路のための回路パターンが形成さ
れる。なお、この回路パターンには、通常アースパター
ンが含まれる。
基板12にはスルーホール16があけられていて、この
スルーホール16の内壁にはめっき層18が形成され
る。このめっき層18は、基板12の両面の導電層14
を相互に接続する必要のある場合に形成され、その両端
が対応するそれぞれの導電層14に接続される。なお、
めっき層18は、スルーホール16が単に部品(図示せ
ず)の挿入孔として用いられる場には不要であるかも知
れない。
基板12の両主面には、導電層14を覆うように、しか
しアースパターン14aの部分を除いて、半田レジスト
層20が形成される。この半田レジスト層20は、導電
層14のうち、後の工程において半田が付着されるべき
ではない領域に形成されるものであるが、さらに、後述
の銅性インク層22と導電層14との絶縁を確保するた
めにも利用され得る。また、この半田レジスト層20に
よって覆われていないアースパターン14aには、後述
の銅性インク層22が接続される。
基板12の両主面上には、半田レジスト層20の上に、
基板12のほぼ全面にわたって、導電層14を覆うよう
に、半田付可能な銅性インク層(以下、単に「銅性イン
ク層」)22が形成される。この銅性インク層22を形
成するための銅性インクとしては、たとえば、タツタ電
線株式会社製の銅性インク等が利用可能である。ちなみ
に、この銅性インクは、フィラーとしての銅の微粒子
と、これら微粒子どうしの強固に接着するためのバイン
ダと、導電性を長期安定に維持するための各種添加剤と
を混合してつくられている。銅微粒子の粒径は、この銅
性インク層22を印刷形成する際のシルクスクリーンの
メッシュ径よりも小さく選ばれる。また、バインダとし
ては、たとえばレゾール型フェノール樹脂のような熱硬
化性樹脂が用いられ、粘度調整のために適宜の溶剤が利
用される。
具体的にいえば、金属銅粉85〜95重量%と樹脂混和
物15〜5重量%(金属表面活性化樹脂2〜30重量
%、残部を熱硬化性樹脂とからなる樹脂混和物)との合
計100重量部に対して、飽和脂肪酸または不飽和脂肪
酸もしくはそれらの金属塩1〜8重量部と金属キレート
形成剤1〜50重量部および半田付促進剤0.1〜2.
5重量部を配してなる銅性インクが用いられる。
金属銅粉は、片状,樹枝状,球状または不定形状などの
いずれの形状であってもよく、その粒径は100μm以
下が好ましく、特に、1〜30μmが好ましい。粒径が
1μm未満のものは酸化されやすく、得られる塗膜の導
電性が低下し、半田付性が悪くなる。
金属銅粉の配合量は、樹脂混和物との配合において85
〜95重量%の範囲で用いられ、好ましくは87〜93
重量%である。
配合量が85重量%未満では、導電性が低下するととも
に半田付性が悪くなり、逆に95重量%を超えるとき
は、金属銅粉が十分にバインドされず、得られる塗膜も
脆くなり、導電性が低下するとともにスクリーン印刷性
も悪くなる。
樹脂混和物中の金属表面活性化樹脂とは、活性ロジン,
または部分水添ロジン,完全水添ロジン,エステル化ロ
ジン,マレイン化ロジン,不均化ロジン,重合ロジンな
どの変性ロジンから選ばれる少なくとも一種を使用す
る。好ましいロジンは活性ロジンまたはマレイン化ロジ
ンである。
樹脂混和物中の金属表面活性化樹脂の配合量は、2〜3
0重量%範囲で用いられ、好ましくは5〜10重量%で
ある。金属表面活性化樹脂の配合量が2重量%未満で
も、後述する金属キレート形成剤および半田付促進剤が
適当量配されているときは、塗膜上に直接半田付をする
ことができるが、その配合量をこのような好ましい範囲
に添加すると、半田付面がより平滑で金属光沢のあるも
のにすることができる。逆に30重量%を超えるとき
は、導電性の低下を招き、かつ半田付性に対する増量効
果も認められないので好ましくない。
樹脂混和物中の熱効果性樹脂は、金属銅粉およびその他
の成分をバインドするものであり、常温で液状を呈する
高分子物質で、加熱硬化によって高分子物質となるもの
であればよく、たとえばフェノール,アクリル,エポキ
シ,ポリエステルまたはキシレン系の樹脂などが用いら
れるがこれらに限定されない。なかでもレゾール型フェ
ノール樹脂は、好ましいものとして用いられる。樹脂混
和物中の熱硬化性樹脂の配合量は、98〜70重量%の
範囲である。
上述の樹脂混和物の配合量は、金属銅粉との配合におい
て、15〜5重量%の範囲で用いられ、金属銅粉と樹脂
混和物との合量を100重量部とする。このような場
合、樹脂混和物の配合量が、5重量%未満では、金属銅
粉が十分バインドされず、得られる塗膜も脆くなり、導
電性が低下するとともにスクリーン印刷が悪くなり好ま
しくない。逆に15重量%を超えるときは、半田付性が
好ましいものとならない。
飽和樹脂酸または不飽和樹脂酸もしくはそれらの金属塩
とは、飽和脂肪酸としては、炭素数16〜20のパルミ
チン酸,ステアリン酸,アラキシ酸などであり、また不
飽和脂肪酸としては炭素数16〜18のゾーマリン酸,
オレイン酸,リノレン酸などであり、それらの金属塩に
あってはカリウム,銅,アルミニウムなどの金属との塩
である。これらの分散剤の使用は、金属銅粉と樹脂混和
物との配合において、金属銅粉の樹脂混和物中への微細
分散を促進し、導電性の良好な塗膜を形成するので好ま
しい。
飽和脂肪酸または不飽和樹脂酸もしくはそれらの金属塩
の配合量は、金属銅粉と樹脂混和物の合計量100重量
部に対して1〜8重量部の範囲で用いられ、好ましくは
2〜6重量部である。
分散剤の配合量が、1重量部未満では、金属銅粉を樹脂
混和物中に微細分散させるにあたって混練りに時間を要
し、逆に8重量部を超えるときは、塗膜の導電性を低下
させ、塗膜と基板との密着性の低下を招くので好ましく
ない。
金属キレート形成剤とは、モノエタノールアミン,ジエ
タノールアミン,トリエタノールアミン,エチレンジア
ミン,トリエチレンジアミン,トリエチレントラミンな
どの脂肪族アミンから選ばれる少なくとも一種を使用す
る。添加する金属キレート形成剤は、金属銅粉の酸化を
防止し、導電性の維持に寄与するとともに、金属表面活
性化樹脂と相乗作用を示して半田付性をより向上させ
る。たとえば、金属銅粉と熱硬化性樹脂、それに金属表
面活性化樹脂との配合では、塗膜上に良好な半田付をす
ることができないが、金属キレート形成剤を配すること
により良好な半田付をすることができるので、その相乗
作用としての役割は大きい。
金属キレート形成剤の配合量は、金属銅粉と樹脂混和物
の合計量100重量部に対して、1〜50重量部の範囲
で用いられ、好ましくは、5〜30重量部である。金属
キレート形成剤の配合量が、5重量部未満では、導電性
が低下し、かつ半田付性も好ましいものとならない。逆
に50重量部を超えるときは、塗料自体の粘度が下がり
過ぎて印刷性に支障をきたすので好ましくない。
半田付促進剤は、オキシジカルボン酸またはアミノジカ
ルボン酸もしくはそれらの金属塩で、たとえば酒石酸,
リンゴ酸,グルタミン酸,アスパラギン酸または、それ
らの金属塩などから選ばれる少なくとも一種を使用す
る。
添加する半田付促進剤は、金属キレート形成剤と相乗作
用を示して半田付性をさらに向上させる。すなわち、金
属表面活性化樹脂と金属キレート形成剤、それに半田付
促進剤を配することにより、より相乗作用を示して塗膜
の半田付面をより平滑で金属光沢のあるものにすること
ができる。
半田付促進剤の配合量は、金属銅粉と樹脂混和物の合計
量100重量部に対して、0.1〜2.5重量部の範囲
で用いられる、好ましくは0.5〜2.5重量部であ
る。半田付促進剤の配合量が0.1重量部未満でも、金
属表面活性化樹脂と金属キレート形成剤が適当量配され
ているときは、塗膜上に直接半田付をすることができる
が、その配合量をこのような好ましい範囲に添加する
と、半田付面がより平滑で金属光沢のあるものにするこ
とができる。逆に2.5重量部を超えるときは、導電性
が低下するとともに半田付性も好ましいものとならな
い。
また、粘度調整をするために、通常の有機溶剤を適宜使
用することができる。たとえば、ブチルカルビトール,
ブチルカルビトールアセテート,ブチルセロソルブ,メ
チルイソブチルケトン,トルエン,キシレンなどの公知
の溶剤である。
このような銅性インクを用いて銅性インク層22を形成
するので、この銅性インク層22の表面近傍には、バイ
ンダが硬化すると、半田付着可能層が形成される。そし
て、この銅性インク層22,スルーホール16の内壁の
めっき層18および導電層14上に、たとえば半田ディ
ップによって半田層26を形成する。この半田層26
は、その銅性インク層22と同じように基板12の主面
のほぼ全域にわたって形成される。このとき、アースパ
ターン14aの部分では半田レジスト層20が除かれて
いるため、半田層26は、結局、そのアースパターン1
4aに接続されることになる。
半田の比抵抗は、一般に、1〜4×10-5Ω・cm程度で
あるから、半田層26が付着された銅性インク層22
は、半田層26のない状態の銅性インク層22の比抵抗
より小さくなる(導電性が向上する)とともに、その機
械的強度が増加する。硬化した後の銅性インク層22だ
けの比抵抗がたとえば10-4Ω・cmのオーダであるとす
ると、半田層26を形成した後の銅性インク層22の等
価比抵抗は、たとえば10-5Ω・cmのオーダになる。し
たがって、このように半田層26が形成された銅性イン
ク層22が、電磁波シールド電極としてより優れた機能
を発揮する。
なお、このとき、半田層26は、少なくとも銅性インク
層22上を覆うように形成されればよく、必ずしも銅箔
による回路パターンすなわち導電層14やめっき層18
上に形成される必要はない。
基板12の上面には、さらに、半田レジスト層20,半
田層26を覆って、第2の絶縁層としての半田レジスト
層24が形成される。
上述のように、導電層14の回路パターンが半田層26
の付着された銅性インク層22に近接して配置されるの
で、導電層の各回路パターンには、隣接のパターンとの
間よりむしろ、この半田層26が付着された銅性インク
層22との間で浮遊容量ないし分布容量が形成される。
したがって、この導電層14の回路パターンに誘導され
た不要周波数成分のエネルギは、形成された分布容量を
介してその半田層26が付着された銅性インク層22に
流れる。一方、半田層26が付着された銅性インク層2
2は、前述のように導電層14のアースパターン14a
に接続されて高周波的にはアースされている。したがっ
て、半田層26が形成された銅性インク層22に流れ込
んだ電磁波エネルギは、結局、高周波アースに流れるこ
とになる。そのため、導電層14の各回路パターンには
不要電磁波エネルギが蓄積されることがない。したがっ
て、もし、その回路基板10によって電子回路を構成し
て、それにケーブルなどを接続しても、このケーブルに
輻射エネルギが乗ることはない。
このことを、第9図および第10図を参照して具体的に
説明する。第9図は従来の一般的な回路基板の等価回路
図であるが、この等価回路において、素子1aと1bと
を接続する信号線2および3ならびにアースライン4
は、それぞれ、その長さに応じたインダクタンスを有
し、各信号線2および3の間ならびに各信号線2および
3とアースライン4との間には、線間距離に応じた分布
容量が生じる。ところが、アースライン4にインダクタ
ンス成分があると、信号中の高周波成分に対してアース
ライン4がグランドとして働かず、インダクタンスによ
ってアースライン4の両端に電位差が生じるとともに、
これによるエネルギがアースライン4上に残留する。こ
のエネルギが大きくなると、ノイズとなって外部に漏
れ、周辺の電子部品機器に対して電磁波障害を及ぼす。
これに対して、この実施例の回路基板では、第10図に
示すような等価回路となり、アースライン4′が各信号
線2および3のパターンのほぼ全面を覆っているので、
インダクタンス成分は含まれず、高周波の電位差が生じ
ないため、アースライン4′にエネルギが滞留すること
は殆どない。
また、従来の回路基板では、それぞれの分布容量が信号
線2および3間または各信号線2および3とアースライ
ン4との間の距離によって異なり、分布容量が不均一と
なり、信号の流れる流路の途中でインピーダンスが変化
して、高周波の伝送上のミスマッチングが生じる。この
ため、信号中の不要な高周波成分が信号線2および3上
に滞留してしまい、このエネルギがノイズとなって外部
電極に漏れ、または輻射してしまう。
これに対して、この実施例の回路基板では、各信号線2
および3とアースライン4′との間の距離がほぼ均一で
あり、それに伴って、両者間の分布量が均一化され、か
つ信号線2および3間の分布に容量を無視できる程度の
大きな値となる。したがって、従来なら各信号線2およ
び3上に蓄積された高周波成分のエネルギがその分布容
量を介してアースライン4′に流れてしまうので、不要
輻射が生じることはない。
第11図において、線Aが従来の基板を用いた場合の輻
射レベルを示し、線Bがこの発明の実施例の基板を用い
た場合を示す。この第11図から分かるように、従来の
場合にはたとえば67.03MHzにおいて50.60
dBμVもの大きな不要輻射があった。これに対して、
この実施例の回路基板を用いれば、輻射レベルは殆どノ
イズ成分だけとなり、FCCやその他の規制を全く問題
なく克服できる。
つぎに、第2図〜第8図を参照して、第1図実施例の回
路基板10の製造方法の一例について説明する。
先ず、第2図に示すように、基板12を準備する。この
基板12は、たとえばエポキシ樹脂や紙フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえば1.2−1.6mmのものとして作られる。
そして、基板12の両主面には、たとえば30−70μ
m程度の厚みの銅箔によって、後の工程で第1の回路に
応じたパターンが形成されるべき導電層14′が形成さ
れる。
続いて、第3図に示すように、基板12に、導電層1
4′も貫通するように、たとえば多軸ボール盤を用い
て、スルーホール16を形成する。このスルーホール1
6は、両主面の導電層14′を相互接続するために利用
されるとともに、単なる電子部品のリード線挿入孔等と
しても利用され得る。そして、穿孔端面の研磨処理をし
た後、次工程に移る。
つぎに、第4図に示すように、スルーホール16の内壁
にたとえば電解めっきあるいは無電解めっきによって、
めっき層18を形成する。したがって、基板12の両面
の導電層14′どうしが接続される。
続いて、導電層14′をエッチングして、第5図に示す
ように、アースパターン14aを含む必要な回路に応じ
た回路パターンを形成する。すなわち、先ず必要な回路
に応じてエッチングレジストを印刷するとともに、スル
ーホール16の「孔埋め」などを施し、その後、ウェッ
トエッチングあるいはドライエッチングすることによっ
て必要な回路パターンを形成する。
その後、第6図に示すように、第1の絶縁層として機能
する、半田レジスタ層20を印刷する。このとき、導電
層14の酸化や劣化を防止するために、防錆処理が施さ
れてもよい。
ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よく知られているとこ
ろである。
次に、第7図に示すように、第1の絶縁層すなわち半田
レジスト層20および/または導電層14の上に、ほぼ
全面にわたって、銅性インク層22′を形成する。詳し
くいうと、基板12の主面上に、電磁波シールドとして
必要な形状の印刷パターンを有するシルクスクリーン
(図示せず)を配置、位置決めし、前述のような所定の
銅性インクによって、印刷する。。
その後、印刷された銅性インクを加熱して硬化させる。
フェノール樹脂はたとえば熱硬化性のものであり、たと
えば145℃30分程度で、縮合反応により硬化する。
この硬化に際して、銅インクは、その面方向のみならず
その厚み方向にも縮む。なお、発明者の実験によれば、
硬化した後の銅性インク層22′の基板12などとの接
着強度は、たとえば3φのランドで3kgの引っ張り荷重
にたえることができ、銅箔のような銅電層14とほぼ等
しい。
また、銅性インクが硬化する際、その表面近傍に半田付
着可能層が形成される。すなわち、銅性インク層22′
の表面が半田付け可能になる。
その後、第8図に示すように、少なくとも銅性インク層
22に覆って(実際には半田が付着するすべての部分)
に半田層26を形成する。詳しくいうと、この第14図
の工程では、半田レベラ,リフロー半田あるいは半田デ
ィッピングによって、基板12の主面に半田を付着させ
る。
この半田層26は、前述のように、銅性インク層22を
機械的に補強するとともに、電磁波シールドとしての導
電性を向上させる。
最後に、第1図に示すように、基板12の両主面全域に
わたって、第2の絶縁層としての半田レジスト層24
を、たとえば塗布あるいは印刷によって、形成する。こ
のようにして、回路基板10が製造される。
なお、上述のいずれの実施例においても、電磁波シール
ド電極としての銅性インク層22および半田層26を基
板12の両主面上に形成した。しかしながら、発明者の
実験によれば、これらは基板12の一方主面上にだけ形
成されてもよい。
また、電磁波シールド電極としての銅性インク層22お
よび半田層26を基板12の両主面上に形成する場合に
は、アースパターン14aは一方主面にのみ形成してお
き、数箇所のスルーホールをアースに接続し、他方主面
の銅性インク層22はそのスルーホールに接続するよう
にしてもよい。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す断面図である。 第2図〜第8図は、それぞれ、第1図実施例の回路基板
を製造する方法の一例を工程順次に示す断面図である。 第9図および第10図は、それぞれ、この実施例の効果
を説明するための等価回路図であり、第9図が従来の一
般的な回路基板のものを示し、第10図がこの実施例の
回路基板のものを示す。 第11図はこの発明の効果を説明するためのグラフであ
り、横軸に周波数を、縦軸に輻射電界強度を、それぞれ
示す。 図において、10は回路基板、12は絶縁基板、14は
導電層、20および24は半田レジスト層、22,2
2′は銅性インク層、26は半田層を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇田 真一 大阪府東大阪市岩田町2丁目3番1号 タ ツタ電線株式会社内 (72)発明者 村上 久敏 大阪府東大阪市岩田町2丁目3番1号 タ ツタ電線株式会社内 (72)発明者 寺田 恒彦 大阪府東大阪市岩田町2丁目3番1号 タ ツタ電線株式会社内 審査官 市川 裕司

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板、 前記基板の少なくとも一方主面上に形成され、かつ所望
    の回路に応じてアースパターンを含む回路パターンが形
    成された導電層、 前記アースパターンの部分を除いて前記基板上に前記導
    電層を覆うように形成される絶縁層、 前記絶縁層を被うように形成され、金属銅粉,樹脂混和
    物(金属表面活性化樹脂と熱硬化性樹脂とからなる樹脂
    混和物),飽和脂肪酸または不飽和脂肪酸もしくはそれ
    らの金属塩,金属キレート形成剤および半田付促進剤と
    からなる半田付可能な銅性インク層、および 前記半田付可能な銅性インク層上に形成される半田層を
    備える、EMI対策用回路基板。
  2. 【請求項2】前記半田層を覆うように前記基板上に形成
    される第2の絶縁層を含む、特許請求の範囲第1項記載
    のEMI対策用回路基板。
  3. 【請求項3】前記半田付可能な銅性インク層は、金属銅
    粉85〜95重量%と樹脂混和物15〜5重量%(金属
    表面活性化樹脂2〜30重量%と、残部が熱硬化性樹脂
    とからなる樹脂混和物)との合計100重量部に対し
    て、飽和脂肪酸または不飽和脂肪酸もしくはそれらの金
    属塩1〜8重量部と金属キレート形成剤1〜50重量部
    および半田付促進剤0.1〜2.5重量部からなる、特
    許請求の範囲第1項または第2項記載のEMI対策用回
    路基板。
JP16036486A 1986-03-13 1986-07-08 Emi対策用回路基板 Expired - Fee Related JPH0634472B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP16036486A JPH0634472B2 (ja) 1986-07-08 1986-07-08 Emi対策用回路基板
US07/025,106 US4801489A (en) 1986-03-13 1987-03-12 Printed circuit board capable of preventing electromagnetic interference
CA000531921A CA1261481A (en) 1986-03-13 1987-03-12 Printed circuit board capable of preventing electromagnetic interference
KR1019870002269A KR930011606B1 (ko) 1986-03-13 1987-03-13 Emi 대책용 회로기판
AU70012/87A AU592627B2 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
EP87302165A EP0238267B1 (en) 1986-03-13 1987-03-13 Printed circuit board capable of preventing electromagnetic interference
DE3751323T DE3751323T2 (de) 1986-03-13 1987-03-13 Gedruckte Leiterplatten eingerichtet zur Verhinderung elektromagnetischer Interferenz.
US07/482,936 US5043526A (en) 1986-03-13 1990-02-22 Printed circuit board capable of preventing electromagnetic interference
US07/749,758 US5140110A (en) 1986-03-13 1991-08-26 Printed circuit board capable of preventing electromagnetic interference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16036486A JPH0634472B2 (ja) 1986-07-08 1986-07-08 Emi対策用回路基板

Publications (2)

Publication Number Publication Date
JPS6315497A JPS6315497A (ja) 1988-01-22
JPH0634472B2 true JPH0634472B2 (ja) 1994-05-02

Family

ID=15713374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16036486A Expired - Fee Related JPH0634472B2 (ja) 1986-03-13 1986-07-08 Emi対策用回路基板

Country Status (1)

Country Link
JP (1) JPH0634472B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848061A1 (fr) * 2002-11-29 2004-06-04 Denso Corp Carte de circuit et unite de compteur prevue avec celle-ci

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629893B2 (ja) * 1988-10-13 1997-07-16 松下電器産業株式会社 プリント配線板
US5156771A (en) * 1989-05-31 1992-10-20 Kao Corporation Electrically conductive paste composition
JPH03173007A (ja) * 1989-12-01 1991-07-26 Kao Corp 導電性ペースト及び導電性塗膜
JPH0467509A (ja) * 1990-07-06 1992-03-03 Kao Corp 導電性ペースト及び導電性塗膜
JPH05152781A (ja) * 1991-06-24 1993-06-18 Cmk Corp プリント配線基板の製造法
EP3570768A4 (en) 2017-01-17 2020-10-21 Corfigo, Inc. DEVICE FOR ABLATION OF TISSUE SURFACES AND RELATED SYSTEMS AND METHODS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848061A1 (fr) * 2002-11-29 2004-06-04 Denso Corp Carte de circuit et unite de compteur prevue avec celle-ci

Also Published As

Publication number Publication date
JPS6315497A (ja) 1988-01-22

Similar Documents

Publication Publication Date Title
KR930011606B1 (ko) Emi 대책용 회로기판
CA2010128C (en) Printed circuit board with electromagnetic interference prevention
JPH0634472B2 (ja) Emi対策用回路基板
US5466893A (en) Printed circuit board having enhanced EMI suppression
JPH11251142A (ja) チップ型インピーダンス素子
JPH0682890B2 (ja) Emi対策用回路基板とその製造方法
JPH06101635B2 (ja) Emi対策用回路基板
JP2795715B2 (ja) プリント配線基板
JP2539871B2 (ja) Emi対策用回路基板
JP2795716B2 (ja) プリント配線基板
JP2763951B2 (ja) プリント配線基板
JP2963518B2 (ja) 導電性ペースト組成物
JP2963517B2 (ja) 導電性ペースト組成物
JP3083146B2 (ja) 導電性ペースト組成物
JP2517757Y2 (ja) プリント配線基板
JP3261546B2 (ja) 電子部品用電磁波遮蔽フィルム及びその製造方法
JPH04302492A (ja) プリント配線基板
JP2613368B2 (ja) プリント回路基板およびその製造方法
JP2648006B2 (ja) Emi対策用回路基板
JPH04302498A (ja) プリント配線基板
GB1574438A (en) Printed circuits
JPS62295498A (ja) Emi対策用回路基板
JPH04241496A (ja) プリント配線基板
JP2819560B2 (ja) 配線基板及びその製造方法
JPH04241497A (ja) プリント配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees