JPH0634349B2 - 磁気バブルメモリ素子の製造方法 - Google Patents
磁気バブルメモリ素子の製造方法Info
- Publication number
- JPH0634349B2 JPH0634349B2 JP58224106A JP22410683A JPH0634349B2 JP H0634349 B2 JPH0634349 B2 JP H0634349B2 JP 58224106 A JP58224106 A JP 58224106A JP 22410683 A JP22410683 A JP 22410683A JP H0634349 B2 JPH0634349 B2 JP H0634349B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin film
- photoresist
- magnetic bubble
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 18
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 10
- 239000009719 polyimide resin Substances 0.000 claims description 10
- 229910000889 permalloy Inorganic materials 0.000 claims description 6
- 229920003986 novolac Polymers 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000012719 thermal polymerization Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002223 garnet Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は磁気バブルメモリ素子の磁性層とパーマロイ層
の間に形成されるポリイミド樹脂膜のテーパエツチング
方法に係わり、特に樹脂膜のエツチング端面の傾斜角を
低くするのに好適なエツチング方法に関するものであ
る。
の間に形成されるポリイミド樹脂膜のテーパエツチング
方法に係わり、特に樹脂膜のエツチング端面の傾斜角を
低くするのに好適なエツチング方法に関するものであ
る。
一般に樹脂膜のエツチング方法としては樹脂膜上にフオ
トレジスト膜を形成し、このフオトレジスト膜をマスク
として酸素プラズマなどにより樹脂膜をエツチングする
方法が知られている。この場合、エツチングにより形成
される樹脂膜パターン端部の傾斜角は４５〜６０度とな
り、急峻な段差を発生するという問題があつた。
トレジスト膜を形成し、このフオトレジスト膜をマスク
として酸素プラズマなどにより樹脂膜をエツチングする
方法が知られている。この場合、エツチングにより形成
される樹脂膜パターン端部の傾斜角は４５〜６０度とな
り、急峻な段差を発生するという問題があつた。
例えば、近年、高密度磁気バブルメモリ素子を実現する
ために、使用する磁気バブル転送路のパターン周期λが
微小化し、これに用いる磁気バブル径ｄも小さくなり、
現在では１Ｍビツトの磁気バブルメモリ素子が実用化さ
れている。そして、この素子で使用されている磁気バブ
ル径ｄは約２μｍ，マイナループの転送路パターンの周
期λは７〜８μｍ程度であり、この場合の記録密度は１
Mb／cm3である。さらに高密度素子として、マイナルー
プの転送路パターン周期λが４〜６μｍの素子では、マ
イナループ部の下地絶縁膜の１部をエツチングし、マイ
ナループ部の転送マージン向上する方法が知られてい
る。すなわち、絶縁膜として用いる樹脂膜の段差部の発
生により、この樹脂膜上に形成されるパーマロイパター
ンに段差が形成され、この段差によつてパーマロイパタ
ーンにパターン切れを発生させたり、また、このパーマ
ロイパターンからなる磁気バブル転送路の転送マージン
を低下させたりするなどの問題があつた。
ために、使用する磁気バブル転送路のパターン周期λが
微小化し、これに用いる磁気バブル径ｄも小さくなり、
現在では１Ｍビツトの磁気バブルメモリ素子が実用化さ
れている。そして、この素子で使用されている磁気バブ
ル径ｄは約２μｍ，マイナループの転送路パターンの周
期λは７〜８μｍ程度であり、この場合の記録密度は１
Mb／cm3である。さらに高密度素子として、マイナルー
プの転送路パターン周期λが４〜６μｍの素子では、マ
イナループ部の下地絶縁膜の１部をエツチングし、マイ
ナループ部の転送マージン向上する方法が知られてい
る。すなわち、絶縁膜として用いる樹脂膜の段差部の発
生により、この樹脂膜上に形成されるパーマロイパター
ンに段差が形成され、この段差によつてパーマロイパタ
ーンにパターン切れを発生させたり、また、このパーマ
ロイパターンからなる磁気バブル転送路の転送マージン
を低下させたりするなどの問題があつた。
したがつて本発明は前述した問題に鑑みてなされたもの
であり、その目的とするところは、樹脂膜端部のエツチ
ング面角度を基板面に対して低い傾斜角でしかも容易に
形成可能にした磁気バブルメモリ素子における樹脂膜の
テーパエツチング方法を提供することにある。
であり、その目的とするところは、樹脂膜端部のエツチ
ング面角度を基板面に対して低い傾斜角でしかも容易に
形成可能にした磁気バブルメモリ素子における樹脂膜の
テーパエツチング方法を提供することにある。
このような目的を達成するために本発明は、前述した磁
気バブルメモリ素子の樹脂膜上に平均分子量が４０００
以下のノボラック樹脂から成るポジ形フオトレジストパ
ターンを形成し、ベーク処理を行ない、フオトレジスト
パターン端部に傾斜面を形成させた後、プラズマエツチ
ングを行なつてフオトレジストパターンの傾斜面を樹脂
膜に転写させ、その後上記レジストをアセトンによりエ
ッチング除去したものである。
気バブルメモリ素子の樹脂膜上に平均分子量が４０００
以下のノボラック樹脂から成るポジ形フオトレジストパ
ターンを形成し、ベーク処理を行ない、フオトレジスト
パターン端部に傾斜面を形成させた後、プラズマエツチ
ングを行なつてフオトレジストパターンの傾斜面を樹脂
膜に転写させ、その後上記レジストをアセトンによりエ
ッチング除去したものである。
次に図面を用いて本発明の実施例を詳細に説明する。
実施例１ 第１図ないし第３図は本発明による樹脂膜のテーパエッ
チング方法を磁気バブルメモリ素子の樹脂絶縁膜の形成
方法の一実施例を示す要部断面工程図である。これらの
図において、まず第１図に示すようにＧ.Ｇ.Ｇ基板１上
に磁性ガーネツト膜２を液相成長させた後、ＳiＯ3膜３
を被着形成する。次に、図示しないがこのＳiＯ3膜３上
にコンダクタパターンを形成した後、このＳiＯ3膜３お
よび図示しないコンダクタパターン上に厚さ約0.3mmの
ポリイミド樹脂膜４を塗布形成する。次にこの樹脂膜４
上にポジ形フオトレジストAZ1350J(Hoechst社商品)を回
転塗布し、約８０℃で２０分間プリベークを行なつてポ
ジ形フオトレジスト膜５を形成した後、KASPER社製の20
01形マスクアライナを用いて近接露光を行なつてフオト
レジストパターンを形成する。この際、このフオトレジ
スト膜５の端面傾斜角θ1は、SEM観察によれば約８０度
であつた。ここで、以後の傾斜角の測定は全てこのSEM
断面観察によつて行なう。次にフオトレジストパターン
形成後のウエハをフオトレジストの軟化温度140度以上
の高温度150度約２０分間ベークする。これによつてフ
オトレジスト膜５はレジスト・リフローを生じ、流動し
て第２図に示すようにその傾斜角θ2は約２５度とな
る。この場合、ベーク炉はダン産業製の循環形クリーン
オーブンを使用した。次にこの高温度でベークしたウエ
ハをバレル形プラズマエツチング装置（東京応化製OPM-
1）を使用し、圧力約１Torr，ＲＦ出力100Ｗ，ガスは空
気を用いてエツチングを行なつた。この場合、エツチン
グのレートはフオトレジストＡＺ1350Jが180Å／分，ポ
リイミド樹脂が150Å／分である。このような条件で約
３０分間エツチングを行なうと、第３図に示すようにフ
トオレジスト膜５の端面傾斜角θ５が約２５度，ポリイ
ミド樹脂膜４の端面傾斜角θ４は約２０度となる。次に
このウエハをアセトンに浸積してフオトレジスト膜５を
除去する。
チング方法を磁気バブルメモリ素子の樹脂絶縁膜の形成
方法の一実施例を示す要部断面工程図である。これらの
図において、まず第１図に示すようにＧ.Ｇ.Ｇ基板１上
に磁性ガーネツト膜２を液相成長させた後、ＳiＯ3膜３
を被着形成する。次に、図示しないがこのＳiＯ3膜３上
にコンダクタパターンを形成した後、このＳiＯ3膜３お
よび図示しないコンダクタパターン上に厚さ約0.3mmの
ポリイミド樹脂膜４を塗布形成する。次にこの樹脂膜４
上にポジ形フオトレジストAZ1350J(Hoechst社商品)を回
転塗布し、約８０℃で２０分間プリベークを行なつてポ
ジ形フオトレジスト膜５を形成した後、KASPER社製の20
01形マスクアライナを用いて近接露光を行なつてフオト
レジストパターンを形成する。この際、このフオトレジ
スト膜５の端面傾斜角θ1は、SEM観察によれば約８０度
であつた。ここで、以後の傾斜角の測定は全てこのSEM
断面観察によつて行なう。次にフオトレジストパターン
形成後のウエハをフオトレジストの軟化温度140度以上
の高温度150度約２０分間ベークする。これによつてフ
オトレジスト膜５はレジスト・リフローを生じ、流動し
て第２図に示すようにその傾斜角θ2は約２５度とな
る。この場合、ベーク炉はダン産業製の循環形クリーン
オーブンを使用した。次にこの高温度でベークしたウエ
ハをバレル形プラズマエツチング装置（東京応化製OPM-
1）を使用し、圧力約１Torr，ＲＦ出力100Ｗ，ガスは空
気を用いてエツチングを行なつた。この場合、エツチン
グのレートはフオトレジストＡＺ1350Jが180Å／分，ポ
リイミド樹脂が150Å／分である。このような条件で約
３０分間エツチングを行なうと、第３図に示すようにフ
トオレジスト膜５の端面傾斜角θ５が約２５度，ポリイ
ミド樹脂膜４の端面傾斜角θ４は約２０度となる。次に
このウエハをアセトンに浸積してフオトレジスト膜５を
除去する。
このような方法によれば、ポリイミド樹脂膜４端部の傾
斜角θ４が約２０度と極めて緩やかに形成することがで
きた。
斜角θ４が約２０度と極めて緩やかに形成することがで
きた。
実施例２ 実施例１により製作したウエハは、ポリイミド樹脂膜４
のエツチング後にアセトンに浸積してフオトレジスト膜
５を除去するのに長時間を要する。これは前述したよう
にレジストフローを発生させるための高温度ベークによ
りフオトレジスト膜５が熱重合を起しているためであ
る。そこでポジ形フオトレジスト膜５のベースレンジで
あるノボラツク樹脂の平均分子量に着目して平均分子量
に対して軟化温度および重合温度を調べた。その結果第
４図に示すようなデータが得られた。この場合、この実
施例では、Ｓｉウエハ上に約１μｍの厚さにフオトレジ
スト膜を形成し、約１０μｍ幅のパターンを形成した
後、前述したクリーンオーブンを用いてベークし、光顕
微鏡観察によりフオトレジストだれが発生した温度を軟
化温度とし、熱重合温度は同様にベーク後、アセトンに
約１分間浸積してフオトレジスト膜が不溶化した温度と
した。同図において、平均分子量6100〜8300の範囲に位
置するＦ1,Ｆ2,Ｆ3,Ｆ4の４種類が市販されているフオ
トレジストであり、平均分子量1850および4000に位置す
るＦ５およびＦ６は新たに作製したフオトレジストであ
り、黒丸のドツトは熱重合温度，白丸のドツトはレジス
トリフロー発生温度をそれぞれ示したものである。
のエツチング後にアセトンに浸積してフオトレジスト膜
５を除去するのに長時間を要する。これは前述したよう
にレジストフローを発生させるための高温度ベークによ
りフオトレジスト膜５が熱重合を起しているためであ
る。そこでポジ形フオトレジスト膜５のベースレンジで
あるノボラツク樹脂の平均分子量に着目して平均分子量
に対して軟化温度および重合温度を調べた。その結果第
４図に示すようなデータが得られた。この場合、この実
施例では、Ｓｉウエハ上に約１μｍの厚さにフオトレジ
スト膜を形成し、約１０μｍ幅のパターンを形成した
後、前述したクリーンオーブンを用いてベークし、光顕
微鏡観察によりフオトレジストだれが発生した温度を軟
化温度とし、熱重合温度は同様にベーク後、アセトンに
約１分間浸積してフオトレジスト膜が不溶化した温度と
した。同図において、平均分子量6100〜8300の範囲に位
置するＦ1,Ｆ2,Ｆ3,Ｆ4の４種類が市販されているフオ
トレジストであり、平均分子量1850および4000に位置す
るＦ５およびＦ６は新たに作製したフオトレジストであ
り、黒丸のドツトは熱重合温度，白丸のドツトはレジス
トリフロー発生温度をそれぞれ示したものである。
同図から明らかなように平均分子量4000以下のフオトレ
ジストＦ5,Ｆ６を用いれば、軟化温度以上でかつ熱重合
が起らないベーク温度マージンが得られる。したがつ
て、平均分子量1850および4000のフオトレジストＦ５お
よびＦ６を用いて実施例１と同様のポリイミド樹脂膜の
エツチングを行なつたところ、ポリイミド樹脂膜の傾斜
角は約１５度となり、かつアセトンに浸積することでエ
ツチング後のフオトレジスト膜を完全に取り除くことが
できた。
ジストＦ5,Ｆ６を用いれば、軟化温度以上でかつ熱重合
が起らないベーク温度マージンが得られる。したがつ
て、平均分子量1850および4000のフオトレジストＦ５お
よびＦ６を用いて実施例１と同様のポリイミド樹脂膜の
エツチングを行なつたところ、ポリイミド樹脂膜の傾斜
角は約１５度となり、かつアセトンに浸積することでエ
ツチング後のフオトレジスト膜を完全に取り除くことが
できた。
このような方法によれば、ノボラツク樹脂の平均分子量
が4000以下のフオトレジストをその軟化温度以上の高温
ベークを行なつてもアセトンで容易かつ短時間で除去で
き、作業性を向上させることができる。
が4000以下のフオトレジストをその軟化温度以上の高温
ベークを行なつてもアセトンで容易かつ短時間で除去で
き、作業性を向上させることができる。
以上説明したように本発明によれば、樹脂膜端部の傾斜
角を約３０度以下と極めて低く形成することができるの
で、パーマロイパターンで形成される磁気バブル転送路
の途中においてパーマロイ転送パターンの下地である樹
脂膜の膜厚を変化させてもその段差による素子の動作マ
ージンの低下を防止することができる。さらに平均分子
量4000以下のノボラツク樹脂を含むフオトレジストを用
いることにより、エツチング後のフオトレジスト除去が
アセトンで容易に可能となるので、工程が簡素化され経
済的に磁気バブルメモリ素子が生産可能となるなどの極
めて優れた効果が得られる。
角を約３０度以下と極めて低く形成することができるの
で、パーマロイパターンで形成される磁気バブル転送路
の途中においてパーマロイ転送パターンの下地である樹
脂膜の膜厚を変化させてもその段差による素子の動作マ
ージンの低下を防止することができる。さらに平均分子
量4000以下のノボラツク樹脂を含むフオトレジストを用
いることにより、エツチング後のフオトレジスト除去が
アセトンで容易に可能となるので、工程が簡素化され経
済的に磁気バブルメモリ素子が生産可能となるなどの極
めて優れた効果が得られる。
第１図ないし第３図は本発明による磁気バブルメモリ素
子の樹脂膜のテーパエツチング方法の一例を示す要部断
面工程図、第４図はフオトレジストのベースレジンの平
均分子量による熱特性の変化を示す特性図である。 １……Ｇ.Ｇ.Ｇ基板、２……磁性ガーネツト、３……Si
O2膜、４……ポリイミド樹脂膜、５……フオトレジスト
膜。
子の樹脂膜のテーパエツチング方法の一例を示す要部断
面工程図、第４図はフオトレジストのベースレジンの平
均分子量による熱特性の変化を示す特性図である。 １……Ｇ.Ｇ.Ｇ基板、２……磁性ガーネツト、３……Si
O2膜、４……ポリイミド樹脂膜、５……フオトレジスト
膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 秀来 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (56)参考文献 特開 昭51−58071（ＪＰ，Ａ) 特公 昭57−45308（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】磁性膜（２）上に段差部を有するポリイミ
ド樹脂膜（４）が形成され、該樹脂膜上に磁気バブルを
転送させるためのパーマロイ転送パターンが形成され、
該転送パターンが前記段差部をまたがるように形成され
る磁気バブルメモリの製造方法であって、前記磁性膜上
に上記樹脂膜を塗布形成する工程と、前記樹脂膜上にポ
ジ形で平均分子量が４，０００以下のノボラック樹脂か
ら成るフォトレジスト膜（５）を形成する工程と、前記
フォトレジスト膜をベークして該フォトレジスト膜端部
にフォトレジストの傾斜を形成する工程と、前記樹脂
膜，ポジ形フォトレジスト膜をプラズマエッチングして
該樹脂膜の前記段差部に傾斜を形成する工程と、前記ポ
ジ形フォトレジスト膜をアセトンによりエッチング除去
する工程とからなることを特徴とする磁気バブルメモリ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224106A JPH0634349B2 (ja) | 1983-11-30 | 1983-11-30 | 磁気バブルメモリ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224106A JPH0634349B2 (ja) | 1983-11-30 | 1983-11-30 | 磁気バブルメモリ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117632A JPS60117632A (ja) | 1985-06-25 |
| JPH0634349B2 true JPH0634349B2 (ja) | 1994-05-02 |
Family
ID=16808629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58224106A Expired - Lifetime JPH0634349B2 (ja) | 1983-11-30 | 1983-11-30 | 磁気バブルメモリ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634349B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0029315D0 (en) * | 2000-12-01 | 2001-01-17 | Koninkl Philips Electronics Nv | Method of increasing the conductivity of a transparent conductive layer |
| US7206480B2 (en) * | 2003-08-01 | 2007-04-17 | Bae Systems Information And Electronic Systems Integration Inc. | Method of forming interlayer connections in integrated optical circuits, and devices formed using same |
| JP5768037B2 (ja) * | 2012-12-12 | 2015-08-26 | 株式会社東芝 | インクジェットヘッド |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158071A (ja) * | 1974-11-18 | 1976-05-21 | Nichiden Varian Kk | Supatsutaetsuchinguho |
| JPS591362B2 (ja) * | 1980-01-29 | 1984-01-11 | 株式会社西原環境衛生研究所 | 液体表面デカンタ− |
-
1983
- 1983-11-30 JP JP58224106A patent/JPH0634349B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60117632A (ja) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275695A (en) | Process for generating beveled edges | |
| US4354897A (en) | Process for forming contact through holes | |
| JPS63173330A (ja) | 傾斜コンタクトエッチ方法 | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| JPH0573338B2 (ja) | ||
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH0745510A (ja) | パタン形成方法 | |
| JPS6254454A (ja) | 集積回路上の絶縁性構成体及びその製造方法 | |
| JP2553079B2 (ja) | ヴァイア形成方法 | |
| US4089766A (en) | Method of passivating and planarizing a metallization pattern | |
| JPH0634349B2 (ja) | 磁気バブルメモリ素子の製造方法 | |
| JPH0626202B2 (ja) | パターン付け方法 | |
| KR100230405B1 (ko) | 반도체장치의 다층 배선 형성방법 | |
| JPS6358370B2 (ja) | ||
| JPS60234982A (ja) | パタ−ン形成方法 | |
| JPH0249017B2 (ja) | ||
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS61154148A (ja) | 半導体装置の製造方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| JPS6030101B2 (ja) | パタ−ン形成方法 | |
| JPH01214025A (ja) | 半導体装置の製造方法 | |
| KR0179020B1 (ko) | 딥 콘택트에서의 금속 배선 한정방법 | |
| JPH0722305A (ja) | フォトレジスト膜の形成方法 | |
| JPH0121617B2 (ja) |