JPH06343086A - 平坦なエンベロープ特性を有するｂｐｓｋ変調回路 - Google Patents
平坦なエンベロープ特性を有するｂｐｓｋ変調回路Info
- Publication number
- JPH06343086A JPH06343086A JP3257990A JP25799091A JPH06343086A JP H06343086 A JPH06343086 A JP H06343086A JP 3257990 A JP3257990 A JP 3257990A JP 25799091 A JP25799091 A JP 25799091A JP H06343086 A JPH06343086 A JP H06343086A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- modulation circuit
- signal component
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/04—Means in or combined with modulating stage for reducing amplitude modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ディジタルデータを搬送波に位相変調する技
術に関するもので、位相変調時によく発生するゼロクロ
ッシング部分からの信号の減衰によって発生するデータ
の損失を防止するための変調回路を提供することを目的
とする。 【構成】 システムクロック（ａ）を分周した信号に同
期して発生したディジタルデータをやはりシステムクロ
ック（ａ）に同期されるシフトレジスタ（１３０）に順
次的にシフトし、その信号を所定の加重値を与えて各々
加算することによってインフェーズ信号を生成してお
り、シフトレジスタ（１３０）の出力中の初めの出力端
をＤｊであるというとき、ＤｊとＤ−ｊを排他的に論理
和してそれらを各々所定の加重値に与えて架線すること
によってカッドフェーズ信号成分を生成する。このと
き、インフェーズ信号成分は搬送波にダブルバランスド
変調し、カッドフェーズ信号成分は９０１Ｔ１位相シフ
トされた搬送波ちシングルバランスド変調した後に二つ
の信号を相互に加算することによって平坦なエンブロー
プ特性を有するＢＰＳＫ変調をする。
術に関するもので、位相変調時によく発生するゼロクロ
ッシング部分からの信号の減衰によって発生するデータ
の損失を防止するための変調回路を提供することを目的
とする。 【構成】 システムクロック（ａ）を分周した信号に同
期して発生したディジタルデータをやはりシステムクロ
ック（ａ）に同期されるシフトレジスタ（１３０）に順
次的にシフトし、その信号を所定の加重値を与えて各々
加算することによってインフェーズ信号を生成してお
り、シフトレジスタ（１３０）の出力中の初めの出力端
をＤｊであるというとき、ＤｊとＤ−ｊを排他的に論理
和してそれらを各々所定の加重値に与えて架線すること
によってカッドフェーズ信号成分を生成する。このと
き、インフェーズ信号成分は搬送波にダブルバランスド
変調し、カッドフェーズ信号成分は９０１Ｔ１位相シフ
トされた搬送波ちシングルバランスド変調した後に二つ
の信号を相互に加算することによって平坦なエンブロー
プ特性を有するＢＰＳＫ変調をする。
Description
【０００１】
【産業上の利用分野】本発明はディジタル通信システム
からＢＰＳＫ（バイフェーズ シフト キーイング）変
調回路に関するもので、特にランダムなディジタルデー
タをシフトしてシフトされた出力を適当な加重値を与え
て加算することによってイン−フェーズ信号成分とカッ
ド−フェーズ信号成分を作った後に各々位相が相互に９
０１Ｔ差異のある搬送波に変調し、加算することによっ
て変調された信号が平坦なエンベロープ特性をもつよう
にする回路に関するものである。
からＢＰＳＫ（バイフェーズ シフト キーイング）変
調回路に関するもので、特にランダムなディジタルデー
タをシフトしてシフトされた出力を適当な加重値を与え
て加算することによってイン−フェーズ信号成分とカッ
ド−フェーズ信号成分を作った後に各々位相が相互に９
０１Ｔ差異のある搬送波に変調し、加算することによっ
て変調された信号が平坦なエンベロープ特性をもつよう
にする回路に関するものである。
【０００２】
【従来の技術】従来のＢＰＳＫ変調回路とそれらを伝送
する伝送回路は図１に示す如くであり、その動作は次の
通りである。
する伝送回路は図１に示す如くであり、その動作は次の
通りである。
【０００３】データ信号発生器１は所定ディジタル信号
を発生させて出力し、低域通過フィルタ（ＬＰＦ）２は
所定ディジタル信号中の高周波成分を抑制し、前記低域
通過フィルタ２を通過した信号は変調器３で搬送波（Ｃ
Ｒ）に位相変調され、その波形は図２のようである。そ
して前記図２の変調波は帯域通過フィルタ４を通過した
後に電力増幅器５でＣ級に電力増幅されてアンテナＡＮ
Ｔによって空中に電波される。ところが、前記図１の回
路はディジタル信号を搬送波に変調するとき前記搬送波
（ＣＲ）の位相が前記ディジタル信号のデータにより０
１Ｔと１８０１Ｔとに瞬間的に遷移される変調方式を採
用していて、前記帯域通過フィルタ４を通過するとき前
記搬送波が０１Ｔと１８０１Ｔを遷移する時間の間図２
の３０のようにゼロクロッシング部分で振幅が減少され
る現象が発生する。これは前記ゼロクロッシング部分の
周波数が前記帯域通過フィルタ４のパス周波数で外られ
るためであり、それらを電力増幅して出力するとき電力
増幅器５がＣ級に動作する場合、前記ゼロクロッシング
部分からは前記電力増幅器５が充分に信号を増幅しない
ので、信号の歪曲が発生する。
を発生させて出力し、低域通過フィルタ（ＬＰＦ）２は
所定ディジタル信号中の高周波成分を抑制し、前記低域
通過フィルタ２を通過した信号は変調器３で搬送波（Ｃ
Ｒ）に位相変調され、その波形は図２のようである。そ
して前記図２の変調波は帯域通過フィルタ４を通過した
後に電力増幅器５でＣ級に電力増幅されてアンテナＡＮ
Ｔによって空中に電波される。ところが、前記図１の回
路はディジタル信号を搬送波に変調するとき前記搬送波
（ＣＲ）の位相が前記ディジタル信号のデータにより０
１Ｔと１８０１Ｔとに瞬間的に遷移される変調方式を採
用していて、前記帯域通過フィルタ４を通過するとき前
記搬送波が０１Ｔと１８０１Ｔを遷移する時間の間図２
の３０のようにゼロクロッシング部分で振幅が減少され
る現象が発生する。これは前記ゼロクロッシング部分の
周波数が前記帯域通過フィルタ４のパス周波数で外られ
るためであり、それらを電力増幅して出力するとき電力
増幅器５がＣ級に動作する場合、前記ゼロクロッシング
部分からは前記電力増幅器５が充分に信号を増幅しない
ので、信号の歪曲が発生する。
【０００４】
【発明が解決しようとする課題】したがって、本発明の
目的はＢＰＳＫ変調時に位相遷移支点を包含したすべて
の信号のレベルを均一にすることによって一定なエンベ
ロープ特性を維持するようにして電力増幅時に位相遷移
支点からの歪曲を防止することができる回路を提供する
ことにある。
目的はＢＰＳＫ変調時に位相遷移支点を包含したすべて
の信号のレベルを均一にすることによって一定なエンベ
ロープ特性を維持するようにして電力増幅時に位相遷移
支点からの歪曲を防止することができる回路を提供する
ことにある。
【０００５】
【実施例】図３は本発明による回路図であって、システ
ムクロック（ａ）が入力されるシステムクロック入力端
１００と、前記システムクロック入力端１００のシステ
ムクロック（ａ）を受けて分周した後にそれに同期して
ランダムなランダムデータを出力するデータ発生手段１
０と、前記データ発生手段１０の出力を受けて前記シス
テムクロック（ａ）に同期させて交番する階段形態のイ
ンフェーズ信号成分と単一段階形態となって方向に反復
されるカッドフェーズ信号成分によって分割して各々出
力するデータ変換手段２０と、搬送波信号を生成出力す
る搬送波発振器１７０と、前記データ変換手段２０のイ
ンフェーズ信号成分およびカッドフェーズ信号成分と前
記搬送波発振器１７０の搬送波信号を受けてインフェー
ズ信号成分は前記搬送波によってダブルバランスド変調
し、カッドフェーズ信号成分は前記搬送波を位相遷移し
た信号によってシングルバランスド変調して相互に加算
することによって平坦なエンベロープ特性を有する位相
変調する変調手段３０と、前記変調手段３０の出力をＣ
級に増幅させて出力する増幅器２２０と、前記増幅器２
２０の出力を受けて空中に電波するアンテナ（ＡＮＴ）
とから構成する。前記データ発生手段１０は、前記シス
テムクロック（ａ）を受けて所定の分周比に分周する分
周器（１１０）と、前記分周器（１１０）の出力を受け
てランダムなランダムディジタルデータを発生出力する
ランダムデータ発生器１２０とから構成する。
ムクロック（ａ）が入力されるシステムクロック入力端
１００と、前記システムクロック入力端１００のシステ
ムクロック（ａ）を受けて分周した後にそれに同期して
ランダムなランダムデータを出力するデータ発生手段１
０と、前記データ発生手段１０の出力を受けて前記シス
テムクロック（ａ）に同期させて交番する階段形態のイ
ンフェーズ信号成分と単一段階形態となって方向に反復
されるカッドフェーズ信号成分によって分割して各々出
力するデータ変換手段２０と、搬送波信号を生成出力す
る搬送波発振器１７０と、前記データ変換手段２０のイ
ンフェーズ信号成分およびカッドフェーズ信号成分と前
記搬送波発振器１７０の搬送波信号を受けてインフェー
ズ信号成分は前記搬送波によってダブルバランスド変調
し、カッドフェーズ信号成分は前記搬送波を位相遷移し
た信号によってシングルバランスド変調して相互に加算
することによって平坦なエンベロープ特性を有する位相
変調する変調手段３０と、前記変調手段３０の出力をＣ
級に増幅させて出力する増幅器２２０と、前記増幅器２
２０の出力を受けて空中に電波するアンテナ（ＡＮＴ）
とから構成する。前記データ発生手段１０は、前記シス
テムクロック（ａ）を受けて所定の分周比に分周する分
周器（１１０）と、前記分周器（１１０）の出力を受け
てランダムなランダムディジタルデータを発生出力する
ランダムデータ発生器１２０とから構成する。
【０００６】前記データ変換手段２０は、ランダムデー
タ発生器１２０の出力を直列に受けて前記システムクロ
ックによって各々所定の時間程の所定回に順次的に遅延
させて各端の出力を並列に一時に出力させるシフトレジ
スタ１３０と、前記シフトレジスタ１３０の並列出力を
受けて各々の出力に所定の加重値を乗算した後にすべて
加算してインフェーズ信号成分を作る第１抵抗アレイ１
４０と、前記シフトレジスタ１３０の並列出力を受けて
１個の出力端をＤｊであるというとき、ＤｊとＤ−ｊ
［Ｎはシフトレジスタ１３０の並列出力端数、ｊ＝１，
２，…，Ｎ／２］を相互に排他的に論理和して出力する
ゲートアレイ１５０と、前記ゲートあれい１５０の出力
を受けて各々に所定の加重値を乗算した後にすべて加算
してカッドフェーズ信号成分を作る第２抵抗アレイ１６
０とから構成する。
タ発生器１２０の出力を直列に受けて前記システムクロ
ックによって各々所定の時間程の所定回に順次的に遅延
させて各端の出力を並列に一時に出力させるシフトレジ
スタ１３０と、前記シフトレジスタ１３０の並列出力を
受けて各々の出力に所定の加重値を乗算した後にすべて
加算してインフェーズ信号成分を作る第１抵抗アレイ１
４０と、前記シフトレジスタ１３０の並列出力を受けて
１個の出力端をＤｊであるというとき、ＤｊとＤ−ｊ
［Ｎはシフトレジスタ１３０の並列出力端数、ｊ＝１，
２，…，Ｎ／２］を相互に排他的に論理和して出力する
ゲートアレイ１５０と、前記ゲートあれい１５０の出力
を受けて各々に所定の加重値を乗算した後にすべて加算
してカッドフェーズ信号成分を作る第２抵抗アレイ１６
０とから構成する。
【０００７】前記変調手段３０は、所定搬送波を発振出
力する搬送波発振器１７０と、インフェーズ信号成分を
受けて前記搬送波発振器１７０の出力によってダブルバ
ランスド変調する第１乗算器１８０と、前記搬送波発振
器１７０の出力を位相シフトして出力する位相シフト器
１９０と、カッドフェーズ信号成分を受けて前記位相シ
フト器１９０の出力によってシングルバランスド変調す
る第２乗算器２００と、前記第１，第２乗算器１８０，
２００の出力を受けて加算して出力する加算器２１０と
から構成する。
力する搬送波発振器１７０と、インフェーズ信号成分を
受けて前記搬送波発振器１７０の出力によってダブルバ
ランスド変調する第１乗算器１８０と、前記搬送波発振
器１７０の出力を位相シフトして出力する位相シフト器
１９０と、カッドフェーズ信号成分を受けて前記位相シ
フト器１９０の出力によってシングルバランスド変調す
る第２乗算器２００と、前記第１，第２乗算器１８０，
２００の出力を受けて加算して出力する加算器２１０と
から構成する。
【０００８】そして、前記第１，第２抵抗アレイ１４
０，１６０は抵抗Ｒ１−Ｒ１４とから構成し、前記ゲー
トアレイ１５０は排他的ＯＲゲートＧ１−Ｇ４とから構
成する。
０，１６０は抵抗Ｒ１−Ｒ１４とから構成し、前記ゲー
トアレイ１５０は排他的ＯＲゲートＧ１−Ｇ４とから構
成する。
【０００９】図４は前記図３の各部波形図であって、
（ａ）はシステムクロックであり、（ｂ）はランダムデ
ータ発生器１２０の出力であり、（ｃ）はシステムクロ
ック（ａ）を分周器１１０で分周した波形であり、
（ｄ）−（ｋ）は前記（ｃ）を前記システムクロック
（ａ）によりシフトレジスタ１３０でシフトして出力し
た波形であり、（ｌ）は第１抵抗アレイ１４０の出力に
よって前記シフトレジスタ１３０の出力（ｄ）−（ｋ）
を第１抵抗アレイ１４０によって加重値を乗算した後に
加算したインフェーズデータ波形であり、（ｍ）は前記
（ｄ）と（ｋ）を排他的論理和した波形であり、（ｎ）
は前記（ｅ）と（ｊ）を排他的論理和した波形であり，
（ｏ）は前記（ｆ）と（ｉ）を排他的論理和した波形で
あり、（ｐ）は前記（ｇ）と（ｈ）を排他的論理和した
波形であり、（ｑ）は前記（ｍ）％Ｘ％（ｐ）を第２抵
抗アレイ１６０によって加重値を乗算した波形であり、
（ｓ）は前記（ｑ）を、前記位相シフト器１９０が前記
搬送波の信号を９０１Ｔ位相シフトした信号と乗算した
波形であり、（ｔ）は前記（ｒ）と前記（ｓ）を加算し
た波形としての変調出力である。
（ａ）はシステムクロックであり、（ｂ）はランダムデ
ータ発生器１２０の出力であり、（ｃ）はシステムクロ
ック（ａ）を分周器１１０で分周した波形であり、
（ｄ）−（ｋ）は前記（ｃ）を前記システムクロック
（ａ）によりシフトレジスタ１３０でシフトして出力し
た波形であり、（ｌ）は第１抵抗アレイ１４０の出力に
よって前記シフトレジスタ１３０の出力（ｄ）−（ｋ）
を第１抵抗アレイ１４０によって加重値を乗算した後に
加算したインフェーズデータ波形であり、（ｍ）は前記
（ｄ）と（ｋ）を排他的論理和した波形であり、（ｎ）
は前記（ｅ）と（ｊ）を排他的論理和した波形であり，
（ｏ）は前記（ｆ）と（ｉ）を排他的論理和した波形で
あり、（ｐ）は前記（ｇ）と（ｈ）を排他的論理和した
波形であり、（ｑ）は前記（ｍ）％Ｘ％（ｐ）を第２抵
抗アレイ１６０によって加重値を乗算した波形であり、
（ｓ）は前記（ｑ）を、前記位相シフト器１９０が前記
搬送波の信号を９０１Ｔ位相シフトした信号と乗算した
波形であり、（ｔ）は前記（ｒ）と前記（ｓ）を加算し
た波形としての変調出力である。
【００１０】したがって、前記の構成に基づいて本発明
の一実施例を詳細に説明する。
の一実施例を詳細に説明する。
【００１１】まず、システムクロック（ａ）がシステム
クロック入力端１００に供給されてデータ発生手段１０
の分周器１１０に入力されると、分周器１１０は前記シ
ステムクロックを図４の（ｃ）のように所定の分周比に
分周する。このとき、ランダムデータ発生器１２０は前
記分周器の出力（ｃ）を受けて前記図４の（ｂ）のよう
にランダムディジタルデータを発生させて出力する。一
方、データ変換手段２０のシフトレジスタ１３０は前記
システムクロック（ａ）を受けて前記ランダムデータ発
生器１２０の出力（ｂ）を入力端（Ｄｉ）受けてシフト
して出力端（Ｄ０〜Ｄ７）に図４の（ｄ）−（ｋ）のよ
うに出力する。このとき、前記出力端（Ｄ０−Ｄ７）中
の出力端（Ｄ０）は前記ランダムデータ発生器１２０の
出力（ｂ）を一回遅延した信号であり、出力端（Ｄ１）
は前記出力端（Ｄ０）の出力を内部的に一回遅延したも
のであり、出力端（Ｄ２）は前記出力端（Ｄ１）の出力
を内部的に一回遅延したものである。出力端（Ｄ３−Ｄ
７）やはり前記出力端（Ｄ０−Ｄ２）のような関係をも
って内部的に１回ずつ遅延したものである。結局、前記
出力端（Ｄ７）の出力は前記ランダムデータ発生器１２
０の出力（ｂ）を８回遅延したことになる。そして、前
記出力端（Ｄ０−Ｄ７）の出力タイミングは前記システ
ムクロック（ａ）に同期され、すべて一時に出力され
る。このとき、第１抵抗アレイ１４０は前記シフトレジ
スタ１３０の出力を受けて各々の出力に抵抗Ｒ１−Ｒ９
を利用して適当な加重値を与えて乗算した後にすべて加
算することによって図４の（ｌ）のようなインフェーズ
信号成分を作り、ゲートアレイ１５０と第２抵抗アレイ
１６０はシフトレジスタ１３０の出力を受けて、各出力
端Ｄｉに対してＤ−ｉ（Ｎはシフトレジスタ１３０の並
列出力端数ｉ＝１，２，…，Ｎ／２）とＤｊを相互に排
他的ＯＲ演算をした後に、さらに前記排他的ＯＲ出力に
抵抗（Ｒ１０−Ｒ１４）を利用して所定の加重値を与え
て乗算した後にすべて加算して図４の（ｑ）のようなカ
ッドフェーズ信号成分を作る。
クロック入力端１００に供給されてデータ発生手段１０
の分周器１１０に入力されると、分周器１１０は前記シ
ステムクロックを図４の（ｃ）のように所定の分周比に
分周する。このとき、ランダムデータ発生器１２０は前
記分周器の出力（ｃ）を受けて前記図４の（ｂ）のよう
にランダムディジタルデータを発生させて出力する。一
方、データ変換手段２０のシフトレジスタ１３０は前記
システムクロック（ａ）を受けて前記ランダムデータ発
生器１２０の出力（ｂ）を入力端（Ｄｉ）受けてシフト
して出力端（Ｄ０〜Ｄ７）に図４の（ｄ）−（ｋ）のよ
うに出力する。このとき、前記出力端（Ｄ０−Ｄ７）中
の出力端（Ｄ０）は前記ランダムデータ発生器１２０の
出力（ｂ）を一回遅延した信号であり、出力端（Ｄ１）
は前記出力端（Ｄ０）の出力を内部的に一回遅延したも
のであり、出力端（Ｄ２）は前記出力端（Ｄ１）の出力
を内部的に一回遅延したものである。出力端（Ｄ３−Ｄ
７）やはり前記出力端（Ｄ０−Ｄ２）のような関係をも
って内部的に１回ずつ遅延したものである。結局、前記
出力端（Ｄ７）の出力は前記ランダムデータ発生器１２
０の出力（ｂ）を８回遅延したことになる。そして、前
記出力端（Ｄ０−Ｄ７）の出力タイミングは前記システ
ムクロック（ａ）に同期され、すべて一時に出力され
る。このとき、第１抵抗アレイ１４０は前記シフトレジ
スタ１３０の出力を受けて各々の出力に抵抗Ｒ１−Ｒ９
を利用して適当な加重値を与えて乗算した後にすべて加
算することによって図４の（ｌ）のようなインフェーズ
信号成分を作り、ゲートアレイ１５０と第２抵抗アレイ
１６０はシフトレジスタ１３０の出力を受けて、各出力
端Ｄｉに対してＤ−ｉ（Ｎはシフトレジスタ１３０の並
列出力端数ｉ＝１，２，…，Ｎ／２）とＤｊを相互に排
他的ＯＲ演算をした後に、さらに前記排他的ＯＲ出力に
抵抗（Ｒ１０−Ｒ１４）を利用して所定の加重値を与え
て乗算した後にすべて加算して図４の（ｑ）のようなカ
ッドフェーズ信号成分を作る。
【００１２】ここで、インフェーズ信号をＩ（ｔ）、カ
ッドフェーズ信号をＱ（ｔ）であるというとき、変調後
に平坦なエンベロープ特性の維持のためには［Ｉ
（ｔ）］２＋［Ｑ（ｔ）］２＝Ｃ（Ｃは常数）の関係が
なければならないが、この関係を維持するように第１お
よび第２抵抗アレイ１４０，１６０の抵抗値を各々計算
・調整することができる。
ッドフェーズ信号をＱ（ｔ）であるというとき、変調後
に平坦なエンベロープ特性の維持のためには［Ｉ
（ｔ）］２＋［Ｑ（ｔ）］２＝Ｃ（Ｃは常数）の関係が
なければならないが、この関係を維持するように第１お
よび第２抵抗アレイ１４０，１６０の抵抗値を各々計算
・調整することができる。
【００１３】搬送波発生器１７０は搬送波を生成して出
力しており、変調手段３０の第１乗算器１８０は前記第
１抵抗アレイ１４０の出力（ｌ）と前記搬送波を乗算し
て前記第ｌ抵抗アレイ１４０の出力（１）を二重平衡変
調して前記図４の（ｒ）のような信号を作る。
力しており、変調手段３０の第１乗算器１８０は前記第
１抵抗アレイ１４０の出力（ｌ）と前記搬送波を乗算し
て前記第ｌ抵抗アレイ１４０の出力（１）を二重平衡変
調して前記図４の（ｒ）のような信号を作る。
【００１４】また、第２乗算器２００は前記位相シフト
器１９０の出力に前記第２抵抗アレイの出力（ｑ）を単
平衡変調して前記図４の（ｓ）のような波形を作り出
す。このとき、加算器２１０は前記第１乗算器１８０と
前記第２乗算器２００の出力（ｒ），（ｓ）を加算して
出力することによって前記図４の（ｔ）のように平坦な
エンベロープ特性を有するＢＰＳＫ変調された信号を得
ることができる。そして、前記図４の（ｔ）のように平
坦なエンベロープ特性を有する信号は増幅器２２０でＣ
級に増幅しても充実に増幅されるので、アンテナＡＮＴ
を通じて電波するとき受信側からは良質のデータを受信
することができる。
器１９０の出力に前記第２抵抗アレイの出力（ｑ）を単
平衡変調して前記図４の（ｓ）のような波形を作り出
す。このとき、加算器２１０は前記第１乗算器１８０と
前記第２乗算器２００の出力（ｒ），（ｓ）を加算して
出力することによって前記図４の（ｔ）のように平坦な
エンベロープ特性を有するＢＰＳＫ変調された信号を得
ることができる。そして、前記図４の（ｔ）のように平
坦なエンベロープ特性を有する信号は増幅器２２０でＣ
級に増幅しても充実に増幅されるので、アンテナＡＮＴ
を通じて電波するとき受信側からは良質のデータを受信
することができる。
【００１５】
【発明の効果】以上のように、本発明は所定ディジタル
データをＢＰＳＫ変調時に位相の遷移支点においても信
号を充実に増幅させることができるので、送・受信時に
良質のデータを送・受信することができて通信の効率を
増大させることができる利点がある。
データをＢＰＳＫ変調時に位相の遷移支点においても信
号を充実に増幅させることができるので、送・受信時に
良質のデータを送・受信することができて通信の効率を
増大させることができる利点がある。
【図１】従来のブロック図である。
【図２】図１の変調波形図である。
【図３】本発明の回路図である。
【図４】図３の各部の波形図である。
１０ データ発生手段 ２０ データ変換手段 ３０ 変調手段 １１０ 分周器 １２０ ランダムデータ発生器 １３０ シフトレジスタ １４０ 第１抵抗アレイ １５０ ゲートアレイ １６０ 第２抵抗アレイ １７０ 搬送波発振器 １８０ 第１乗算器 １９０ 位相シフト器 ２００ 第２乗算器 ２１０ 加算器 ２２０ 増幅器
Claims (9)
- 【請求項１】 位相変調回路において、 システムクロック（ａ）が入力されるシステムクロック
入力端（１００）と、 前記システムクロック入力端（１００）のシステムクロ
ック（ａ）を受けて分周した後にそれに同期してランダ
ムなデータを出力するデータ発生手段（１０）と、 前記データ発生手段（１０）の出力を受けて前記システ
ムクロック（ａ）に同期させて交番する段階形態のイン
フェーズ信号成分と段階形態されて単一方向に反復され
るカッドフェーズ信号成分に分割して各々出力するデー
タ変換手段（２０）と、 搬送波信号を生成出力する搬送波発振器（１７０）と、 前記データ変換手段（２０）のインフェーズ信号成分お
よびカッドフェーズ信号成分と前記搬送波発振器（１７
０）の搬送波信号を受けてインフェーズ信号成分は前記
搬送波にダブルバランスド変調し、カッドフェーズ信号
成分は前記搬送波を位相遷移した信号にシングルバウン
スド変調して相互に加算することによって平坦なエンベ
ロープ特性を有する位相変調する変調手段（３０）とか
ら構成したことを特徴とする平坦なエンベロープ特性を
有するＢＰＳＫ変調回路。 - 【請求項２】 データ発生手段（１０）が、 システムクロック（ａ）を受けて所定分周比に分周する
分周器（１１０）と、 前記分周器（１１０）の出力を受けてランダムなディジ
タルデータを発生出力するランダムデータ発生器（１２
０）とから構成したことを特徴とする請求項１に記載の
平坦なエンベロープ特性を有するＢＰＳＫ変調回路。 - 【請求項３】 データ変調手段（２０）が、 ランダムデータ発生器（１２０）の出力を直列に受けて
前記システムクロックによって各々所定の時間程の所定
回に順次的に遅延させて各端の出力を並列に一時に出力
させるシフトレジスタ（１３０）と、 前記シフトレジスタ（１３０）の並列出力を受けて各々
の出力に所定の加重値を乗算した後にすべて加算してイ
ンフェーズ信号成分を作る第１抵抗アレイ（１４０）
と、 前記シフトレジスタ（１３０）の並列出力を受けて１個
の出力端をＤｊというときＤｊとＤ−ｊ［Ｎはシフトレ
ジスタ（１３０）の並列出力端数ｊ＝１，２，…，Ｎ／
２］を相互に排他的に論理和して出力するゲートアレイ
（１５０）と、 前記ゲートアレイ（１５０）の出力を受けて各々に所定
の加重値を乗算した後にすべて加算してカッドフェーズ
信号成分を作る第２抵抗アレイ（１６０）とから構成し
たことを特徴とする請求項１に記載の平坦なエンベロー
プ特性を有するＢＰＳＫ変調回路。 - 【請求項４】 変調手段（３０）が、 所定搬送波を発振出力する搬送波発振器（１７０）と、 インフェーズ信号成分を受けて前記搬送波発振器（１７
０）の出力にダブルバランスド変調する第１乗算器（１
８０）と、 前記搬送波発振器（１７０）の出力を位相シフトして出
力する位相シフト器（１９０）と、 カッドフェーズ信号成分を受けて前記位相シフト器（１
９０）の出力にシングルバランスド変調する第２乗算器
（２００）と、 前記第１，第２乗算器（１８０，２００）の出力を受け
て加算して出力する加算器（２１０）とから構成したこ
とを特徴とする平坦なエンベロープ特性を有するＢＰＳ
Ｋ変調回路。 - 【請求項５】 変調手段（３０）の出力を増幅する増幅
器（２２０）を更に付加したことを特徴とする請求項１
に記載の平坦なエンベロープ特性を有するＢＰＳＫ変調
回路。 - 【請求項６】 増幅器（２２０）の出力を空中に電波す
るアンテナ（ＡＮＴ）を更に付加したことを特徴とする
請求項５に記載の平坦なエンベロープ特性を有するＢＰ
ＳＫ変調回路。 - 【請求項７】 位相シフト器（１９０）がシフトする位
相量が９０１Ｔであることを特徴とする請求項４に記載
の平坦なエンベロープ特性を有するＢＰＳＫ変調回路。 - 【請求項８】 増幅器（２２０）がＣ級に動作する増幅
器であることを特徴とする請求項５に記載の平坦なエン
ベロープ特性を有するＢＰＳＫ変調回路。 - 【請求項９】 インフェーズ信号成分をＩ（ｔ）とい
い、カッドフェーズ信号成分をＱ（ｔ）であるというと
き第１，第２抵抗アレイ（１４０，１６０）の各抵抗値
は［Ｉ（ｔ）］２＋［Ｑ（ｔ）］２＝（常数）になるよ
うに調整したものであることを特徴とする請求項３に記
載の平坦なエンベロープ特性を有するＢＰＳＫ変調回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900015940A KR930005646B1 (ko) | 1990-10-08 | 1990-10-08 | 평탄한 엔벨로프 특성을 갖는 bpsk 변조회로 |
| KR15940/1990 | 1990-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06343086A true JPH06343086A (ja) | 1994-12-13 |
| JP2562531B2 JP2562531B2 (ja) | 1996-12-11 |
Family
ID=19304420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3257990A Expired - Fee Related JP2562531B2 (ja) | 1990-10-08 | 1991-10-04 | 平坦なエンベロープ特性を有するｂｐｓｋ変調回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5148127A (ja) |
| EP (1) | EP0480674B1 (ja) |
| JP (1) | JP2562531B2 (ja) |
| KR (1) | KR930005646B1 (ja) |
| DE (1) | DE69129781T2 (ja) |
| ES (1) | ES2120955T3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236513B2 (en) | 2003-02-03 | 2007-06-26 | Sony Corporation | Transmission method and transmitter |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812604A (en) * | 1996-07-16 | 1998-09-22 | Scientific-Atlanta, Inc. | Constant envelope continuous phase frequency shift key modulation apparatus and method at radio frequencies |
| DE19835952A1 (de) * | 1998-08-08 | 2000-02-10 | Alcatel Sa | Verfahren und System zur Informationsübertragung mittels Phasenmodulation |
| JP3815423B2 (ja) * | 2002-11-07 | 2006-08-30 | ソニー株式会社 | 送信装置及び送信方法、受信装置及び受信方法、パルス位置検出方法、並びにトラッキング方法 |
| JP3705271B2 (ja) * | 2003-02-03 | 2005-10-12 | ソニー株式会社 | 送信方法及び送信装置 |
| US7688911B2 (en) * | 2006-03-28 | 2010-03-30 | Teledyne Licensing, L.L.C. | Method and apparatus for synchronizing alternating quadratures differential binary phase shift keying modulation and demodulation arrangements |
| US8014462B2 (en) * | 2006-03-28 | 2011-09-06 | Teledyne Licensing, Llc | Apparatus for performing alternating quadratures differential binary phase shift keying modulation and demodulation |
| US7627058B2 (en) * | 2006-03-28 | 2009-12-01 | Teledyne Licensing Llc | Alternating quadratures differential binary phase shift keying modulation and demodulation method |
| US9621197B2 (en) | 2015-03-10 | 2017-04-11 | Samsung Electronics Co., Ltd. | Bi-phased on-off keying (OOK) transmitter and communication method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269446A (ja) * | 1986-05-09 | 1987-11-21 | ハニ−ウエル インコ−ポレイテツド | 移相キ−イング変調装置 |
| JPH02285749A (ja) * | 1989-04-26 | 1990-11-26 | Fujitsu Ltd | 定包絡線変調器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3378637A (en) * | 1963-06-17 | 1968-04-16 | Kokusai Denshin Denwa Co Ltd | System for generating single sideband phase modulated telegraphic signals |
| GB1304188A (ja) * | 1969-12-09 | 1973-01-24 | ||
| FR2462816A1 (fr) * | 1979-07-27 | 1981-02-13 | Thomson Csf | Dispositif de generation d'une onde modulee et prefiltree et modulateur de phase comportant un tel dispositif |
| US4748641A (en) * | 1985-07-03 | 1988-05-31 | Cincinnati Electronics Corporation | Suppressed carrier modulation method |
-
1990
- 1990-10-08 KR KR1019900015940A patent/KR930005646B1/ko not_active IP Right Cessation
-
1991
- 1991-10-03 US US07/770,240 patent/US5148127A/en not_active Expired - Lifetime
- 1991-10-04 JP JP3257990A patent/JP2562531B2/ja not_active Expired - Fee Related
- 1991-10-08 EP EP91309208A patent/EP0480674B1/en not_active Expired - Lifetime
- 1991-10-08 ES ES91309208T patent/ES2120955T3/es not_active Expired - Lifetime
- 1991-10-08 DE DE69129781T patent/DE69129781T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269446A (ja) * | 1986-05-09 | 1987-11-21 | ハニ−ウエル インコ−ポレイテツド | 移相キ−イング変調装置 |
| JPH02285749A (ja) * | 1989-04-26 | 1990-11-26 | Fujitsu Ltd | 定包絡線変調器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236513B2 (en) | 2003-02-03 | 2007-06-26 | Sony Corporation | Transmission method and transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005646B1 (ko) | 1993-06-23 |
| ES2120955T3 (es) | 1998-11-16 |
| EP0480674A2 (en) | 1992-04-15 |
| EP0480674B1 (en) | 1998-07-15 |
| KR920009057A (ko) | 1992-05-28 |
| US5148127A (en) | 1992-09-15 |
| DE69129781D1 (de) | 1998-08-20 |
| EP0480674A3 (en) | 1993-03-03 |
| JP2562531B2 (ja) | 1996-12-11 |
| DE69129781T2 (de) | 1999-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7206356B2 (en) | Wireless transmitter with reduced power consumption | |
| JP3493414B2 (ja) | 無線情報伝送のための方法 | |
| US20050232385A1 (en) | Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus | |
| EP0716526A2 (en) | Method of producing modulating waveforms with constant envelope | |
| JP2562531B2 (ja) | 平坦なエンベロープ特性を有するｂｐｓｋ変調回路 | |
| US20100046581A1 (en) | Ultra-wideband pulse generator and method thereof | |
| US7692507B2 (en) | Apparatus and method of generating a plurality of synchronized radio frequency signals | |
| US8437377B2 (en) | Pulse generator, transmitter-receiver, and pulse generation method | |
| JPH11504193A (ja) | ミリメータ波無線用の周波数変換回路および周波数変換方法 | |
| US5373532A (en) | π/4 quadrature phase shift keying modulator | |
| US5214396A (en) | Method and apparatus for providing a biphase modulated signal having flat envelope characteristics without a direct current component | |
| US3932704A (en) | Coherent digital frequency shift keying system | |
| CA1180399A (en) | Multiple phase digital modulator | |
| JP3033374B2 (ja) | データ送受信装置 | |
| JPH08298498A (ja) | マルチキャリア送信装置及び受信装置 | |
| JP3206146B2 (ja) | フェージングシミュレータ装置 | |
| JPH06303042A (ja) | 線形変調波包絡線制御方法並びに線形送信装置 | |
| JPS59132267A (ja) | 多方向多重通信用子局送信装置のバ−スト状デ−タ信号波形整形回路 | |
| JP2504581B2 (ja) | ディジタル信号伝送方式 | |
| JP3230769B2 (ja) | フェージングシュミレータ | |
| JP2555792Y2 (ja) | 変調信号発生回路 | |
| JP3054427B2 (ja) | 広帯域信号復調器 | |
| JP3103604B2 (ja) | π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 | |
| JPS61176221A (ja) | 非直線歪補償方式 | |
| JP2003075529A (ja) | パルスレーダ送信機及びパルスレーダ信号の生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |