JPH06334529A - 変復調装置 - Google Patents
変復調装置Info
- Publication number
- JPH06334529A JPH06334529A JP11989293A JP11989293A JPH06334529A JP H06334529 A JPH06334529 A JP H06334529A JP 11989293 A JP11989293 A JP 11989293A JP 11989293 A JP11989293 A JP 11989293A JP H06334529 A JPH06334529 A JP H06334529A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- data
- signal
- modulation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 入力のされる信号の間隔によってデータを変
調しパルス位置変調の低消費電力の長所を生かしながら
１変調の時間を短縮し、伝送速度を向上し得る変復調装
置を提供することにある。 【構成】 入力されるデータ信号に関して減算しリップ
ルキャリーを示す信号を出力する減算カウンタ(1)を備
えた変調回路と、入力されるクロック信号に関して加算
し減算カウンタから供給されるリップルキャリーを示す
信号に基づいてデータ信号を出力する加算カウンタ(2)
を備えた復調回路とを含むことを特徴とする。
調しパルス位置変調の低消費電力の長所を生かしながら
１変調の時間を短縮し、伝送速度を向上し得る変復調装
置を提供することにある。 【構成】 入力されるデータ信号に関して減算しリップ
ルキャリーを示す信号を出力する減算カウンタ(1)を備
えた変調回路と、入力されるクロック信号に関して加算
し減算カウンタから供給されるリップルキャリーを示す
信号に基づいてデータ信号を出力する加算カウンタ(2)
を備えた復調回路とを含むことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は変復調装置に係り、詳細
には低消費電力化が必要な通信機器、特に赤外線を利用
した無線通信を行う携帯用データ端末等において電池で
作動する通信機器に使用される変復調装置に係る。
には低消費電力化が必要な通信機器、特に赤外線を利用
した無線通信を行う携帯用データ端末等において電池で
作動する通信機器に使用される変復調装置に係る。
【０００２】
【従来の技術】赤外線による無線データ通信において
は、送信に必要な電力を少なくするためにしばしばパル
ス位置変調方式が使用される。パルス位置変調方式は１
変調区間で１個のパルスしか発生せず、また、このパル
ス幅を伝送帯域幅に合せて細くすることができるため、
他の変調方式に比べて低消費電力化が可能である。
は、送信に必要な電力を少なくするためにしばしばパル
ス位置変調方式が使用される。パルス位置変調方式は１
変調区間で１個のパルスしか発生せず、また、このパル
ス幅を伝送帯域幅に合せて細くすることができるため、
他の変調方式に比べて低消費電力化が可能である。
【０００３】図１０（ａ）は１６進”５”を、図１０
（ｂ）は１６進”０”をパルス位置変調した従来例を説
明する図である。
（ｂ）は１６進”０”をパルス位置変調した従来例を説
明する図である。
【０００４】１変調で４ビットのデータを送る場合、図
１０（ａ）、（ｂ）に示すように１変調区間を１６分割
して、分割された１〜１６のそれぞれの位置に１、
２．．．Ｆのように４ビットのデータを割付ける。この
とき送信されたパルス３０、３１の位置によって４ビッ
トのデータが識別できる。
１０（ａ）、（ｂ）に示すように１変調区間を１６分割
して、分割された１〜１６のそれぞれの位置に１、
２．．．Ｆのように４ビットのデータを割付ける。この
とき送信されたパルス３０、３１の位置によって４ビッ
トのデータが識別できる。
【０００５】このようにパルス位置変調では１変調区間
で１個のパルスしか送られないため、１変調で送られる
ビット数が多いほど送出されるパルス数が減少し、消費
電力が低下する。
で１個のパルスしか送られないため、１変調で送られる
ビット数が多いほど送出されるパルス数が減少し、消費
電力が低下する。
【０００６】例えば、上述の例（４ビット／１変調）で
は、送信するデータがランダムであれば発生するパルス
数が１／２になるため、消費電力はＮＲＺ符号を使用し
た場合に比べて１／２に減少する。
は、送信するデータがランダムであれば発生するパルス
数が１／２になるため、消費電力はＮＲＺ符号を使用し
た場合に比べて１／２に減少する。
【０００７】
【発明が解決しようとする課題】パルス位置変調では低
消費電力が期待できる反面、伝送レートが低下する欠点
がある。図１０によればＮＲＺ符号を使用したときに比
べて伝送速度は１／４に低下してしまう。
消費電力が期待できる反面、伝送レートが低下する欠点
がある。図１０によればＮＲＺ符号を使用したときに比
べて伝送速度は１／４に低下してしまう。
【０００８】本発明の目的は、入力される信号の間隔に
よってデータを変調しパルス位置変調の低消費電力の長
所を生かしながら１変調の時間を短縮し、伝送速度を向
上し得る変復調装置を提供することにある。
よってデータを変調しパルス位置変調の低消費電力の長
所を生かしながら１変調の時間を短縮し、伝送速度を向
上し得る変復調装置を提供することにある。
【０００９】
【課題を解決するための手段】第１発明は入力されるデ
ータ信号に関して減算しリップルキャリーを示す信号を
出力する減算カウンタを備えた変調回路と、入力される
クロック信号に関して加算し減算カウンタから供給され
るリップルキャリーを示す信号に基づいてデータ信号を
出力する加算カウンタを備えた復調回路とを含むことを
特徴とし、第２発明は入力されるデータ信号に関して加
算しリップルキャリーを示す信号を出力する加算カウン
タを備えた変調回路と、入力されるクロック信号に関し
て減算し加算カウンタから供給されるリップルキャリー
を示す信号に基づいてデータ信号を出力する減算カウン
タを備えた復調回路とを含むことを特徴とする。
ータ信号に関して減算しリップルキャリーを示す信号を
出力する減算カウンタを備えた変調回路と、入力される
クロック信号に関して加算し減算カウンタから供給され
るリップルキャリーを示す信号に基づいてデータ信号を
出力する加算カウンタを備えた復調回路とを含むことを
特徴とし、第２発明は入力されるデータ信号に関して加
算しリップルキャリーを示す信号を出力する加算カウン
タを備えた変調回路と、入力されるクロック信号に関し
て減算し加算カウンタから供給されるリップルキャリー
を示す信号に基づいてデータ信号を出力する減算カウン
タを備えた復調回路とを含むことを特徴とする。
【００１０】
【作用】第１発明においては、変調回路の減算カウンタ
が入力されるデータ信号に関して減算してリップルキャ
リーを示す信号を出力し、復調回路の加算カウンタが入
力されるクロック信号に関して加算し減算カウンタから
供給されるリップルキャリーを示す信号に基づいてデー
タ信号を出力し、第２発明においては、変調回路の加算
カウンタが入力されるデータ信号に関して加算しリップ
ルキャリーを示す信号を出力し、復調回路の減算カウン
タが入力されるクロック信号に関して減算し加算カウン
タから供給されるリップルキャリーを示す信号に基づい
てデータ信号を出力するので、従来例よりも変調の時間
を短縮し得るとともに伝送速度を高速化し得、伝送回線
のノイズによって同期はずれが発生しても連続的なデー
タエラーの発生を阻止し得、効率的に変復調を行い得
る。
が入力されるデータ信号に関して減算してリップルキャ
リーを示す信号を出力し、復調回路の加算カウンタが入
力されるクロック信号に関して加算し減算カウンタから
供給されるリップルキャリーを示す信号に基づいてデー
タ信号を出力し、第２発明においては、変調回路の加算
カウンタが入力されるデータ信号に関して加算しリップ
ルキャリーを示す信号を出力し、復調回路の減算カウン
タが入力されるクロック信号に関して減算し加算カウン
タから供給されるリップルキャリーを示す信号に基づい
てデータ信号を出力するので、従来例よりも変調の時間
を短縮し得るとともに伝送速度を高速化し得、伝送回線
のノイズによって同期はずれが発生しても連続的なデー
タエラーの発生を阻止し得、効率的に変復調を行い得
る。
【００１１】
【実施例】図１は本発明の実施例の変調回路を示す図、
図２は変調回路にかかる４ビット／１変調の例を説明す
る図である。
図２は変調回路にかかる４ビット／１変調の例を説明す
る図である。
【００１２】図１０のパルス位置変調と同様に、４ビッ
ト／１変調の伝送を行う場合について説明する。
ト／１変調の伝送を行う場合について説明する。
【００１３】本実施例ではパルス間の距離を変調に使用
することで１変調の時間の短縮を行う。１変調時間は送
信されるデータに依存して変化し、ランダムなデータが
送られたとき、平均的な１変調の時間はパルス位置変調
の場合の１／２（伝送効率は約２倍）となる。また、１
変調で発生するパルス数は１個であり、パルス位置変調
と同じ電力でデータが送信できる。
することで１変調の時間の短縮を行う。１変調時間は送
信されるデータに依存して変化し、ランダムなデータが
送られたとき、平均的な１変調の時間はパルス位置変調
の場合の１／２（伝送効率は約２倍）となる。また、１
変調で発生するパルス数は１個であり、パルス位置変調
と同じ電力でデータが送信できる。
【００１４】図２において、２７、２８、２９は１変調
区間におけるパルスを示す。データは図２に示すように
伝送される。図１０のパルス位置変調の場合、データ”
５”（１６進数）とデータ”０”（１６進数）の計８ビ
ット伝送には３２（１６＋１６）単位時間が必要である
のに対し、本実施例では図２に示されるようにデータ”
５”（１６進数）とデータ”０”（１６進数）の計８ビ
ット伝送には２２（１＋５＋１６）単位時間に短縮され
ている。
区間におけるパルスを示す。データは図２に示すように
伝送される。図１０のパルス位置変調の場合、データ”
５”（１６進数）とデータ”０”（１６進数）の計８ビ
ット伝送には３２（１６＋１６）単位時間が必要である
のに対し、本実施例では図２に示されるようにデータ”
５”（１６進数）とデータ”０”（１６進数）の計８ビ
ット伝送には２２（１＋５＋１６）単位時間に短縮され
ている。
【００１５】図１に示される変調回路は（Ｎ＋１）進減
算カウンタ１であって、ＤＡＴＡ端子から入力されるＮ
ビット（Ｂｉｔ）送信データに応じて発生させるパルス
の間隔を変化させることにより該カウンタ１が使用され
る。
算カウンタ１であって、ＤＡＴＡ端子から入力されるＮ
ビット（Ｂｉｔ）送信データに応じて発生させるパルス
の間隔を変化させることにより該カウンタ１が使用され
る。
【００１６】図１において、１つの変調期間の終わりで
は減算カウンタ１のカウント値は”０”となり、このと
き減算カウンタ１より出力端ＲＣＯから出力されるリッ
プルキャリー信号は送信パルスとして送信回路に送られ
るとともに、カウンタのロード信号端子ＲＥＳＥＴに供
給され、次の送信データをカウンタにセットする。
は減算カウンタ１のカウント値は”０”となり、このと
き減算カウンタ１より出力端ＲＣＯから出力されるリッ
プルキャリー信号は送信パルスとして送信回路に送られ
るとともに、カウンタのロード信号端子ＲＥＳＥＴに供
給され、次の送信データをカウンタにセットする。
【００１７】新たにデータがセットされるとリップルキ
ャリー信号はオフし、減算カウンタ１はつぎにリップル
キャリー信号がオンするまでクロックに入力されるデー
タ送信クロックにしたがって減算を行う。
ャリー信号はオフし、減算カウンタ１はつぎにリップル
キャリー信号がオンするまでクロックに入力されるデー
タ送信クロックにしたがって減算を行う。
【００１８】この繰り返しによってリップルキャリー信
号の出力端子ＲＣＯに発生するパルス列は所望のパルス
列を与える。
号の出力端子ＲＣＯに発生するパルス列は所望のパルス
列を与える。
【００１９】図３はデータ５を変調（４ビツト／変調）
する場合の変調回路の動作例を説明する図である。
する場合の変調回路の動作例を説明する図である。
【００２０】図３において、（イ）の時点で前回のデー
タ出力完了（カウンタ出力＝０）により、リップルキャ
リー信号（パルス）１２が発生し、減算カウンタ１に新
しい送信データ（＝５）がロ−ドされる。これにより期
間（ロ）ではリップルキャリー出力がオフとなりカウン
ト（減算）が始まる。カウントが進んで再びカウンタの
出力が”０”となると、リップルキャリー信号（パル
ス）１３が発生して一つのデータの送信（変調）が完了
する。
タ出力完了（カウンタ出力＝０）により、リップルキャ
リー信号（パルス）１２が発生し、減算カウンタ１に新
しい送信データ（＝５）がロ−ドされる。これにより期
間（ロ）ではリップルキャリー出力がオフとなりカウン
ト（減算）が始まる。カウントが進んで再びカウンタの
出力が”０”となると、リップルキャリー信号（パル
ス）１３が発生して一つのデータの送信（変調）が完了
する。
【００２１】図４は本発明の実施例の復調回路を示す図
である。
である。
【００２２】図４において、２は（Ｎ＋１）加算カウン
タ、３はデータラツチ回路である。
タ、３はデータラツチ回路である。
【００２３】図４に示されるようにパルス間の間隔を加
算カウンタでカウントする。受信パルス列は同期化され
て（Ｎ＋１）ビツトの加算カウンタ２のＲＥＳＥＴ端子
に加えられ”０”にリセツトされる。カウンタは次のパ
ルスによつてリセットされるまで加算カウンタ２に入力
されるデータ受信クロックにしたがってカウントを行
う。受信パルスが発生した時点でのカウント値の出力
は、データラッチ回路３に保存されて受信データを示
す。
算カウンタでカウントする。受信パルス列は同期化され
て（Ｎ＋１）ビツトの加算カウンタ２のＲＥＳＥＴ端子
に加えられ”０”にリセツトされる。カウンタは次のパ
ルスによつてリセットされるまで加算カウンタ２に入力
されるデータ受信クロックにしたがってカウントを行
う。受信パルスが発生した時点でのカウント値の出力
は、データラッチ回路３に保存されて受信データを示
す。
【００２４】図５はデータ５を受信する場合の復調回路
の動作例を説明する図である。
の動作例を説明する図である。
【００２５】図５では、時点（ニ）において前回のデー
タ受信の完了を示すパルス１４の受信によって、加算カ
ウンタ２のリセット入力がオンし、まずカウンタが”
０”にセットされる。引き続きカウンタは期間（ホ）に
おいてデータ受信クロックにしたがって入力される受信
データを１、２、３・・・と加算する。受信データスト
リームの終わりパルス１５を受信すると（へ）の時点で
のカウンタ出力”５”をデータラッチ回路３に保存する
とともに加算カウンタ２は再び”０”にセットされてつ
ぎのデータのカウントを始める。
タ受信の完了を示すパルス１４の受信によって、加算カ
ウンタ２のリセット入力がオンし、まずカウンタが”
０”にセットされる。引き続きカウンタは期間（ホ）に
おいてデータ受信クロックにしたがって入力される受信
データを１、２、３・・・と加算する。受信データスト
リームの終わりパルス１５を受信すると（へ）の時点で
のカウンタ出力”５”をデータラッチ回路３に保存する
とともに加算カウンタ２は再び”０”にセットされてつ
ぎのデータのカウントを始める。
【００２６】図６は本発明の実施例の（Ｎ＋１）進加算
カウンタ４からなる他の変調回路を示す図、図８は本発
明の実施例の（Ｎ＋１）減算カウンタ５、データラツチ
回路６からなる他の復調回路を示す図である。
カウンタ４からなる他の変調回路を示す図、図８は本発
明の実施例の（Ｎ＋１）減算カウンタ５、データラツチ
回路６からなる他の復調回路を示す図である。
【００２７】図１の変調回路は減算カウンタから構成さ
れ図４の復調回路は加算カウンタ、データラッチ回路か
ら構成されていたが図６の変調回路は加算カウンタから
構成され図８の復調回路は減算カウンタ、データラッチ
回路から構成されている点が異なる。
れ図４の復調回路は加算カウンタ、データラッチ回路か
ら構成されていたが図６の変調回路は加算カウンタから
構成され図８の復調回路は減算カウンタ、データラッチ
回路から構成されている点が異なる。
【００２８】送信データとパルス間隔に関して変わるこ
と以外変調／復調の動作は前記図１、図４のものと同様
でる。
と以外変調／復調の動作は前記図１、図４のものと同様
でる。
【００２９】図７はデータ”５”の場合の変調回路の動
作例を説明する図であり同図に基づいて変調動作を説明
する。
作例を説明する図であり同図に基づいて変調動作を説明
する。
【００３０】図７において、（ト）の時点で前回のデー
タ出力完了（カウンタ出力＝０）により、リップルキャ
リー信号１６が発生し加算カウンタに新しい送信データ
（＝５）がロードされる。これにより期間（チ）におい
てリップルキャリー出力がオフとなりカウント（加算）
が始まる。カウントが進んで再びカウンタの出力が”
０”となると（時点（リ））リップルキャリー（送信パ
ルス１７）が発生してデータ送信が完了する。
タ出力完了（カウンタ出力＝０）により、リップルキャ
リー信号１６が発生し加算カウンタに新しい送信データ
（＝５）がロードされる。これにより期間（チ）におい
てリップルキャリー出力がオフとなりカウント（加算）
が始まる。カウントが進んで再びカウンタの出力が”
０”となると（時点（リ））リップルキャリー（送信パ
ルス１７）が発生してデータ送信が完了する。
【００３１】図９はデータ”５”の場合の他の復調回路
の動作例を説明する図であり同図に基づいて復調動作を
説明する。
の動作例を説明する図であり同図に基づいて復調動作を
説明する。
【００３２】図９において、時点（ヌ）において前回の
データ受信の完了を示すパルス１８の受信によってカウ
ンタのリセット入力がオンし、まずカウンタが”０”に
セットされる。引き続き期間（ル）においてカウンタは
データ受信クロックにしたがってＦ、Ｅ．．．と減算さ
れる。時点（オ）において再び受信データストリームの
終わりでパルス１９を受信すると、その時点（オ）での
カウンタ出力は受信データラッチに保存され、カウンタ
は再び”０”にセットされて次のデータのカウントを始
める。
データ受信の完了を示すパルス１８の受信によってカウ
ンタのリセット入力がオンし、まずカウンタが”０”に
セットされる。引き続き期間（ル）においてカウンタは
データ受信クロックにしたがってＦ、Ｅ．．．と減算さ
れる。時点（オ）において再び受信データストリームの
終わりでパルス１９を受信すると、その時点（オ）での
カウンタ出力は受信データラッチに保存され、カウンタ
は再び”０”にセットされて次のデータのカウントを始
める。
【００３３】
【発明の効果】第１発明においては、変調回路の減算カ
ウンタが入力されるデータ信号に関して減算してリップ
ルキャリーを示す信号を出力し、復調回路の加算カウン
タが入力されるクロック信号に関して加算し減算カウン
タから供給されるリップルキャリーを示す信号に基づい
てデータ信号を出力し、第２発明においては、変調回路
の加算カウンタが入力されるデータ信号に関して加算し
リップルキャリーを示す信号を出力し、復調回路の減算
カウンタが入力されるクロック信号に関して減算し加算
カウンタから供給されるリップルキャリーを示す信号に
基づいてデータ信号を出力するので、従来例よりも変調
の時間を短縮し得るとともに伝送速度を高速化し得、伝
送回線のノイズによって同期はずれが発生しても連続的
なデータエラーの発生を阻止し得、効率的に変復調を行
い得る。
ウンタが入力されるデータ信号に関して減算してリップ
ルキャリーを示す信号を出力し、復調回路の加算カウン
タが入力されるクロック信号に関して加算し減算カウン
タから供給されるリップルキャリーを示す信号に基づい
てデータ信号を出力し、第２発明においては、変調回路
の加算カウンタが入力されるデータ信号に関して加算し
リップルキャリーを示す信号を出力し、復調回路の減算
カウンタが入力されるクロック信号に関して減算し加算
カウンタから供給されるリップルキャリーを示す信号に
基づいてデータ信号を出力するので、従来例よりも変調
の時間を短縮し得るとともに伝送速度を高速化し得、伝
送回線のノイズによって同期はずれが発生しても連続的
なデータエラーの発生を阻止し得、効率的に変復調を行
い得る。
【図１】本発明の実施例の変調回路を示す図である。
【図２】４ビット／１変調の例を説明する図である。
【図３】変調回路の動作例を説明する図である。
【図４】本発明の実施例の復調回路を示す図である。
【図５】復調回路の動作例を説明する図である。
【図６】本発明の実施例の他の変調回路を示す図であ
る。
る。
【図７】他の変調回路の動作例を説明する図である。
【図８】本発明の実施例の他の復調回路を示す図であ
る。
る。
【図９】他の復調回路の動作例を説明する図である。
【図１０】従来のパルス位置変調を説明する図である。
１、５ （Ｎ＋１）進減算カウンタ ２、４ （Ｎ＋１）進加算カウンタ ３、６ データラツチ回路
Claims (2)
- 【請求項１】 入力されるデータ信号に関して減算しリ
ップルキャリーを示す信号を出力する減算カウンタを備
えた変調回路と、入力されるクロック信号に関して加算
し前記減算カウンタから供給されるリップルキャリーを
示す信号に基づいてデータ信号を出力する加算カウンタ
を備えた復調回路とを含むことを特徴とする変復調装
置。 - 【請求項２】 入力されるデータ信号に関して加算しリ
ップルキャリーを示す信号を出力する加算カウンタを備
えた変調回路と、入力されるクロック信号に関して減算
し前記加算カウンタから供給されるリップルキャリーを
示す信号に基づいてデータ信号を出力する減算カウンタ
を備えた復調回路とを含むことを特徴とする変復調装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11989293A JPH06334529A (ja) | 1993-05-21 | 1993-05-21 | 変復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11989293A JPH06334529A (ja) | 1993-05-21 | 1993-05-21 | 変復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334529A true JPH06334529A (ja) | 1994-12-02 |
Family
ID=14772814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11989293A Pending JPH06334529A (ja) | 1993-05-21 | 1993-05-21 | 変復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2796226A1 (fr) * | 1999-07-09 | 2001-01-12 | St Microelectronics Sa | Decodeur de signaux binaires transmis a une carte a puce sans contact par modulation de position d'impulsions |
-
1993
- 1993-05-21 JP JP11989293A patent/JPH06334529A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2796226A1 (fr) * | 1999-07-09 | 2001-01-12 | St Microelectronics Sa | Decodeur de signaux binaires transmis a une carte a puce sans contact par modulation de position d'impulsions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3153084B2 (ja) | パルス変調方法 | |
| IE45458B1 (en) | Miller-encoded message decoder | |
| US5022054A (en) | Digital GMSK modulator with non-integer bit interval handling | |
| CA1189912A (en) | Receiver for angle-modulated carrier signals | |
| US7860187B2 (en) | FSK signal modulator for producing a binary FSK signal | |
| JP2018506915A (ja) | データリンク電力低減およびスループット向上のためのマルチ変調 | |
| JP3459339B2 (ja) | Ｐｐｍ方式を採用する変調回路、復調回路及び変復調回路システム | |
| JPH06334529A (ja) | 変復調装置 | |
| EP0371751B1 (en) | Digital GMSK modulator with non integer bit interval handling | |
| JPS63257333A (ja) | Ｃｍｉ符号化信号用符号解読装置 | |
| US4656646A (en) | Serial minimum shift-keyed modem | |
| SU951690A1 (ru) | Демодул тор импульсного сигнала,модулированного методом расщепленной фазы | |
| JP2848069B2 (ja) | データ送信装置 | |
| JPH0193950A (ja) | ディジタルｆｍ検波復調方式 | |
| JPH02177642A (ja) | データ伝送方式 | |
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| JP4411110B2 (ja) | キャリア再生回路 | |
| JPH0654922B2 (ja) | 変調回路 | |
| JPH0193940A (ja) | Ｐｃｍサブデータ伝送方式 | |
| JPH06350561A (ja) | データ変調方式 | |
| JPS5843653A (ja) | パルス変調回路 | |
| JPH02290353A (ja) | 第２チヤネルモデム | |
| JPH0497633A (ja) | シリアルデータ受信装置 | |
| JPH09261131A (ja) | スペクトル拡散通信方法およびその方法を用いた装置 | |
| JPS623626B2 (ja) |