JPH06331969A - プラズマアドレス液晶表示装置 - Google Patents
プラズマアドレス液晶表示装置Info
- Publication number
- JPH06331969A JPH06331969A JP5139584A JP13958493A JPH06331969A JP H06331969 A JPH06331969 A JP H06331969A JP 5139584 A JP5139584 A JP 5139584A JP 13958493 A JP13958493 A JP 13958493A JP H06331969 A JPH06331969 A JP H06331969A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- selection pulse
- display device
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13334—Plasma addressed liquid crystal cells [PALC]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
Abstract
(57)【要約】
【目的】 プラズマアドレス液晶表示装置の異常放電を
抑制する。 【構成】 プラズマアドレス液晶表示装置は液晶セルと
プラズマセルとを中間のガラス薄板３を介して重ねたフ
ラットパネル構造を有する。液晶セルは列状の信号電極
Ｄと液晶層６を備えている。プラズマセルは一対のアノ
ード電極Ａ及びカソード電極Ｋからなる放電チャネルを
備えている。プラズマセルには走査回路７が接続されて
おり、各放電チャネルに線順次で選択パルスを印加す
る。液晶セルには駆動回路８が接続されており、該線順
次選択に同期して信号電極Ｄに駆動電圧を印加する。こ
の駆動回路８は選択パルスの印加タイミングに合わせて
駆動電圧ＶLCの印加を制御し異常放電を抑制する制御手
段を含む。この制御手段はレベルシフタ１３からなり、
選択パルスが印加される期間に駆動電圧ＶLCを降下させ
る。
抑制する。 【構成】 プラズマアドレス液晶表示装置は液晶セルと
プラズマセルとを中間のガラス薄板３を介して重ねたフ
ラットパネル構造を有する。液晶セルは列状の信号電極
Ｄと液晶層６を備えている。プラズマセルは一対のアノ
ード電極Ａ及びカソード電極Ｋからなる放電チャネルを
備えている。プラズマセルには走査回路７が接続されて
おり、各放電チャネルに線順次で選択パルスを印加す
る。液晶セルには駆動回路８が接続されており、該線順
次選択に同期して信号電極Ｄに駆動電圧を印加する。こ
の駆動回路８は選択パルスの印加タイミングに合わせて
駆動電圧ＶLCの印加を制御し異常放電を抑制する制御手
段を含む。この制御手段はレベルシフタ１３からなり、
選択パルスが印加される期間に駆動電圧ＶLCを降下させ
る。
Description
【０００１】
【産業上の利用分野】本発明はプラズマアドレス液晶表
示装置に関する。より詳しくはその駆動方式に関する。
示装置に関する。より詳しくはその駆動方式に関する。
【０００２】
【従来の技術】プラズマアドレス液晶表示装置は例えば
特開平１−２１７３９６号公報や特開平４−２６５９３
１号公報に開示されている。プラズマアドレス液晶表示
装置は列状の信号電極を備えた液晶セルと、行状の放電
チャネルを備えたプラズマセルとを中間のガラス薄板を
介して互いに重ねたフラットパネル構造を有する。下側
のプラズマセルは上側の液晶セルのアドレッシングに用
いられる。即ち、プラズマセルには走査回路が接続され
ており、各放電チャネルに線順次で選択パルスを印加す
る。個々の放電チャネルには一対のアノード電極及びカ
ソード電極が含まれている。一方、液晶セルには駆動回
路が接続されており、該線順次選択に同期して信号電極
に駆動電圧を印加する。
特開平１−２１７３９６号公報や特開平４−２６５９３
１号公報に開示されている。プラズマアドレス液晶表示
装置は列状の信号電極を備えた液晶セルと、行状の放電
チャネルを備えたプラズマセルとを中間のガラス薄板を
介して互いに重ねたフラットパネル構造を有する。下側
のプラズマセルは上側の液晶セルのアドレッシングに用
いられる。即ち、プラズマセルには走査回路が接続され
ており、各放電チャネルに線順次で選択パルスを印加す
る。個々の放電チャネルには一対のアノード電極及びカ
ソード電極が含まれている。一方、液晶セルには駆動回
路が接続されており、該線順次選択に同期して信号電極
に駆動電圧を印加する。
【０００３】次に、プラズマアドレス液晶表示装置の動
作を簡潔に説明する。列ライン（縦ライン）を構成する
液晶セルの信号電極には画像表示の１フレーム毎又は１
ライン毎にアノード電位に対して極性反転された駆動電
圧（データ電圧）が与えられる。一方、行ライン（横ラ
イン）を構成する放電チャネルには線順次でプラズマ放
電が発生する。この結果、放電中及び放電終了直後に中
間のガラス薄板下面にアノード電極と略同電位が発生す
る。この間、信号電極とガラス薄板下面の間に電位差が
発生し、液晶分子はその電位差の実効値に応じて配列が
変化し、液晶セルを透過する光の量が変化する。この実
効値は液晶容量とガラス薄板容量の比に応じて分割され
たものである。この結果、信号電極に与えられた電位と
アノード電位の差に応じて液晶セルを通過する光の透過
率を制御する事ができる。又、液晶セルや中間ガラス薄
板等で電荷の漏れがない限り、次のフレームでプラズマ
放電が発生するまで、信号電極とガラス薄板下面間の電
位差は保持され、液晶セルはその透過率を維持し続け
る。
作を簡潔に説明する。列ライン（縦ライン）を構成する
液晶セルの信号電極には画像表示の１フレーム毎又は１
ライン毎にアノード電位に対して極性反転された駆動電
圧（データ電圧）が与えられる。一方、行ライン（横ラ
イン）を構成する放電チャネルには線順次でプラズマ放
電が発生する。この結果、放電中及び放電終了直後に中
間のガラス薄板下面にアノード電極と略同電位が発生す
る。この間、信号電極とガラス薄板下面の間に電位差が
発生し、液晶分子はその電位差の実効値に応じて配列が
変化し、液晶セルを透過する光の量が変化する。この実
効値は液晶容量とガラス薄板容量の比に応じて分割され
たものである。この結果、信号電極に与えられた電位と
アノード電位の差に応じて液晶セルを通過する光の透過
率を制御する事ができる。又、液晶セルや中間ガラス薄
板等で電荷の漏れがない限り、次のフレームでプラズマ
放電が発生するまで、信号電極とガラス薄板下面間の電
位差は保持され、液晶セルはその透過率を維持し続け
る。
【０００４】
【発明が解決しようとする課題】ところが、無放電時に
おいてガラス薄板下面の電位は常に液晶セルの信号電極
に印加される電圧に追従している。信号電極の電位が比
較的高い場合には、ガラス薄板下面の電位がその分アノ
ード電極より相対的に高くなる。そこにプラズマ放電を
発生させる為放電パルスをカソード電極に印加すると、
異常放電が発生する惧れがある。本来アノード電極とカ
ソード電極間で正常放電を発生させなければならないの
であるが、アノード電極より電位の高いガラス薄板下面
とカソード電極との間に異常放電が発生し、ガラス薄板
下面とカソード電極との間が短絡状態になる。従って、
ガラス薄板下面の電位は瞬間的にカソード電位まで引き
下げられる。この結果、信号電極とガラス薄板間の電位
差には、アノード電極／カソード電極間の電圧が上乗せ
され、液晶には過大なＤＣ電圧が印加されてしまう。過
大なＤＣ電圧が液晶に印加されると「焼付き」と呼ばれ
る現象が発生し、例えばノーマリホワイトモードの表示
では黒色が書込まれたままとなり、正常な表示が阻害さ
れるという課題がある。又、液晶に対するＤＣ電圧の印
加は寿命や表示品位の観点からも好ましい状態ではなく
解決すべき課題となっている。
おいてガラス薄板下面の電位は常に液晶セルの信号電極
に印加される電圧に追従している。信号電極の電位が比
較的高い場合には、ガラス薄板下面の電位がその分アノ
ード電極より相対的に高くなる。そこにプラズマ放電を
発生させる為放電パルスをカソード電極に印加すると、
異常放電が発生する惧れがある。本来アノード電極とカ
ソード電極間で正常放電を発生させなければならないの
であるが、アノード電極より電位の高いガラス薄板下面
とカソード電極との間に異常放電が発生し、ガラス薄板
下面とカソード電極との間が短絡状態になる。従って、
ガラス薄板下面の電位は瞬間的にカソード電位まで引き
下げられる。この結果、信号電極とガラス薄板間の電位
差には、アノード電極／カソード電極間の電圧が上乗せ
され、液晶には過大なＤＣ電圧が印加されてしまう。過
大なＤＣ電圧が液晶に印加されると「焼付き」と呼ばれ
る現象が発生し、例えばノーマリホワイトモードの表示
では黒色が書込まれたままとなり、正常な表示が阻害さ
れるという課題がある。又、液晶に対するＤＣ電圧の印
加は寿命や表示品位の観点からも好ましい状態ではなく
解決すべき課題となっている。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かるプラズマアドレス液晶表示装置は、基本的な構成要
素として、列状の信号電極を備えた液晶セルと、行状の
放電チャネルを備えたプラズマセルとを互いに重ねたフ
ラットパネル構造を有する。プラズマセルには走査回路
が接続されており、各放電チャネルに線順次で選択パル
スを印加する。又、液晶セルには駆動回路が接続されて
おり、該線順次選択に同期して信号電極に駆動電圧を印
加する。
題を解決する為以下の手段を講じた。即ち、本発明にか
かるプラズマアドレス液晶表示装置は、基本的な構成要
素として、列状の信号電極を備えた液晶セルと、行状の
放電チャネルを備えたプラズマセルとを互いに重ねたフ
ラットパネル構造を有する。プラズマセルには走査回路
が接続されており、各放電チャネルに線順次で選択パル
スを印加する。又、液晶セルには駆動回路が接続されて
おり、該線順次選択に同期して信号電極に駆動電圧を印
加する。
【０００６】本発明の特徴事項として、前記駆動回路は
選択パルスの印加タイミングに合わせて駆動電圧の印加
を制御し異常放電を抑制する制御手段を備えている。具
体的には、前記制御手段は選択パルスが印加される期間
に駆動電圧を低下させる。これに代えて前記制御手段は
選択パルスが印加される期間に信号電極を浮遊電位にし
ても良い。あるいは、前記制御手段は選択パルスの印加
が解除された直後に駆動電圧を印加する様にしても良
い。
選択パルスの印加タイミングに合わせて駆動電圧の印加
を制御し異常放電を抑制する制御手段を備えている。具
体的には、前記制御手段は選択パルスが印加される期間
に駆動電圧を低下させる。これに代えて前記制御手段は
選択パルスが印加される期間に信号電極を浮遊電位にし
ても良い。あるいは、前記制御手段は選択パルスの印加
が解除された直後に駆動電圧を印加する様にしても良
い。
【０００７】
【作用】本発明によれば、プラズマ放電の為の選択パル
スをカソード電極に印加する瞬間に、液晶セルへ印加さ
れる駆動電圧を降下する等の手段を講じている。これに
より、カソード電極と液晶セル側との間で発生する可能
性のある異常放電を抑制し、アノード電極／カソード電
極間に正常放電を発生させると同時に、液晶セルの動作
に必要な高い駆動電圧の印加を可能にする。
スをカソード電極に印加する瞬間に、液晶セルへ印加さ
れる駆動電圧を降下する等の手段を講じている。これに
より、カソード電極と液晶セル側との間で発生する可能
性のある異常放電を抑制し、アノード電極／カソード電
極間に正常放電を発生させると同時に、液晶セルの動作
に必要な高い駆動電圧の印加を可能にする。
【０００８】
【実施例】本発明の好適な実施例の説明に入る前に、図
５を参照してプラズマアドレス液晶表示装置の一般的な
構成を説明する。図示する様に、プラズマアドレス液晶
表示装置は液晶セル１とプラズマセル２と両者の間に介
在する中間のガラス薄板３とからなるフラットパネル構
造を有している。プラズマセル２は下側のガラス基板４
を用いて形成されており、その表面に複数の平行な放電
チャネルが設けられている。この放電チャネルは例えば
行列マトリクスの行方向に延びている。ガラス薄板３と
下側ガラス基板４の間の空間は密封されている。この密
封された空間にはイオン化可能なガスが封入されてい
る。各放電チャネルは互いに平行な一対のアノード電極
Ａ及びカソード電極Ｋとから構成されている。このアノ
ード電極Ａ／カソード電極Ｋの対は空間内に密封された
ガスをイオン化して放電プラズマを発生する。かかる放
電チャネルは行走査単位となる。
５を参照してプラズマアドレス液晶表示装置の一般的な
構成を説明する。図示する様に、プラズマアドレス液晶
表示装置は液晶セル１とプラズマセル２と両者の間に介
在する中間のガラス薄板３とからなるフラットパネル構
造を有している。プラズマセル２は下側のガラス基板４
を用いて形成されており、その表面に複数の平行な放電
チャネルが設けられている。この放電チャネルは例えば
行列マトリクスの行方向に延びている。ガラス薄板３と
下側ガラス基板４の間の空間は密封されている。この密
封された空間にはイオン化可能なガスが封入されてい
る。各放電チャネルは互いに平行な一対のアノード電極
Ａ及びカソード電極Ｋとから構成されている。このアノ
ード電極Ａ／カソード電極Ｋの対は空間内に密封された
ガスをイオン化して放電プラズマを発生する。かかる放
電チャネルは行走査単位となる。
【０００９】一方液晶セル１は上側のガラス基板５を用
いて構成されている。このガラス基板５は中間のガラス
薄板３に所定の間隙を介して対向配置されており間隙内
には液晶層６が充填されている。又、上側ガラス基板５
の内表面には透明導電膜（ＩＴＯ等）からなる信号電極
Ｄが形成されている。この信号電極Ｄは放電チャネルと
直交しており列信号単位となる。列信号単位と行走査単
位の交差部分にマトリクス状の画素が規定される。
いて構成されている。このガラス基板５は中間のガラス
薄板３に所定の間隙を介して対向配置されており間隙内
には液晶層６が充填されている。又、上側ガラス基板５
の内表面には透明導電膜（ＩＴＯ等）からなる信号電極
Ｄが形成されている。この信号電極Ｄは放電チャネルと
直交しており列信号単位となる。列信号単位と行走査単
位の交差部分にマトリクス状の画素が規定される。
【００１０】図６は上述した１画素の部分を切り取って
示した模式図であり、付随する回路構成も示されてい
る。この回路構成には走査回路７と駆動回路８が含まれ
る。走査回路７は線順次で選択パルスを各放電チャネル
に印加する。走査回路７はアノード電極Ａに接続された
第１ＤＣ電源９を備えており所定のアノード電圧ＶA を
供給する。第１ＤＣ電源９には第２ＤＣ電源１０が直列
接続されており、所定のカソード振幅電圧ＶK をカソー
ド電極Ｋに供給する。この第２ＤＣ電源１０とカソード
電極Ｋの間にはスイッチング素子１１が介在しており、
所定のクロック信号ＣＬＫに同期して選択パルスをカソ
ード電極Ｋに印加する。クロック信号ＣＬＫは水平同期
信号に同期しており前述した線順次選択タイミングを規
定するものである。一方駆動回路８は該線順次選択に同
期して信号電極Ｄに駆動電圧ＶLCを印加する。この為、
アノード電極Ａと各信号電極Ｄの間に接続された信号源
１２を備えている。信号源１２はアノード電位（接地電
位）を基準としてフレーム毎又は１ライン毎に極性反転
された駆動電圧ＶLCを信号電極Ｄに印加する。この極性
反転は垂直同期信号に応じたフレーム信号ＦＬによって
制御される。なお、１ライン毎の反転の場合には水平同
期信号に応じて制御される。
示した模式図であり、付随する回路構成も示されてい
る。この回路構成には走査回路７と駆動回路８が含まれ
る。走査回路７は線順次で選択パルスを各放電チャネル
に印加する。走査回路７はアノード電極Ａに接続された
第１ＤＣ電源９を備えており所定のアノード電圧ＶA を
供給する。第１ＤＣ電源９には第２ＤＣ電源１０が直列
接続されており、所定のカソード振幅電圧ＶK をカソー
ド電極Ｋに供給する。この第２ＤＣ電源１０とカソード
電極Ｋの間にはスイッチング素子１１が介在しており、
所定のクロック信号ＣＬＫに同期して選択パルスをカソ
ード電極Ｋに印加する。クロック信号ＣＬＫは水平同期
信号に同期しており前述した線順次選択タイミングを規
定するものである。一方駆動回路８は該線順次選択に同
期して信号電極Ｄに駆動電圧ＶLCを印加する。この為、
アノード電極Ａと各信号電極Ｄの間に接続された信号源
１２を備えている。信号源１２はアノード電位（接地電
位）を基準としてフレーム毎又は１ライン毎に極性反転
された駆動電圧ＶLCを信号電極Ｄに印加する。この極性
反転は垂直同期信号に応じたフレーム信号ＦＬによって
制御される。なお、１ライン毎の反転の場合には水平同
期信号に応じて制御される。
【００１１】次に動作を説明する。画像を表示する為に
は、行走査単位と列駆動単位が交差する各画素に対して
駆動電圧を印加し、液晶層６の光透過率を変化させ所望
の輝度情報を書込む。薄膜トランジスタをスイッチング
素子として利用したアクティブマトリクス型液晶表示装
置と異なり、プラズマアドレス液晶表示装置は液晶層６
の両側に電極を備えておらず、片側にはガラス薄板３が
接面している。従って、液晶層６を挟む信号電極Ｄとガ
ラス薄板３の下面Ｒとの間に、液晶容量とガラス薄板容
量の分圧比を考慮した高い駆動電圧を印加し、所望の実
効値を液晶層６へ印加しなければならない。アノード電
極Ａ／カソード電極Ｋ間でプラズマ放電が発生すると、
放電中及び放電直後のガラス薄板下面Ｒにはアノード電
極Ａと略同電位が現われる。それ故、信号電極Ｄとアノ
ード電極Ａの間に接続された信号源１２を介して液晶層
６及びガラス薄板３に駆動電圧を印加すると、ガラス薄
板下面Ｒにアノード電位が現われた期間だけ信号電極Ｄ
と下面Ｒ間に電位差が発生する。液晶層６にはＤ／Ｒ間
の電位差を液晶層６とガラス薄板３の容量比で分圧した
実効駆動電圧が加わり、結果として液晶層６の光透過率
を画素毎に制御する事が可能となる。又、液晶層６及び
ガラス薄板３等での電荷の漏れがない限り、次のフレー
ムでプラズマ放電が発生するまで、信号電極Ｄ／ガラス
薄板下面Ｒの電位差は保持され、液晶層６はその透過率
を維持し続ける。
は、行走査単位と列駆動単位が交差する各画素に対して
駆動電圧を印加し、液晶層６の光透過率を変化させ所望
の輝度情報を書込む。薄膜トランジスタをスイッチング
素子として利用したアクティブマトリクス型液晶表示装
置と異なり、プラズマアドレス液晶表示装置は液晶層６
の両側に電極を備えておらず、片側にはガラス薄板３が
接面している。従って、液晶層６を挟む信号電極Ｄとガ
ラス薄板３の下面Ｒとの間に、液晶容量とガラス薄板容
量の分圧比を考慮した高い駆動電圧を印加し、所望の実
効値を液晶層６へ印加しなければならない。アノード電
極Ａ／カソード電極Ｋ間でプラズマ放電が発生すると、
放電中及び放電直後のガラス薄板下面Ｒにはアノード電
極Ａと略同電位が現われる。それ故、信号電極Ｄとアノ
ード電極Ａの間に接続された信号源１２を介して液晶層
６及びガラス薄板３に駆動電圧を印加すると、ガラス薄
板下面Ｒにアノード電位が現われた期間だけ信号電極Ｄ
と下面Ｒ間に電位差が発生する。液晶層６にはＤ／Ｒ間
の電位差を液晶層６とガラス薄板３の容量比で分圧した
実効駆動電圧が加わり、結果として液晶層６の光透過率
を画素毎に制御する事が可能となる。又、液晶層６及び
ガラス薄板３等での電荷の漏れがない限り、次のフレー
ムでプラズマ放電が発生するまで、信号電極Ｄ／ガラス
薄板下面Ｒの電位差は保持され、液晶層６はその透過率
を維持し続ける。
【００１２】図７は、上述したプラズマアドレス液晶表
示装置の駆動に用いられる一般的な電圧波形を示した波
形図である。但しフレーム反転の場合である。図示する
様に、アノード電極Ａには第１ＤＣ電源９の出力電圧Ｖ
A と第２ＤＣ電源１０の出力電圧ＶK の合計分が印加さ
れる。この波形図では理解を容易にする為アノード電位
（接地電位）はＶK ＋ＶA にとってある。従って、ゼロ
電位レベルは接地電位より下側となる。信号電極Ｄには
アノード電位ＶK ＋ＶA を中心としてフレームＦ毎に極
性反転する駆動電圧が印加されている。図示の例ではノ
ーマリホワイトモードで黒色を表示させる為、全フレー
ム期間に渡って最大振幅の駆動電圧が印加されている。
カソード電極Ｋには各フレームＦ期間中線順次で選択パ
ルスＰが印加されている。なお、図では理解を容易にす
る為１個の選択パルスＰのみが表わされている。図から
明らかな様に、選択パルスＰは振幅ＶK を有する。
示装置の駆動に用いられる一般的な電圧波形を示した波
形図である。但しフレーム反転の場合である。図示する
様に、アノード電極Ａには第１ＤＣ電源９の出力電圧Ｖ
A と第２ＤＣ電源１０の出力電圧ＶK の合計分が印加さ
れる。この波形図では理解を容易にする為アノード電位
（接地電位）はＶK ＋ＶA にとってある。従って、ゼロ
電位レベルは接地電位より下側となる。信号電極Ｄには
アノード電位ＶK ＋ＶA を中心としてフレームＦ毎に極
性反転する駆動電圧が印加されている。図示の例ではノ
ーマリホワイトモードで黒色を表示させる為、全フレー
ム期間に渡って最大振幅の駆動電圧が印加されている。
カソード電極Ｋには各フレームＦ期間中線順次で選択パ
ルスＰが印加されている。なお、図では理解を容易にす
る為１個の選択パルスＰのみが表わされている。図から
明らかな様に、選択パルスＰは振幅ＶK を有する。
【００１３】図８は、図７に示した一般的な電圧波形を
用いた場合における、信号電極Ｄ／カソード電極Ｋ間電
位差及びアノード電極Ａ／カソード電極Ｋ間電位差を示
したタイミングチャートである。実線で示した様に、所
定の選択タイミング毎にアノード電極Ａとカソード電極
Ｋとの間に振幅ＶK の選択パルスが印加される。一方、
信号電極Ｄとカソード電極Ｋとの間には選択タイミング
に応じて点線で示した様な電圧パルスが印加される。図
から明らかな様に、正極性駆動が行なわれているフレー
ムでは、この電圧パルスは駆動電圧ＶLC分が加わる為、
信号電極Ｄ／カソード電極Ｋ間電位差がアノード電極Ａ
／カソード電極Ｋ間電位差より大きくなってしまう。プ
ラズマ放電の開始直前までは液晶容量及びガラス薄板容
量を介して信号電極Ｄの電位がガラス薄板下面Ｒに現わ
れている。この為、選択タイミングがくるとアノード電
極Ａ／カソード電極Ｋ間ではなくガラス薄板下面Ｒ／カ
ソード電極Ｋ間でプラズマ放電が発生し、その瞬間下面
Ｒの電位がカソード電位まで引き下げられてしまう。こ
の結果、図６に示した様に、信号電極Ｄ／ガラス薄板下
面Ｒ間には、駆動電圧ＶLCに（ＶK ＋ＶA ）が加わった
大きな電位差が生じ、通常に比べ過大な電圧が液晶層へ
印加されてしまう。その結果、液晶には焼付きと呼ばれ
る現象が発生し、正常な画像表示ができなくなる。
用いた場合における、信号電極Ｄ／カソード電極Ｋ間電
位差及びアノード電極Ａ／カソード電極Ｋ間電位差を示
したタイミングチャートである。実線で示した様に、所
定の選択タイミング毎にアノード電極Ａとカソード電極
Ｋとの間に振幅ＶK の選択パルスが印加される。一方、
信号電極Ｄとカソード電極Ｋとの間には選択タイミング
に応じて点線で示した様な電圧パルスが印加される。図
から明らかな様に、正極性駆動が行なわれているフレー
ムでは、この電圧パルスは駆動電圧ＶLC分が加わる為、
信号電極Ｄ／カソード電極Ｋ間電位差がアノード電極Ａ
／カソード電極Ｋ間電位差より大きくなってしまう。プ
ラズマ放電の開始直前までは液晶容量及びガラス薄板容
量を介して信号電極Ｄの電位がガラス薄板下面Ｒに現わ
れている。この為、選択タイミングがくるとアノード電
極Ａ／カソード電極Ｋ間ではなくガラス薄板下面Ｒ／カ
ソード電極Ｋ間でプラズマ放電が発生し、その瞬間下面
Ｒの電位がカソード電位まで引き下げられてしまう。こ
の結果、図６に示した様に、信号電極Ｄ／ガラス薄板下
面Ｒ間には、駆動電圧ＶLCに（ＶK ＋ＶA ）が加わった
大きな電位差が生じ、通常に比べ過大な電圧が液晶層へ
印加されてしまう。その結果、液晶には焼付きと呼ばれ
る現象が発生し、正常な画像表示ができなくなる。
【００１４】図１は、本発明にかかるプラズマアドレス
液晶表示装置の第１実施例を示す模式図であって、基本
的には図６に示した一般例と同一の構造を有している。
従って、対応する部分には対応する参照番号を付して理
解を容易にしている。即ち、本実施例は列状の信号電極
Ｄを備えた液晶セルと、行状の放電チャネルを備えたプ
ラズマセルとを中間のガラス薄板３を介して互いに重ね
たフラットパネル構造を有する。プラズマセルには走査
回路７が接続されており、各放電チャネルに線順次で選
択パルスを印加する。液晶セルには駆動回路８が接続さ
れており、該線順次選択に同期して信号電極Ｄに駆動電
圧ＶLCを印加する。本発明の特徴事項として、該駆動回
路８は制御手段を含んでおり、選択パルスの印加タイミ
ングに合わせて駆動電圧ＶLCの印加を制御し異常放電を
抑制する。本実施例では、この制御手段はレベルシフタ
（Ｌ／Ｓ）１３からなり、選択パルスが印加される期間
に駆動電圧ＶLCを降下させている。電圧降下タイミング
は選択パルス印加タイミングと同期しており、レベルシ
フタ１３とスイッチング素子１１は同一のクロック信号
ＣＬＫにより制御されている。
液晶表示装置の第１実施例を示す模式図であって、基本
的には図６に示した一般例と同一の構造を有している。
従って、対応する部分には対応する参照番号を付して理
解を容易にしている。即ち、本実施例は列状の信号電極
Ｄを備えた液晶セルと、行状の放電チャネルを備えたプ
ラズマセルとを中間のガラス薄板３を介して互いに重ね
たフラットパネル構造を有する。プラズマセルには走査
回路７が接続されており、各放電チャネルに線順次で選
択パルスを印加する。液晶セルには駆動回路８が接続さ
れており、該線順次選択に同期して信号電極Ｄに駆動電
圧ＶLCを印加する。本発明の特徴事項として、該駆動回
路８は制御手段を含んでおり、選択パルスの印加タイミ
ングに合わせて駆動電圧ＶLCの印加を制御し異常放電を
抑制する。本実施例では、この制御手段はレベルシフタ
（Ｌ／Ｓ）１３からなり、選択パルスが印加される期間
に駆動電圧ＶLCを降下させている。電圧降下タイミング
は選択パルス印加タイミングと同期しており、レベルシ
フタ１３とスイッチング素子１１は同一のクロック信号
ＣＬＫにより制御されている。
【００１５】図２は、図１に示した実施例の動作説明に
供する波形図であって、アノード電極Ａ、カソード電極
Ｋ、信号電極Ｄに印加される電圧波形を示している。ア
ノード電極Ａには所定の接地電位ＶK ＋ＶA が印加さ
れ、カソード電極Ｋには線順次で選択パルスＰが印加さ
れる。但し図示を容易にする為選択パルスＰはフレーム
毎に１個のみ示されている。一方、信号電極Ｄにはフレ
ーム毎に極性反転した駆動電圧が印加される。但し、少
なくとも選択期間中に限り信号電極Ｄに印加する駆動電
圧を降下して、ガラス薄板下面Ｒ／カソード電極Ｋ間に
はアノード電極Ａ／カソード電極Ｋ間より高い電圧が掛
らない様に制御する。この結果、Ｒ／Ｋ間の異常放電が
抑制できるとともに、Ａ／Ｋ間に正常放電を起す事がで
きる。この様にして正常放電が終了すると、再び信号電
極Ｄへ正規の駆動電圧を供給する。プラズマ放電終了直
後にはガラス薄板下面Ｒにアノード電位がまだ残留して
いる為、液晶層への駆動電圧の書込みは放電直後に行な
われる。この書込まれた駆動電圧はフレーム期間中保持
される。
供する波形図であって、アノード電極Ａ、カソード電極
Ｋ、信号電極Ｄに印加される電圧波形を示している。ア
ノード電極Ａには所定の接地電位ＶK ＋ＶA が印加さ
れ、カソード電極Ｋには線順次で選択パルスＰが印加さ
れる。但し図示を容易にする為選択パルスＰはフレーム
毎に１個のみ示されている。一方、信号電極Ｄにはフレ
ーム毎に極性反転した駆動電圧が印加される。但し、少
なくとも選択期間中に限り信号電極Ｄに印加する駆動電
圧を降下して、ガラス薄板下面Ｒ／カソード電極Ｋ間に
はアノード電極Ａ／カソード電極Ｋ間より高い電圧が掛
らない様に制御する。この結果、Ｒ／Ｋ間の異常放電が
抑制できるとともに、Ａ／Ｋ間に正常放電を起す事がで
きる。この様にして正常放電が終了すると、再び信号電
極Ｄへ正規の駆動電圧を供給する。プラズマ放電終了直
後にはガラス薄板下面Ｒにアノード電位がまだ残留して
いる為、液晶層への駆動電圧の書込みは放電直後に行な
われる。この書込まれた駆動電圧はフレーム期間中保持
される。
【００１６】図３は本発明にかかるプラズマアドレス液
晶表示装置の第２実施例を示す模式図である。基本的に
は図１に示した第１実施例と同一の構造を有しており、
対応する部分には対応する参照番号を付して理解を容易
にしている。異なる点は、駆動回路８に含まれる制御手
段がスイッチ（ＳＷ）１４で構成されている事である。
このスイッチＳＷは選択パルスが印加される期間に信号
電極Ｄを浮遊電位にする為のものである。従って、スイ
ッチＳＷを開くタイミングは反転されたクロック信号Ｃ
ＬＫにより制御されている。カソード電極Ｋの選択タイ
ミングと同期して、正常放電の間液晶セル側の駆動回路
８をアノードから分離する。これにより、ガラス薄板下
面Ｒの電位はアノード電位及びカソード電位に無関係と
なって、Ｒ／Ｋ間の異常放電は抑制される。
晶表示装置の第２実施例を示す模式図である。基本的に
は図１に示した第１実施例と同一の構造を有しており、
対応する部分には対応する参照番号を付して理解を容易
にしている。異なる点は、駆動回路８に含まれる制御手
段がスイッチ（ＳＷ）１４で構成されている事である。
このスイッチＳＷは選択パルスが印加される期間に信号
電極Ｄを浮遊電位にする為のものである。従って、スイ
ッチＳＷを開くタイミングは反転されたクロック信号Ｃ
ＬＫにより制御されている。カソード電極Ｋの選択タイ
ミングと同期して、正常放電の間液晶セル側の駆動回路
８をアノードから分離する。これにより、ガラス薄板下
面Ｒの電位はアノード電位及びカソード電位に無関係と
なって、Ｒ／Ｋ間の異常放電は抑制される。
【００１７】図４は本発明にかかるプラズマアドレス液
晶表示装置の第３実施例を示す波形図である。本実施例
では、液晶セル側駆動回路の制御手段は、選択パルスＰ
の印加が解除された直後に駆動電圧パルスＤＰを印加す
る事を特徴とする。この駆動電圧パルスＤＰは点線で示
した通常の駆動電圧と同一の振幅高さを有する。なお、
駆動電圧パルスＤＰの印加タイミング以外の期間におい
ては、信号電極Ｄに異常放電を抑制するのに十分な低レ
ベルの電圧が印加されている。本例ではＡ／Ｋ間におけ
る正常放電の直後ガラス薄板下面Ｒにアノード電位が残
留している事を利用して、図示のタイミングの様に正常
放電直後だけ瞬間的に信号電極Ｄに駆動電圧パルスＤＰ
を印加する。かかる制御により、Ｒ／Ｋ間で異常放電が
起らない様にするとともに、Ａ／Ｋ間で正常放電が発生
する。正常放電直後に印加された信号電極Ｄ／ガラス薄
板下面Ｒ間電圧は液晶層及びガラス薄板で分圧され、所
定の実効電圧となって液晶に加わる。一旦書込まれた実
効電圧は次の選択タイミングまでそのまま保持される。
なお、以上の実施例はフレーム反転の場合であるが、本
発明はこれに限られるものではなくライン反転駆動にも
適用できる。
晶表示装置の第３実施例を示す波形図である。本実施例
では、液晶セル側駆動回路の制御手段は、選択パルスＰ
の印加が解除された直後に駆動電圧パルスＤＰを印加す
る事を特徴とする。この駆動電圧パルスＤＰは点線で示
した通常の駆動電圧と同一の振幅高さを有する。なお、
駆動電圧パルスＤＰの印加タイミング以外の期間におい
ては、信号電極Ｄに異常放電を抑制するのに十分な低レ
ベルの電圧が印加されている。本例ではＡ／Ｋ間におけ
る正常放電の直後ガラス薄板下面Ｒにアノード電位が残
留している事を利用して、図示のタイミングの様に正常
放電直後だけ瞬間的に信号電極Ｄに駆動電圧パルスＤＰ
を印加する。かかる制御により、Ｒ／Ｋ間で異常放電が
起らない様にするとともに、Ａ／Ｋ間で正常放電が発生
する。正常放電直後に印加された信号電極Ｄ／ガラス薄
板下面Ｒ間電圧は液晶層及びガラス薄板で分圧され、所
定の実効電圧となって液晶に加わる。一旦書込まれた実
効電圧は次の選択タイミングまでそのまま保持される。
なお、以上の実施例はフレーム反転の場合であるが、本
発明はこれに限られるものではなくライン反転駆動にも
適用できる。
【００１８】
【発明の効果】以上説明した様に、本発明によれば、カ
ソード電極に選択パルスを印加するタイミングに応じ
て、液晶セルの信号電極に高電圧が掛らない様に制御す
る事で、カソード電極からガラス薄板下面への異常放電
を抑制する事が可能になるとともに、アノード電極／カ
ソード電極間で正常放電を発生させる事ができる。この
為、液晶層には正常な実効駆動電圧が印加され、従来問
題となっていた「焼付き」を防止する事ができるという
効果が得られる。
ソード電極に選択パルスを印加するタイミングに応じ
て、液晶セルの信号電極に高電圧が掛らない様に制御す
る事で、カソード電極からガラス薄板下面への異常放電
を抑制する事が可能になるとともに、アノード電極／カ
ソード電極間で正常放電を発生させる事ができる。この
為、液晶層には正常な実効駆動電圧が印加され、従来問
題となっていた「焼付き」を防止する事ができるという
効果が得られる。
【図１】本発明にかかるプラズマアドレス液晶表示装置
の第１実施例を示す模式図である。
の第１実施例を示す模式図である。
【図２】第１実施例の動作説明に供する波形図である。
【図３】本発明にかかるプラズマアドレス液晶表示装置
の第２実施例を示す模式図である。
の第２実施例を示す模式図である。
【図４】本発明にかかるプラズマアドレス液晶表示装置
の第３実施例を示す波形図である。
の第３実施例を示す波形図である。
【図５】プラズマアドレス液晶表示装置の一般的な構成
を示す斜視図である。
を示す斜視図である。
【図６】プラズマアドレス液晶表示装置の一般的な構成
を示す模式図である。
を示す模式図である。
【図７】図６に示した一般例の動作説明に供する波形図
である。
である。
【図８】同じく図６に示した一般例の動作説明に供する
波形図である。
波形図である。
【符号の説明】 １ 液晶セル ２ プラズマセル ３ ガラス薄板 ４ 下側ガラス基板 ５ 上側ガラス基板 ６ 液晶層 ７ 走査回路 ８ 駆動回路 ９ 第１ＤＣ電源 １０ 第２ＤＣ電源 １１ スイッチング素子 １２ 信号源 １３ レベルシフタ １４ スイッチ Ａ アノード電極 Ｋ カソード電極 Ｄ 信号電極
Claims (4)
- 【請求項１】 列状の信号電極を備えた液晶セルと、行
状の放電チャネルを備えたプラズマセルとを互いに重ね
たフラットパネル構造を有し、各放電チャネルに線順次
で選択パルスを印加する走査回路と、該線順次選択に同
期して信号電極に駆動電圧を印加する駆動回路とを有す
るプラズマアドレス液晶表示装置において、 前記駆動回路は、選択パルスの印加タイミングに合わせ
て駆動電圧の印加を制御し異常放電を抑制する制御手段
を含む事を特徴とするプラズマアドレス液晶表示装置。 - 【請求項２】 前記制御手段は、選択パルスが印加され
る期間に駆動電圧を降下させる事を特徴とする請求項１
記載のプラズマアドレス液晶表示装置。 - 【請求項３】 前記制御手段は、選択パルスが印加され
る期間に信号電極を浮遊電位にする事を特徴とする請求
項１記載のプラズマアドレス液晶表示装置。 - 【請求項４】 前記制御手段は、選択パルスの印加が解
除された直後に駆動電圧を印加する事を特徴とする請求
項１記載のプラズマアドレス液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139584A JPH06331969A (ja) | 1993-05-18 | 1993-05-18 | プラズマアドレス液晶表示装置 |
| US08/242,235 US6081245A (en) | 1993-05-18 | 1994-05-13 | Plasma-addressed liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139584A JPH06331969A (ja) | 1993-05-18 | 1993-05-18 | プラズマアドレス液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06331969A true JPH06331969A (ja) | 1994-12-02 |
Family
ID=15248670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5139584A Pending JPH06331969A (ja) | 1993-05-18 | 1993-05-18 | プラズマアドレス液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6081245A (ja) |
| JP (1) | JPH06331969A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5031952B2 (ja) * | 2001-06-27 | 2012-09-26 | 株式会社日立製作所 | プラズマディスプレイ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077553A (en) * | 1988-01-19 | 1991-12-31 | Tektronix, Inc. | Apparatus for and methods of addressing data storage elements |
| US4896149A (en) * | 1988-01-19 | 1990-01-23 | Tektronix, Inc. | Addressing structure using ionizable gaseous medium |
| JP3326815B2 (ja) * | 1992-04-24 | 2002-09-24 | ソニー株式会社 | プラズマアドレス電気光学装置 |
| KR950006330B1 (ko) * | 1992-04-30 | 1995-06-14 | 삼성전관주식회사 | 플라즈마 어드레스 방식의 액정표시소자 및 구동방법 |
| US5313223A (en) * | 1992-08-26 | 1994-05-17 | Tektronix, Inc. | Channel arrangement for plasma addressing structure |
-
1993
- 1993-05-18 JP JP5139584A patent/JPH06331969A/ja active Pending
-
1994
- 1994-05-13 US US08/242,235 patent/US6081245A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6081245A (en) | 2000-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326815B2 (ja) | プラズマアドレス電気光学装置 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| US5661501A (en) | Driving method of plasma-addressed display device | |
| JP3254966B2 (ja) | プラズマアドレス表示パネルの駆動方法 | |
| EP0500084B1 (en) | Electro-optical device | |
| JPH06331969A (ja) | プラズマアドレス液晶表示装置 | |
| US6597332B1 (en) | Plasma addressing display device | |
| KR100590144B1 (ko) | 플라즈마 어드레스 표시 장치 | |
| EP0698903B1 (en) | Plasma discharge apparatus | |
| JP3693237B2 (ja) | プラズマアドレス液晶表示装置 | |
| JP3104706B1 (ja) | 画像表示装置 | |
| JP3698560B2 (ja) | プラズマアドレス表示装置 | |
| KR100296786B1 (ko) | 플라즈마어드레스액정표시장치구동방법 | |
| JPH08110513A (ja) | プラズマアドレス表示装置 | |
| JP3350967B2 (ja) | プラズマアドレス電気光学装置 | |
| JP3446384B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JPH04265941A (ja) | 画像表示装置及びその製造方法 | |
| JPH0772458A (ja) | プラズマアドレス液晶表示装置 | |
| JP3094480B2 (ja) | 画像表示装置 | |
| JPH07295504A (ja) | プラズマアドレス表示装置 | |
| JPH07244268A (ja) | プラズマアドレス液晶表示装置 | |
| JPH09113882A (ja) | プラズマアドレス表示装置とその駆動方法 | |
| JP2000214801A (ja) | プラズマアドレス表示装置 | |
| JPH08304770A (ja) | プラズマアドレス表示装置 | |
| JP2002215116A (ja) | 液晶表示装置及びその駆動方法 |