JPH06318398A - 行冗長性を取入れた不揮発性半導体メモリを消去する回路 - Google Patents
行冗長性を取入れた不揮発性半導体メモリを消去する回路Info
- Publication number
- JPH06318398A JPH06318398A JP11665993A JP11665993A JPH06318398A JP H06318398 A JPH06318398 A JP H06318398A JP 11665993 A JP11665993 A JP 11665993A JP 11665993 A JP11665993 A JP 11665993A JP H06318398 A JPH06318398 A JP H06318398A
- Authority
- JP
- Japan
- Prior art keywords
- erase
- controller
- state
- precondition
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 メモリアレイ内部の短絡行と置換えるための
冗長行を含むフラッシュメモリの消去を独立して制御す
る回路を提供する。 【構成】 消去指令はシーケンサ回路を起動し、シーケ
ンサ回路は、消去事象のタスクを実行する制御装置をス
ケジューリングする。消去事象の制御をネスティングす
ることにより、シーケンサ回路は消去事象を容易に変更
できるよにする。シーケンサ回路は、消去指令を受信す
るとプレコンディション制御装置を起動する。そこで、
プレコンディション制御装置は、短絡行の中のメモリセ
ルを含めてメモリアレイのプレコンディショニングを管
理する。プレコンディション制御装置は、短絡行と冗長
行との置換えをディスエーブルすることによりこれを実
行する。その後、シーケンサは消去制御装置を起動す
る。そこで、消去制御回路は消去を管理する。回路はポ
ストコンディション制御装置と、プログラム制御装置と
をさらに含む。
冗長行を含むフラッシュメモリの消去を独立して制御す
る回路を提供する。 【構成】 消去指令はシーケンサ回路を起動し、シーケ
ンサ回路は、消去事象のタスクを実行する制御装置をス
ケジューリングする。消去事象の制御をネスティングす
ることにより、シーケンサ回路は消去事象を容易に変更
できるよにする。シーケンサ回路は、消去指令を受信す
るとプレコンディション制御装置を起動する。そこで、
プレコンディション制御装置は、短絡行の中のメモリセ
ルを含めてメモリアレイのプレコンディショニングを管
理する。プレコンディション制御装置は、短絡行と冗長
行との置換えをディスエーブルすることによりこれを実
行する。その後、シーケンサは消去制御装置を起動す
る。そこで、消去制御回路は消去を管理する。回路はポ
ストコンディション制御装置と、プログラム制御装置と
をさらに含む。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性半導体メモリ
の分野に関する。さらに特定すれば、本発明は、冗長行
を取入れた不揮発性半導体メモリの内部の短絡行をプレ
コンディショニングする方法及び回路に関する。
の分野に関する。さらに特定すれば、本発明は、冗長行
を取入れた不揮発性半導体メモリの内部の短絡行をプレ
コンディショニングする方法及び回路に関する。
【０００２】
【従来の技術】従来の不揮発性半導体メモリの１種がフ
ラッシュ電気的消去可能プログラム可能読取り専用メモ
リ（「フラッシュメモリ」）である。フラッシュメモリ
はユーザーの側からプログラムでき、一度プログラムし
たならば、消去されるまで、フラッシュメモリはデータ
を保持する。消去後、新たなコード又はデータによって
フラッシュメモリをプログラムして良い。
ラッシュ電気的消去可能プログラム可能読取り専用メモ
リ（「フラッシュメモリ」）である。フラッシュメモリ
はユーザーの側からプログラムでき、一度プログラムし
たならば、消去されるまで、フラッシュメモリはデータ
を保持する。消去後、新たなコード又はデータによって
フラッシュメモリをプログラムして良い。
【０００３】フラッシュメモリは、消去に関して、従来
の電気的消去可能プログラム可能読取り専用メモリ
（「ＥＥＰＲＯＭ」）と異なっている。従来のＥＥＰＲ
ＯＭは個別バイト消去制御のために通常はセレクトトラ
ンジスタを使用する。これに対し、フラッシュメモリは
個別のトランジスタセルによってはるかに高い密度で行
うのが普通である。従来のフラッシュメモリ消去方法の
１つによれば、メモリアレイの全てのメモリセルのソー
スに高電圧を同時に印加する。この結果、アレイ全体が
消去されることになる。
の電気的消去可能プログラム可能読取り専用メモリ
（「ＥＥＰＲＯＭ」）と異なっている。従来のＥＥＰＲ
ＯＭは個別バイト消去制御のために通常はセレクトトラ
ンジスタを使用する。これに対し、フラッシュメモリは
個別のトランジスタセルによってはるかに高い密度で行
うのが普通である。従来のフラッシュメモリ消去方法の
１つによれば、メモリアレイの全てのメモリセルのソー
スに高電圧を同時に印加する。この結果、アレイ全体が
消去されることになる。
【０００４】従来のフラッシュＥＥＰＲＯＭの１つにお
いては、論理値「１」は、１つのビットセルと関連する
フローティングゲートに、ほとんど電子が蓄積されてい
ないことを意味する。論理値「０」は、ビットセルと関
連するフローティングゲートに数多くの電子が蓄積され
ていることを意味する。この従来のフラッシュメモリを
消去すると、各ビットセルに論理値１が蓄積される。ア
レイ全体の消去により、フラッシュメモリのセルは例外
なく論理値０から論理値１に書込むことのみ可能であ
る。ところが、消去後状態と関連する固有の数の電子を
含んでいるフローティングゲートに単純に電子を追加す
るという結果を伴うとすれば、従来のフラッシュメモリ
のビットセルが個別に論理値１から論理値０に重ね書き
されてしまうこともありうる。
いては、論理値「１」は、１つのビットセルと関連する
フローティングゲートに、ほとんど電子が蓄積されてい
ないことを意味する。論理値「０」は、ビットセルと関
連するフローティングゲートに数多くの電子が蓄積され
ていることを意味する。この従来のフラッシュメモリを
消去すると、各ビットセルに論理値１が蓄積される。ア
レイ全体の消去により、フラッシュメモリのセルは例外
なく論理値０から論理値１に書込むことのみ可能であ
る。ところが、消去後状態と関連する固有の数の電子を
含んでいるフローティングゲートに単純に電子を追加す
るという結果を伴うとすれば、従来のフラッシュメモリ
のビットセルが個別に論理値１から論理値０に重ね書き
されてしまうこともありうる。
【０００５】従来のフラッシュＥＥＰＲＯＭの１つは、
カリフォルニア州サンタクララのＩｎｔｅｌ Ｃｏｒｐ
ｏｒａｔｉｏｎが販売している２８Ｆ２５６相補形金属
酸化膜半導体（「ＣＭＯＳ」）フラッシュメモリであ
り、これは２５６キロビットのフラッシュＥＥＰＲＯＭ
である。２８Ｆ２５６フラッシュメモリは、電気的消去
及び再プログラミングを管理するための指令レジスタを
含む。指令は制御用マイクロプロセッサから指令レジス
タに標準のマイクロプロセッサ書込みタイミングを使用
して書込まれる。指令レジスタの内容は、消去／プログ
ラミング回路を制御する内部状態機械への入力として利
用される。
カリフォルニア州サンタクララのＩｎｔｅｌ Ｃｏｒｐ
ｏｒａｔｉｏｎが販売している２８Ｆ２５６相補形金属
酸化膜半導体（「ＣＭＯＳ」）フラッシュメモリであ
り、これは２５６キロビットのフラッシュＥＥＰＲＯＭ
である。２８Ｆ２５６フラッシュメモリは、電気的消去
及び再プログラミングを管理するための指令レジスタを
含む。指令は制御用マイクロプロセッサから指令レジス
タに標準のマイクロプロセッサ書込みタイミングを使用
して書込まれる。指令レジスタの内容は、消去／プログ
ラミング回路を制御する内部状態機械への入力として利
用される。
【０００６】制御用マイクロプロセッサはフラッシュメ
モリの消去とプログラミングを制御する。マイクロプロ
セッサはＩｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎの従来の
Ｑｕｉｃｋ−ＥｒａｓｅTMアルゴリズムを使用して、フ
ラッシュメモリを消去することができる。従来のＱｕｉ
ｃｋ−ＥｒａｓｅTMアルゴリズムは、まず、全てのビッ
トを荷電状態にプログラムすることを要求する。すなわ
ち、データの各ビットは０に等しくなければならない。
次に、アレイ中のフラッシュトランジスタのゲートを０
ボルトに保持しつつ、１０ｍｓｅｃの期間にわたりトラ
ンジスタのソースを高電圧レベルに引上げることにより
消去は進行してゆく。消去動作が終了するたびに、バイ
ト検査を実行する。装置を適正に動作させるためには、
消去手続きを厳密に守ることが必要である。
モリの消去とプログラミングを制御する。マイクロプロ
セッサはＩｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎの従来の
Ｑｕｉｃｋ−ＥｒａｓｅTMアルゴリズムを使用して、フ
ラッシュメモリを消去することができる。従来のＱｕｉ
ｃｋ−ＥｒａｓｅTMアルゴリズムは、まず、全てのビッ
トを荷電状態にプログラムすることを要求する。すなわ
ち、データの各ビットは０に等しくなければならない。
次に、アレイ中のフラッシュトランジスタのゲートを０
ボルトに保持しつつ、１０ｍｓｅｃの期間にわたりトラ
ンジスタのソースを高電圧レベルに引上げることにより
消去は進行してゆく。消去動作が終了するたびに、バイ
ト検査を実行する。装置を適正に動作させるためには、
消去手続きを厳密に守ることが必要である。
【０００７】Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎの従
来のＱｕｉｃｋ−Ｐｕｌｓｅ Ｐｒｏｇｒａｍｍｉｎｇ
TMアルゴリズムを使用して、フラッシュメモリをプログ
ラムすることが可能である。Ｑｕｉｃｋ−Ｐｕｌｓｅ
ＰｒｏｇｒａｍｍｉｎｇTMアルゴリズムは、特定の持続
時間と特定の電圧レベルをもつプログラミングパルスを
プログラム用電源ＶPPと、装置用電源ＶCCとに印加する
ことを要求する。たとえば、従来のＩｎｔｅｌのいくつ
かのフラッシュメモリについて、ＶPPを１２．７５に保
持しつつ、１０μｓｅｃのプログラミングパルスを印加
することが示唆されている。プログラミングパルスを印
加した後、ユーザーはアドレス指定されたメモリセルが
適正にプログラムされているか否かを検査しなければな
らない。適正にプログラムされていなければ、プログラ
ミングパルスを何度か印加した後に初めてプログラミン
グエラーを認識するようにしても良い。フラッシュメモ
リを適正且つ確実に動作させるためには、プログラミン
グ手続きを厳密に守ることが必要である。
来のＱｕｉｃｋ−Ｐｕｌｓｅ Ｐｒｏｇｒａｍｍｉｎｇ
TMアルゴリズムを使用して、フラッシュメモリをプログ
ラムすることが可能である。Ｑｕｉｃｋ−Ｐｕｌｓｅ
ＰｒｏｇｒａｍｍｉｎｇTMアルゴリズムは、特定の持続
時間と特定の電圧レベルをもつプログラミングパルスを
プログラム用電源ＶPPと、装置用電源ＶCCとに印加する
ことを要求する。たとえば、従来のＩｎｔｅｌのいくつ
かのフラッシュメモリについて、ＶPPを１２．７５に保
持しつつ、１０μｓｅｃのプログラミングパルスを印加
することが示唆されている。プログラミングパルスを印
加した後、ユーザーはアドレス指定されたメモリセルが
適正にプログラムされているか否かを検査しなければな
らない。適正にプログラムされていなければ、プログラ
ミングパルスを何度か印加した後に初めてプログラミン
グエラーを認識するようにしても良い。フラッシュメモ
リを適正且つ確実に動作させるためには、プログラミン
グ手続きを厳密に守ることが必要である。
【０００８】マイクロプロセッサを使用して消去及びプ
ログラミングを制御するこの従来の方法の欠点の１つ
は、マイクロプロセッサを拘束するために、相対的に高
レベルのマイクロプロセッサオーバヘッドを要求すると
いうことである。その結果、システムのスループットは
低減してしまう。
ログラミングを制御するこの従来の方法の欠点の１つ
は、マイクロプロセッサを拘束するために、相対的に高
レベルのマイクロプロセッサオーバヘッドを要求すると
いうことである。その結果、システムのスループットは
低減してしまう。
【０００９】マイクロプロセッサを使用してフラッシュ
メモリの消去とプログラミングを制御する従来の方法の
もう１つの欠点は、典型的な消去／プログラミングソフ
トウェアが相対的に複雑であるということである。この
ように複雑なソフトウェアを使用するには、ユーザーは
相対的に高い知識レベルを有していなければならない。
さらに、この複雑なソフトウェアはフラッシュメモリの
過剰消去などのカストマエラーの起こる確率を高めてし
まう。
メモリの消去とプログラミングを制御する従来の方法の
もう１つの欠点は、典型的な消去／プログラミングソフ
トウェアが相対的に複雑であるということである。この
ように複雑なソフトウェアを使用するには、ユーザーは
相対的に高い知識レベルを有していなければならない。
さらに、この複雑なソフトウェアはフラッシュメモリの
過剰消去などのカストマエラーの起こる確率を高めてし
まう。
【００１０】従来のもう１つのフラッシュメモリは、カ
リフォルニア州サンタクララのＩｎｔｅｌ Ｃｏｒｐｏ
ｒａｔｉｏｎが販売している２８Ｆ００１ＣＭＯＳフラ
ッシュメモリである。２８Ｆ００１は、従来の書込み状
態機械を組込んだ１メガビットのフラッシュメモリであ
る。従来の書込み状態機械は、指令ポートからの２段指
令を受信すると、自動的にアレイをプログラムし、消去
する。従って、従来の書込み状態機械はフラッシュメモ
リを使用するに際して、消去やプログラミングを簡略に
する。従来の書込み状態機械は、他のタスクのために制
御用マイクロプロセッサを解放することにより、システ
ムのスループットを向上させる。
リフォルニア州サンタクララのＩｎｔｅｌ Ｃｏｒｐｏ
ｒａｔｉｏｎが販売している２８Ｆ００１ＣＭＯＳフラ
ッシュメモリである。２８Ｆ００１は、従来の書込み状
態機械を組込んだ１メガビットのフラッシュメモリであ
る。従来の書込み状態機械は、指令ポートからの２段指
令を受信すると、自動的にアレイをプログラムし、消去
する。従って、従来の書込み状態機械はフラッシュメモ
リを使用するに際して、消去やプログラミングを簡略に
する。従来の書込み状態機械は、他のタスクのために制
御用マイクロプロセッサを解放することにより、システ
ムのスループットを向上させる。
【００１１】従来の書込み状態機械は単一のアルゴリズ
ムを使用して消去指令と、プログラム指令の双方を実行
する。アルゴリズムは、プログラム指令と消去指令を実
行するために、いくつかの従来の周辺回路を管理する。
従来の書込み状態機械のアルゴリズム欠点の１つは、複
雑であることと、柔軟性に欠けていることである。アル
ゴリズムのプログラム部分に影響を及ぼさずに消去部分
を変更することは不可能であるし、消去部分に影響を及
ぼさずにプログラム部分を変更することも不可能であ
る。さらに、従来の周辺回路をあわせて変更することな
くアルゴリズムを変更するのも不可能である。また、単
一のアルゴリズムを介して消去とプログラミングの双方
を処理するので、消去とプログラミングの双方を最適化
することは困難である。従来の書込み状態機械のもう１
つの欠点は、メモリアレイ内の短絡行の修理又は置換え
ができないことである。短絡行を含んでいる従来のフラ
ッシュメモリは廃棄されなければならない。
ムを使用して消去指令と、プログラム指令の双方を実行
する。アルゴリズムは、プログラム指令と消去指令を実
行するために、いくつかの従来の周辺回路を管理する。
従来の書込み状態機械のアルゴリズム欠点の１つは、複
雑であることと、柔軟性に欠けていることである。アル
ゴリズムのプログラム部分に影響を及ぼさずに消去部分
を変更することは不可能であるし、消去部分に影響を及
ぼさずにプログラム部分を変更することも不可能であ
る。さらに、従来の周辺回路をあわせて変更することな
くアルゴリズムを変更するのも不可能である。また、単
一のアルゴリズムを介して消去とプログラミングの双方
を処理するので、消去とプログラミングの双方を最適化
することは困難である。従来の書込み状態機械のもう１
つの欠点は、メモリアレイ内の短絡行の修理又は置換え
ができないことである。短絡行を含んでいる従来のフラ
ッシュメモリは廃棄されなければならない。
【００１２】
【発明が解決しようとする課題】本発明の目的は、不揮
発性半導体メモリを自動的に且つ独立して消去し、プロ
グラミングする回路を提供することである。本発明の別
の目的は、消去事象の容易な変更を可能にする行冗長性
を組込んだ不揮発性半導体メモリを自動的に消去する回
路を提供することである。本発明のさらに別の目的は、
消去事象の制御をネスティングするように不揮発性半導
体メモリアレイを消去する回路を提供することである。
発性半導体メモリを自動的に且つ独立して消去し、プロ
グラミングする回路を提供することである。本発明の別
の目的は、消去事象の容易な変更を可能にする行冗長性
を組込んだ不揮発性半導体メモリを自動的に消去する回
路を提供することである。本発明のさらに別の目的は、
消去事象の制御をネスティングするように不揮発性半導
体メモリアレイを消去する回路を提供することである。
【００１３】
【課題を解決するための手段】行冗長性を組込んだフラ
ッシュメモリを自動的に消去する回路について説明す
る。この回路は、他の３つの制御装置をスケジューリン
グすることにより消去事象の様々なタスクを制御するシ
ーケンサ回路を含む。このような消去事象制御のネステ
ィングによって、後の消去事象の変更が容易になる。フ
ラッシュメモリ内における消去事象は、シーケンサがプ
レコンディション制御装置をイネーブルすることにより
始まる。プレコンディショニング中、各メモリセルを論
理値０にプログラムする。後に、メモリセルを論理値１
に消去する。プレコンディション制御装置は冗長行と短
絡行の双方をプレコンディショニングする。ここでいう
「短絡行」とは、語線が互いに短絡している行である。
プレコンディション制御装置がタスクを完了した後、シ
ーケンサ回路は消去制御装置を起動する。そこで、消去
制御装置は全てのメモリセルを論理値１にするプロセス
を管理する。消去事象に関連する第３の制御装置は、過
剰消去を修理するポストコンディション制御装置であ
る。プログラム指令はプログラム制御装置を起動し、プ
ログラム制御装置はメモリアレイのプログラミングを管
理し、短絡行を冗長行と置換える。
ッシュメモリを自動的に消去する回路について説明す
る。この回路は、他の３つの制御装置をスケジューリン
グすることにより消去事象の様々なタスクを制御するシ
ーケンサ回路を含む。このような消去事象制御のネステ
ィングによって、後の消去事象の変更が容易になる。フ
ラッシュメモリ内における消去事象は、シーケンサがプ
レコンディション制御装置をイネーブルすることにより
始まる。プレコンディショニング中、各メモリセルを論
理値０にプログラムする。後に、メモリセルを論理値１
に消去する。プレコンディション制御装置は冗長行と短
絡行の双方をプレコンディショニングする。ここでいう
「短絡行」とは、語線が互いに短絡している行である。
プレコンディション制御装置がタスクを完了した後、シ
ーケンサ回路は消去制御装置を起動する。そこで、消去
制御装置は全てのメモリセルを論理値１にするプロセス
を管理する。消去事象に関連する第３の制御装置は、過
剰消去を修理するポストコンディション制御装置であ
る。プログラム指令はプログラム制御装置を起動し、プ
ログラム制御装置はメモリアレイのプログラミングを管
理し、短絡行を冗長行と置換える。
【００１４】本発明の他の目的、特徴及び利点は、添付
の図面と、以下の詳細な説明から明白になるであろう。
本発明を添付の図面の図に限定的な意味ではなく、単な
る例として示す。図面中、図中符号は同様の素子を指示
する。
の図面と、以下の詳細な説明から明白になるであろう。
本発明を添付の図面の図に限定的な意味ではなく、単な
る例として示す。図面中、図中符号は同様の素子を指示
する。
【００１５】
【実施例】図１は、フラッシュメモリ３０ともいうフラ
ッシュＥＥＰＲＯＭ３０の回路をブロック線図の形態で
示す。以下にさらに詳細に説明するように、フラッシュ
メモリ３０は書込み状態機械３２の中に次状態制御装置
３４を含む。次状態制御装置３４は、４つの制御装置を
使用して消去事象の制御をネスティングする。制御装置
の１つであるシーケンサは他の３つの制御装置を制御し
て、消去事象を容易に再定義できるようにする。シーケ
ンサはプレコンディション制御装置と、消去制御装置
と、ポストコンディション制御装置を使用してメモリア
レイ３６のプレコンディショニング、消去及びポストコ
ンディショニングを実行する。プレコンディション制御
装置は、消去に先立って、メモリアレイ３６のプレコン
ディショニングを管理する。消去制御装置はメモリアレ
イ３６の消去を制御し、ポストコンディション制御装置
は消去後修理を管理する。第４の制御装置であるプログ
ラム制御装置は、メモリアレイ３６内部のメモリセルの
プログラミングを制御する。
ッシュＥＥＰＲＯＭ３０の回路をブロック線図の形態で
示す。以下にさらに詳細に説明するように、フラッシュ
メモリ３０は書込み状態機械３２の中に次状態制御装置
３４を含む。次状態制御装置３４は、４つの制御装置を
使用して消去事象の制御をネスティングする。制御装置
の１つであるシーケンサは他の３つの制御装置を制御し
て、消去事象を容易に再定義できるようにする。シーケ
ンサはプレコンディション制御装置と、消去制御装置
と、ポストコンディション制御装置を使用してメモリア
レイ３６のプレコンディショニング、消去及びポストコ
ンディショニングを実行する。プレコンディション制御
装置は、消去に先立って、メモリアレイ３６のプレコン
ディショニングを管理する。消去制御装置はメモリアレ
イ３６の消去を制御し、ポストコンディション制御装置
は消去後修理を管理する。第４の制御装置であるプログ
ラム制御装置は、メモリアレイ３６内部のメモリセルの
プログラミングを制御する。
【００１６】この明細書においては、信号を通常信号名
によって呼ぶ。本発明の趣旨から逸脱せずに、特定の信
号名を変更できるであろう。さらに、信号の状態を挙げ
るときには活動又は非活動、ハイ又はロー、１又は０、
真又は偽などという。ローであるときに活動状態となる
信号を指示するときには、接尾辞「Ｂ」を付す。すなわ
ち、×××Ｂとなる。この信号命名規則の例を以下の表
１に示す。
によって呼ぶ。本発明の趣旨から逸脱せずに、特定の信
号名を変更できるであろう。さらに、信号の状態を挙げ
るときには活動又は非活動、ハイ又はロー、１又は０、
真又は偽などという。ローであるときに活動状態となる
信号を指示するときには、接尾辞「Ｂ」を付す。すなわ
ち、×××Ｂとなる。この信号命名規則の例を以下の表
１に示す。
【００１７】
【００１８】信号群を説明するに際して、１０進基数規
則を使用しても良い。たとえば、１つの群に属する６つ
の信号全てを指すのにＡＹ（５：０）を使用しても良
い。それぞれの信号群の中で、その群の最下位ビットを
挙げるときには、接尾辞「０」を付す。すなわち、ＡＹ
０は群の最下位ビットを表わし、ＡＹ５は最上位ビット
を表わす。
則を使用しても良い。たとえば、１つの群に属する６つ
の信号全てを指すのにＡＹ（５：０）を使用しても良
い。それぞれの信号群の中で、その群の最下位ビットを
挙げるときには、接尾辞「０」を付す。すなわち、ＡＹ
０は群の最下位ビットを表わし、ＡＹ５は最上位ビット
を表わす。
【００１９】再び図１を参照すると、ＶPP３８はフラッ
シュメモリ３０の消去／プログラム用電源電圧である。
ＶCC４０はフラッシュメモリ３０の装置電源であり、Ｖ
SS４２は接地電位である。一実施例では、ＶPP３８は１
２．０ボルト、ＶCCは約５ボルトである。
シュメモリ３０の消去／プログラム用電源電圧である。
ＶCC４０はフラッシュメモリ３０の装置電源であり、Ｖ
SS４２は接地電位である。一実施例では、ＶPP３８は１
２．０ボルト、ＶCCは約５ボルトである。
【００２０】ＶPP３８の高電圧を受けていないとき、フ
ラッシュメモリ３０は読取り専用メモリとして動作す
る。アドレス線４４を介して供給されるアドレスに記憶
されているデータをメモリアレイ３６から読取る。マイ
クロプロセッサ９９９のようなフラッシュメモリ３０の
外部の回路は、データ入出力線４６を介してそのデータ
を利用できる。
ラッシュメモリ３０は読取り専用メモリとして動作す
る。アドレス線４４を介して供給されるアドレスに記憶
されているデータをメモリアレイ３６から読取る。マイ
クロプロセッサ９９９のようなフラッシュメモリ３０の
外部の回路は、データ入出力線４６を介してそのデータ
を利用できる。
【００２１】フラッシュメモリ３０はチップイネーブル
バーＣＥＢ４８，ＷＥＢ５０及び出力イネーブルバーＯ
ＥＢ５２という３つの制御信号を有する。ＣＥＢ４８は
電力制御信号であり、フラッシュメモリ３０を選択する
ために使用される。ＣＥＢ４８はローで活動状態とな
る。ＯＥＢ５２は出力制御信号であり、フラッシュメモ
リ３０からデータ線４６を経てゲートするために使用さ
れる。ＯＥＢ４２はローで活動状態となる。フラッシュ
メモリ３０のデータ線４６でデータを得るためには、双
方の制御信号ＣＥＢ４８及びＯＥＢ５２は論理的に活動
状態でなければならない。
バーＣＥＢ４８，ＷＥＢ５０及び出力イネーブルバーＯ
ＥＢ５２という３つの制御信号を有する。ＣＥＢ４８は
電力制御信号であり、フラッシュメモリ３０を選択する
ために使用される。ＣＥＢ４８はローで活動状態とな
る。ＯＥＢ５２は出力制御信号であり、フラッシュメモ
リ３０からデータ線４６を経てゲートするために使用さ
れる。ＯＥＢ４２はローで活動状態となる。フラッシュ
メモリ３０のデータ線４６でデータを得るためには、双
方の制御信号ＣＥＢ４８及びＯＥＢ５２は論理的に活動
状態でなければならない。
【００２２】書込みイネーブルバー信号ＷＥＢ５０は、
ＣＥＢ４８と書込みイネーブルバー信号５０が論理値０
である間に指令状態機械６０に対する書込みを可能にす
る。ＷＥＢ５０の立上がり端でアドレスとデータはラッ
チされる。標準的なマイクロプロセッサタイミングを使
用する。メモリアレイ３６をプログラム又は消去するた
めの指令はデータ線４６を介して印加される。データ線
４６のデータは指令状態機械（「ＣＳＭ」）６０に供給
される。ＣＳＭ６０はデータを復号し、それが消去、プ
ログラム、状態レジスタリセットのいずれを表わす指令
であるかに応じて、ＣＳＭ６０は書込み状態機械３２に
対して適切な制御信号を発生し始める。図２は、いくつ
かの指令を規定している。
ＣＥＢ４８と書込みイネーブルバー信号５０が論理値０
である間に指令状態機械６０に対する書込みを可能にす
る。ＷＥＢ５０の立上がり端でアドレスとデータはラッ
チされる。標準的なマイクロプロセッサタイミングを使
用する。メモリアレイ３６をプログラム又は消去するた
めの指令はデータ線４６を介して印加される。データ線
４６のデータは指令状態機械（「ＣＳＭ」）６０に供給
される。ＣＳＭ６０はデータを復号し、それが消去、プ
ログラム、状態レジスタリセットのいずれを表わす指令
であるかに応じて、ＣＳＭ６０は書込み状態機械３２に
対して適切な制御信号を発生し始める。図２は、いくつ
かの指令を規定している。
【００２３】図２のＳＲＤは、書込み状態機械３２の中
にある状態レジスタから読取ったデータを表わす。図２
のＰＡはプログラムすべき記憶場所のアドレスを表わ
し、ＰＤはアドレスＰＡでプログラムすべきデータを表
わす。
にある状態レジスタから読取ったデータを表わす。図２
のＰＡはプログラムすべき記憶場所のアドレスを表わ
し、ＰＤはアドレスＰＡでプログラムすべきデータを表
わす。
【００２４】消去はアレイ３６全体で一度に実行され、
２サイクル指令シーケンスによって始まる。まず、消去
セットアップ指令を書込み、その後に消去確認指令が続
く。アレイのプレコンディショニング、消去及び消去検
査は、全て、マイクロプロセッサ９９９には見えずに、
書込み状態機械３２により内部で処理される。このよう
な２ステップ消去、セットアップ、それに続く実行によ
って、メモリ内容の偶発的消去が起こらないように保証
するのである。消去は、ＶPP３８に高電圧が印加される
ときにのみ起こる。この高電圧がないときはメモリアレ
イの内容は消去されないように保護されている。
２サイクル指令シーケンスによって始まる。まず、消去
セットアップ指令を書込み、その後に消去確認指令が続
く。アレイのプレコンディショニング、消去及び消去検
査は、全て、マイクロプロセッサ９９９には見えずに、
書込み状態機械３２により内部で処理される。このよう
な２ステップ消去、セットアップ、それに続く実行によ
って、メモリ内容の偶発的消去が起こらないように保証
するのである。消去は、ＶPP３８に高電圧が印加される
ときにのみ起こる。この高電圧がないときはメモリアレ
イの内容は消去されないように保護されている。
【００２５】消去事象はプレコンディショニング、消去
及び必要に応じた消去後修理という３つの必要なタスク
を含む。アレイ３６のプレコンディショニングによっ
て、セル閾値電圧は約５．３ボルトの最低レベルとさ
れ、消去中にセル閾値電圧がセル漏洩という結果を招く
可能性のあるレベルに降下するのを阻止することによ
り、アレイ３６の寿命を延長させる。消去はセル電圧を
約３．２５ボルト以下、すなわち、論理値１にする。ポ
ストコンディショニングともいう消去後修理は、閾値電
圧を０ボルト以下から約３ボルトまで変化させることに
より、過剰消去されたセルを修理する。
及び必要に応じた消去後修理という３つの必要なタスク
を含む。アレイ３６のプレコンディショニングによっ
て、セル閾値電圧は約５．３ボルトの最低レベルとさ
れ、消去中にセル閾値電圧がセル漏洩という結果を招く
可能性のあるレベルに降下するのを阻止することによ
り、アレイ３６の寿命を延長させる。消去はセル電圧を
約３．２５ボルト以下、すなわち、論理値１にする。ポ
ストコンディショニングともいう消去後修理は、閾値電
圧を０ボルト以下から約３ボルトまで変化させることに
より、過剰消去されたセルを修理する。
【００２６】マイクロプロセッサ９９９は、状態レジス
タ読取り指令を発行し、状態データを解析することによ
り、消去事象の完了を検出できる。状態レジスタが消去
事象の終了を指示したときには、消去障害状態ビットを
検査すべきである。検査後は、状態レジスタエラービッ
トを適宜クリアすべきである。プログラミングも２サイ
クル指令シーケンスによって実行される。まず、プログ
ラムセットアップ指令をデータ線４６を介して指令状態
機械６０に書込み、その後に、プログラムすべきアドレ
スとデータを指定する第２の書込み指令が続く。そこ
で、書込み状態機械３２がプログラムの制御を引継ぎ、
内部でアルゴリズムを検査する。状態レジスタ読取り指
令によって状態レジスタをポーリングしてゆき、プログ
ラミングシーケンスが完了する時点を確定する。プログ
ラミングの活動中は、状態レジスタ読取り指令のみが有
効である。
タ読取り指令を発行し、状態データを解析することによ
り、消去事象の完了を検出できる。状態レジスタが消去
事象の終了を指示したときには、消去障害状態ビットを
検査すべきである。検査後は、状態レジスタエラービッ
トを適宜クリアすべきである。プログラミングも２サイ
クル指令シーケンスによって実行される。まず、プログ
ラムセットアップ指令をデータ線４６を介して指令状態
機械６０に書込み、その後に、プログラムすべきアドレ
スとデータを指定する第２の書込み指令が続く。そこ
で、書込み状態機械３２がプログラムの制御を引継ぎ、
内部でアルゴリズムを検査する。状態レジスタ読取り指
令によって状態レジスタをポーリングしてゆき、プログ
ラミングシーケンスが完了する時点を確定する。プログ
ラミングの活動中は、状態レジスタ読取り指令のみが有
効である。
【００２７】状態レジスタがプログラミング事象の終了
を指示したときには、プログラム障害ビットを検査すべ
きである。検査後、マイクロプロセッサ９９９は状態レ
ジスタエラービットを適宜クリアすべきである。好まし
い一実施例においては、図１に示すフラッシュメモリ３
０の回路は単一の基板の上にある。好ましい一実施例で
は、フラッシュメモリ３０はＣＭＯＳ回路を採用してい
る。フラッシュメモリ３０は、データを記憶するために
メモリセルを使用するメモリアレイ３６を含む。メモリ
アレイ３６中の短絡行を冗長行８０と置換えることが可
能である。フラッシュメモリ３０は、それに加えて、オ
ンチップ指令状態機械６０と、同期装置と、書込み状態
機械（「ＷＳＭ」）３２と、状態レジスタとを含む。
を指示したときには、プログラム障害ビットを検査すべ
きである。検査後、マイクロプロセッサ９９９は状態レ
ジスタエラービットを適宜クリアすべきである。好まし
い一実施例においては、図１に示すフラッシュメモリ３
０の回路は単一の基板の上にある。好ましい一実施例で
は、フラッシュメモリ３０はＣＭＯＳ回路を採用してい
る。フラッシュメモリ３０は、データを記憶するために
メモリセルを使用するメモリアレイ３６を含む。メモリ
アレイ３６中の短絡行を冗長行８０と置換えることが可
能である。フラッシュメモリ３０は、それに加えて、オ
ンチップ指令状態機械６０と、同期装置と、書込み状態
機械（「ＷＳＭ」）３２と、状態レジスタとを含む。
【００２８】以下に詳細に説明するように、消去事象及
びプログラム事象は書込み状態機械により調整される。
書込み状態機械３２は、消去動作及びプログラム動作を
完了するために必要な、アドレス線４４からのアドレス
と、データ線４６からのデータとをラッチする。書込み
状態機械３２はアレイアドレス信号ＡＹ（５：０）７０
及びＡＸ（９：０）７２と、アドレス指定された記憶場
所に記憶されているデータを表わすセンスアンプ出力Ｓ
ＯＵＴ（７：０）２２８とを介してメモリアレイ３６と
インタフェースする。
びプログラム事象は書込み状態機械により調整される。
書込み状態機械３２は、消去動作及びプログラム動作を
完了するために必要な、アドレス線４４からのアドレス
と、データ線４６からのデータとをラッチする。書込み
状態機械３２はアレイアドレス信号ＡＹ（５：０）７０
及びＡＸ（９：０）７２と、アドレス指定された記憶場
所に記憶されているデータを表わすセンスアンプ出力Ｓ
ＯＵＴ（７：０）２２８とを介してメモリアレイ３６と
インタフェースする。
【００２９】Ｘデコーダ７４は、ＡＸ（９：０）７２に
応答してアレイ３６中の適切な行を選択する。このた
め、Ｘデコーダ７４を行デコーダ７４と呼ぶこともあ
る。同様に、Ｙデコーダ７６はＡＹ（５：０）７０に応
答してアレイ３６中の適切な列を選択する。Ｙデコーダ
７６を列デコーダ７６と呼ぶこともある。アレイ３６か
ら読取られたデータはＹデコーダ７６へ出力され、Ｙデ
コーダ７６はそのデータをセンス増幅器７８に供給す
る。センス増幅器７８は、アレイセルの閾値電圧が基準
レベルを越えるか否かを判定する。センス増幅器７８は
その情報であるＳＯＵＴ（７：０）を書込み状態機械３
２に供給する。
応答してアレイ３６中の適切な行を選択する。このた
め、Ｘデコーダ７４を行デコーダ７４と呼ぶこともあ
る。同様に、Ｙデコーダ７６はＡＹ（５：０）７０に応
答してアレイ３６中の適切な列を選択する。Ｙデコーダ
７６を列デコーダ７６と呼ぶこともある。アレイ３６か
ら読取られたデータはＹデコーダ７６へ出力され、Ｙデ
コーダ７６はそのデータをセンス増幅器７８に供給す
る。センス増幅器７８は、アレイセルの閾値電圧が基準
レベルを越えるか否かを判定する。センス増幅器７８は
その情報であるＳＯＵＴ（７：０）を書込み状態機械３
２に供給する。
【００３０】連想記憶装置ＣＡＭ８２は、適切な時点で
冗長行８０をイネーブルする。各ＣＡＭはアレイ３６中
の欠陥のある行のアドレスを記憶する。各ＣＡＭ８２は
記憶しているアドレスをアドレス信号７０及び７２と比
較する。そこで一致が起こったときには、冗長行を起動
する。さらに、ＣＡＭ８２は短絡行のアドレス指定を信
号ＴＷＯＲＯＷ２３６を介して書込み状態機械３２に報
知する。
冗長行８０をイネーブルする。各ＣＡＭはアレイ３６中
の欠陥のある行のアドレスを記憶する。各ＣＡＭ８２は
記憶しているアドレスをアドレス信号７０及び７２と比
較する。そこで一致が起こったときには、冗長行を起動
する。さらに、ＣＡＭ８２は短絡行のアドレス指定を信
号ＴＷＯＲＯＷ２３６を介して書込み状態機械３２に報
知する。
【００３１】アレイ３６をさらに詳細に説明しておく
と、後に次状態制御装置３４を説明する際に助けになる
であろう。図３は、メモリアレイ３６の一部分１００を
示す。この部分１００はいくつかのメモリセル１１０〜
１３２を含んでおり、それぞれのセルは電界効果トラン
ジスタである。セル１１０〜１３２は、一般の実施形態
におけるのと同様、語線１４０〜１４６とビット線１５
０〜１５６との交差箇所に形成されている。語線１４０
〜１４６は、それぞれ、１つの行に属するメモリセルの
ゲートに結合している。たとえば、語線１４２はメモリ
セル１１８〜１２４のゲートに結合している。ビット線
１５０〜１５６は、それぞれ、１列分のメモリセルに結
合している。たとえば、ビット線１５２はメモリセル１
１２，１２０及び１２８のドレインに結合している。ビ
ット線１５０〜１５６はＹデコーダ７６にも結合してい
る。
と、後に次状態制御装置３４を説明する際に助けになる
であろう。図３は、メモリアレイ３６の一部分１００を
示す。この部分１００はいくつかのメモリセル１１０〜
１３２を含んでおり、それぞれのセルは電界効果トラン
ジスタである。セル１１０〜１３２は、一般の実施形態
におけるのと同様、語線１４０〜１４６とビット線１５
０〜１５６との交差箇所に形成されている。語線１４０
〜１４６は、それぞれ、１つの行に属するメモリセルの
ゲートに結合している。たとえば、語線１４２はメモリ
セル１１８〜１２４のゲートに結合している。ビット線
１５０〜１５６は、それぞれ、１列分のメモリセルに結
合している。たとえば、ビット線１５２はメモリセル１
１２，１２０及び１２８のドレインに結合している。ビ
ット線１５０〜１５６はＹデコーダ７６にも結合してい
る。
【００３２】共通ソース線１６０は、アレイのメモリセ
ル１１０〜１３２のソースに印加される電圧レベルを調
整するソーススイッチ３７に結合している。共通ソース
線１６０は第１の局所ソース線１６２〜１６６と、第２
の局所ソース線１７０〜１７４とにも結合している。第
１の局所ソース線１６２〜１６６はアレイ３６の特定の
行にそれぞれ結合している。同様に、第２の局所ソース
線１７０〜１７４は特定の１つの列に結合している。ソ
ース線１６２〜１６６，１７０〜１７４及び１６０は、
一体となって、セル１１０〜１３２のソースに電圧を印
加するための経路を形成する。現在採用されている方式
によれば、メモリセル１１０〜１３２は語線１４０〜１
４４に約１２ボルトの電位を印加し、ビット線１５０〜
１５６に約７ボルトの電位を印加し且つ共通ソース線１
６０を接地点に結合することによりプログラム、プレコ
ンディショニング、ポストコンディショニングされる。
適正にプログラムされ、プレコンディショニングされた
メモリセルは、約５ボルトの閾値電圧を有する。
ル１１０〜１３２のソースに印加される電圧レベルを調
整するソーススイッチ３７に結合している。共通ソース
線１６０は第１の局所ソース線１６２〜１６６と、第２
の局所ソース線１７０〜１７４とにも結合している。第
１の局所ソース線１６２〜１６６はアレイ３６の特定の
行にそれぞれ結合している。同様に、第２の局所ソース
線１７０〜１７４は特定の１つの列に結合している。ソ
ース線１６２〜１６６，１７０〜１７４及び１６０は、
一体となって、セル１１０〜１３２のソースに電圧を印
加するための経路を形成する。現在採用されている方式
によれば、メモリセル１１０〜１３２は語線１４０〜１
４４に約１２ボルトの電位を印加し、ビット線１５０〜
１５６に約７ボルトの電位を印加し且つ共通ソース線１
６０を接地点に結合することによりプログラム、プレコ
ンディショニング、ポストコンディショニングされる。
適正にプログラムされ、プレコンディショニングされた
メモリセルは、約５ボルトの閾値電圧を有する。
【００３３】メモリセル１１０〜１３２を消去するとき
には、共通ソース線１６０に約１２ボルトの電位を印加
し、語線１４０〜１４４を接地し、ビット線１５０〜１
５６を浮動させる。適正に消去されたメモリセルは０ボ
ルトから３ボルトまでの何らかの値の正の閾値電圧を有
する。アレイ３６の消去のプログラミング、プレコンデ
ィショニング及びポストコンディショニングは、全て、
次状態制御装置３４が制御するアルゴリズムを使用して
実行される。それらのアルゴリズムは、最も遅く応答す
るセルアレイ９０が許容しうる閾値電圧に達するまで、
アレイ３６に適切なパルスを繰返し印加する。
には、共通ソース線１６０に約１２ボルトの電位を印加
し、語線１４０〜１４４を接地し、ビット線１５０〜１
５６を浮動させる。適正に消去されたメモリセルは０ボ
ルトから３ボルトまでの何らかの値の正の閾値電圧を有
する。アレイ３６の消去のプログラミング、プレコンデ
ィショニング及びポストコンディショニングは、全て、
次状態制御装置３４が制御するアルゴリズムを使用して
実行される。それらのアルゴリズムは、最も遅く応答す
るセルアレイ９０が許容しうる閾値電圧に達するまで、
アレイ３６に適切なパルスを繰返し印加する。
【００３４】冗長行８０と置換えたときでも、短絡メモ
リセルは欠陥のないメモリセルのプレコンディショニン
グ、消去及びポストコンディショニングに影響を及ぼす
ので、それらのアルゴリズムは短絡メモリセルを取扱わ
なければならない。これは、欠陥のあるメモリアレイが
ビット線１５０〜１５６に電流を「漏洩」し、その漏洩
は特に消去検査の間には問題を引起こすためである。欠
陥のあるメモリセルは他の、欠陥のないメモリセルより
はるかに速く消去しようとする。欠陥のあるメモリセル
は、同時に最も遅く消去する欠陥のないセルの閾値電圧
を許容しうる最高の消去レベル、すなわち、約３ボルト
まで下げるために必要である許容しうる最低の消去電
圧、通常は０ボルト以下の閾値電圧で消去することがあ
る。そのような欠陥メモリセルは、そこで、ゲートが接
地していても、関連するビット線１５０〜１５６への漏
洩電流を引起こすであろう。その結果、適正に消去され
たセルの消去検査中、センス増幅器７８により感知され
る電流は適正に消去されたセルの電流と、ビット線の漏
洩電流との和になる。このため、適正に消去されたセル
はポストコンディション設定中に過剰消去と誤って識別
されてしまう。
リセルは欠陥のないメモリセルのプレコンディショニン
グ、消去及びポストコンディショニングに影響を及ぼす
ので、それらのアルゴリズムは短絡メモリセルを取扱わ
なければならない。これは、欠陥のあるメモリアレイが
ビット線１５０〜１５６に電流を「漏洩」し、その漏洩
は特に消去検査の間には問題を引起こすためである。欠
陥のあるメモリセルは他の、欠陥のないメモリセルより
はるかに速く消去しようとする。欠陥のあるメモリセル
は、同時に最も遅く消去する欠陥のないセルの閾値電圧
を許容しうる最高の消去レベル、すなわち、約３ボルト
まで下げるために必要である許容しうる最低の消去電
圧、通常は０ボルト以下の閾値電圧で消去することがあ
る。そのような欠陥メモリセルは、そこで、ゲートが接
地していても、関連するビット線１５０〜１５６への漏
洩電流を引起こすであろう。その結果、適正に消去され
たセルの消去検査中、センス増幅器７８により感知され
る電流は適正に消去されたセルの電流と、ビット線の漏
洩電流との和になる。このため、適正に消去されたセル
はポストコンディション設定中に過剰消去と誤って識別
されてしまう。
【００３５】適正に消去されたセルを誤識別すると、適
正に消去されたセルをポストコンディション検査に合格
させようと試みている中でそのセルを無用にポストコン
ディショニングしてしまうという危険を招く。これによ
り、過剰修理が起こりうる。過剰修理は、セルの閾値電
圧が消去に関わる許容上限、すなわち、約３ボルトより
上がったときに起こる。
正に消去されたセルをポストコンディション検査に合格
させようと試みている中でそのセルを無用にポストコン
ディショニングしてしまうという危険を招く。これによ
り、過剰修理が起こりうる。過剰修理は、セルの閾値電
圧が消去に関わる許容上限、すなわち、約３ボルトより
上がったときに起こる。
【００３６】プレコンディション制御装置は、列にある
短絡セルの過剰消去と過剰修理を阻止しようとする。短
絡セルは意味ある情報を含んでいないので、それらのセ
ルの閾値電圧を正規のプレコンディション電圧レベルま
で上昇させる必要はない。しかしながら、短絡メモリセ
ルを急速な過剰消去とビット線への電流漏洩を阻止する
のに十分な電圧レベルにプレコンディションしなければ
ならない。プレコンディション制御装置によりそれらの
目標を達成する方法については、以下にさらに詳細に説
明する。
短絡セルの過剰消去と過剰修理を阻止しようとする。短
絡セルは意味ある情報を含んでいないので、それらのセ
ルの閾値電圧を正規のプレコンディション電圧レベルま
で上昇させる必要はない。しかしながら、短絡メモリセ
ルを急速な過剰消去とビット線への電流漏洩を阻止する
のに十分な電圧レベルにプレコンディションしなければ
ならない。プレコンディション制御装置によりそれらの
目標を達成する方法については、以下にさらに詳細に説
明する。
【００３７】図４は、消去事象及びプログラム事象を制
御する書込み状態機械３２をブロック線図の形態で示
す。書込み状態機械３２は発振器／発生器１８０と、次
状態制御装置３４と、事象カウンタ１８２と、周期カウ
ンタ１８４と、アドレスカウンタ１８６と、状態レジス
タ１８８と、データラッチ／比較器（「ＤＬＣ」）１９
０と、一致変換／反転回路１９２と、プレコンディショ
ン基準セル選択回路１９４とを含む。書込み状態機械３
２の動作は指令状態機械６０からの２つの信号によって
始まる。消去信号消去２０２は、書込み状態機械３２に
よる消去事象を開始する。ここでいう消去事象とは、ア
レイ閾値電圧を３．０〜０．５ボルトの範囲内にするた
めに２つ以上のアルゴリズムを実行することである。同
様に、プログラム信号プログラム２００は、書込み状態
機械３２によるアレイ３６のプログラミングを開始す
る。
御する書込み状態機械３２をブロック線図の形態で示
す。書込み状態機械３２は発振器／発生器１８０と、次
状態制御装置３４と、事象カウンタ１８２と、周期カウ
ンタ１８４と、アドレスカウンタ１８６と、状態レジス
タ１８８と、データラッチ／比較器（「ＤＬＣ」）１９
０と、一致変換／反転回路１９２と、プレコンディショ
ン基準セル選択回路１９４とを含む。書込み状態機械３
２の動作は指令状態機械６０からの２つの信号によって
始まる。消去信号消去２０２は、書込み状態機械３２に
よる消去事象を開始する。ここでいう消去事象とは、ア
レイ閾値電圧を３．０〜０．５ボルトの範囲内にするた
めに２つ以上のアルゴリズムを実行することである。同
様に、プログラム信号プログラム２００は、書込み状態
機械３２によるアレイ３６のプログラミングを開始す
る。
【００３８】同期装置（図示せず）は書込み状態機械３
２と、指令状態機械６０とを同期させる。活動状態の消
去信号２００又はプログラム信号２０２のいずれかを受
信すると、同期装置はＲＥＡＤＹ信号２０４を書込み状
態機械３２が使用中であることを指令状態機械６０と、
状態レジスタに指示する論理ローレベルにさせる。書込
み状態機械３２が動作を完了すると、同期装置はＲＥＡ
ＤＹ信号をセットすることにより書込み状態機械３２を
遮断する。消去信号２００とプログラム信号２０２が共
に論理ローレベルになるたびに、同期装置はリセット信
号２０６を強制することにより書込み状態機械３２をリ
セットする。リセット信号８２は書込み状態機械３２の
中にあるほぼ全ての回路に印加される。リセット信号８
２は書込み状態機械３２内部のクリティカルノードを既
知の状態にさせる。たとえば、リセット信号８２は終末
カウント信号８８，９０及び９２を論理値０にさせる。
２と、指令状態機械６０とを同期させる。活動状態の消
去信号２００又はプログラム信号２０２のいずれかを受
信すると、同期装置はＲＥＡＤＹ信号２０４を書込み状
態機械３２が使用中であることを指令状態機械６０と、
状態レジスタに指示する論理ローレベルにさせる。書込
み状態機械３２が動作を完了すると、同期装置はＲＥＡ
ＤＹ信号をセットすることにより書込み状態機械３２を
遮断する。消去信号２００とプログラム信号２０２が共
に論理ローレベルになるたびに、同期装置はリセット信
号２０６を強制することにより書込み状態機械３２をリ
セットする。リセット信号８２は書込み状態機械３２の
中にあるほぼ全ての回路に印加される。リセット信号８
２は書込み状態機械３２内部のクリティカルノードを既
知の状態にさせる。たとえば、リセット信号８２は終末
カウント信号８８，９０及び９２を論理値０にさせる。
【００３９】非活動状態のリセット信号８２を受信して
から間もなく、発振器／位相発生器１８０は２つの重複
しない位相クロック、すなわち、位相１のＰＨ１ １４
６と位相２のＰＨ２ １９８とを発生し始める。それら
クロックはＷＳＭ３２のほぼ全てへ経路指定される。次
状態制御装置３４は書込み状態機械３２のアクティビテ
ィを制御し且つ調整し、ＷＳＭの次の状態を確定する。
次状態制御装置３４は、ＷＳＭの現在の状態を指示する
７ビット状態信号ＳＢＵＳ（６：０）２０８を生成す
る。
から間もなく、発振器／位相発生器１８０は２つの重複
しない位相クロック、すなわち、位相１のＰＨ１ １４
６と位相２のＰＨ２ １９８とを発生し始める。それら
クロックはＷＳＭ３２のほぼ全てへ経路指定される。次
状態制御装置３４は書込み状態機械３２のアクティビテ
ィを制御し且つ調整し、ＷＳＭの次の状態を確定する。
次状態制御装置３４は、ＷＳＭの現在の状態を指示する
７ビット状態信号ＳＢＵＳ（６：０）２０８を生成す
る。
【００４０】次状態制御装置３４は５つの制御装置を含
む。消去事象を制御するのは、そのうち４つの制御装置
である。制御装置の１つであるシーケンサは他の３つの
制御装置を管理する。このような消去事象の制御のネス
ティングによって、以後の消去事象の変更は容易にな
る。プレコンディション制御装置は、消去に先立ってメ
モリアレイ３６のプレコンディショニングを管理する。
消去制御装置はメモリアレイ３６の消去を制御し、ポス
トコンディション制御装置は消去後修理を管理する。第
４の制御装置であるプログラム制御装置は、アレイ３６
内におけるメモリセルのプログラミングを制御する。
む。消去事象を制御するのは、そのうち４つの制御装置
である。制御装置の１つであるシーケンサは他の３つの
制御装置を管理する。このような消去事象の制御のネス
ティングによって、以後の消去事象の変更は容易にな
る。プレコンディション制御装置は、消去に先立ってメ
モリアレイ３６のプレコンディショニングを管理する。
消去制御装置はメモリアレイ３６の消去を制御し、ポス
トコンディション制御装置は消去後修理を管理する。第
４の制御装置であるプログラム制御装置は、アレイ３６
内におけるメモリセルのプログラミングを制御する。
【００４１】次状態制御装置３４からＵＳ（６：０）２
０８を受信した各回路は、それ独自のＳＢＵＳ（６：
０）復号を実行して、次のタスクを確定する。このデザ
インによれば、数多くのタスクを並列して実行できるの
で、消去機能及びプログラム機能を実行するために必要
な時間は最短に抑えられる。周期カウンタ１８４はプロ
グラム動作中、プレコンディション動作中、消去動作中
及びポストコンディション動作中のアレイ電圧のパルス
周期を確定し且つ時間限定する。周期カウンタ１８２が
指示するもう１つの周期はプログラミング又は消去と、
センス増幅器７８からの有効データの出力との間の遅延
である。端末カウント信号ＰＣＴＲＴＣ２２０は、活動
状態−ハイにすることにより、選択した時間周期が経過
したことを次状態制御装置３４に報知する。
０８を受信した各回路は、それ独自のＳＢＵＳ（６：
０）復号を実行して、次のタスクを確定する。このデザ
インによれば、数多くのタスクを並列して実行できるの
で、消去機能及びプログラム機能を実行するために必要
な時間は最短に抑えられる。周期カウンタ１８４はプロ
グラム動作中、プレコンディション動作中、消去動作中
及びポストコンディション動作中のアレイ電圧のパルス
周期を確定し且つ時間限定する。周期カウンタ１８２が
指示するもう１つの周期はプログラミング又は消去と、
センス増幅器７８からの有効データの出力との間の遅延
である。端末カウント信号ＰＣＴＲＴＣ２２０は、活動
状態−ハイにすることにより、選択した時間周期が経過
したことを次状態制御装置３４に報知する。
【００４２】事象カウンタ１８２は、プログラムパル
ス、消去動作パルス、プレコンディションパルス又はポ
ストコンディションパルスの最大数が印加された時点を
確定する。最大動作回数に達すると、事象カウンタ１８
２は終末カウント信号ＥＣＴＲＴＣ２２を論理ハイレベ
ルにすることにより、事象カウンタ１８２は次状態制御
装置３４に報知する。ＷＳＭ３２内部では、アドレスカ
ウンタ１８６は入力バッファとしてのみならず、カウン
タとしても機能する。ＲＥＡＤＹ２０４がハイであると
き、アドレス線Ａ（１６：０）４４のアドレスは信号Ａ
Ｙ（５：０）７０及びＡＸ（９：０）７２としてＷＳＭ
３２へ出力される。信号ＡＹ（５：０）７０及びＡＸ
（９：０）７２はメモリアレイ３６中のプログラム、消
去又は読取りすべきバイトの場所を指示する。
ス、消去動作パルス、プレコンディションパルス又はポ
ストコンディションパルスの最大数が印加された時点を
確定する。最大動作回数に達すると、事象カウンタ１８
２は終末カウント信号ＥＣＴＲＴＣ２２を論理ハイレベ
ルにすることにより、事象カウンタ１８２は次状態制御
装置３４に報知する。ＷＳＭ３２内部では、アドレスカ
ウンタ１８６は入力バッファとしてのみならず、カウン
タとしても機能する。ＲＥＡＤＹ２０４がハイであると
き、アドレス線Ａ（１６：０）４４のアドレスは信号Ａ
Ｙ（５：０）７０及びＡＸ（９：０）７２としてＷＳＭ
３２へ出力される。信号ＡＹ（５：０）７０及びＡＸ
（９：０）７２はメモリアレイ３６中のプログラム、消
去又は読取りすべきバイトの場所を指示する。
【００４３】Ａ（１６：０）４４からのアドレスはアド
レスラッチイネーブル信号ＡＬＥ２２を介してカウント
回路にロードされる。そこで、アドレスカウンタ１８６
はメモリアレイ３６中の全てのアドレスをカウントす
る。アドレスカウンタ１８６は、メモリの終りに達した
ことを終末カウントＡＣＴＲＴＣ２２６を論理値１とす
ることにより次状態制御装置３４に指示する。データラ
ッチ／比較器（ＤＬＣ）１９０はＷＳＭ３２と、ＣＳＭ
６０と、メモリアレイ３６と、データ線４６との間のイ
ンタフェースである。データ線４６に入力したデータは
ＤＬＣ８０により緩衝され、ＤＡＴＡＩＮ（７：０）４
７として指令状態機械６０に供給される。ＤＡＴＡＩＮ
（７：０）４７はプログラム指令を表わし、指令状態機
械６０は、データラッチイネーブル信号ＤＬＥ１００を
論理値１にセットすることにより、ＤＬＣ１９０にデー
タ線４６の情報を記憶させる。
レスラッチイネーブル信号ＡＬＥ２２を介してカウント
回路にロードされる。そこで、アドレスカウンタ１８６
はメモリアレイ３６中の全てのアドレスをカウントす
る。アドレスカウンタ１８６は、メモリの終りに達した
ことを終末カウントＡＣＴＲＴＣ２２６を論理値１とす
ることにより次状態制御装置３４に指示する。データラ
ッチ／比較器（ＤＬＣ）１９０はＷＳＭ３２と、ＣＳＭ
６０と、メモリアレイ３６と、データ線４６との間のイ
ンタフェースである。データ線４６に入力したデータは
ＤＬＣ８０により緩衝され、ＤＡＴＡＩＮ（７：０）４
７として指令状態機械６０に供給される。ＤＡＴＡＩＮ
（７：０）４７はプログラム指令を表わし、指令状態機
械６０は、データラッチイネーブル信号ＤＬＥ１００を
論理値１にセットすることにより、ＤＬＣ１９０にデー
タ線４６の情報を記憶させる。
【００４４】ＤＬＣ１９０はメモリセルの内容を示すセ
ンスアンプ信号ＳＯＵＴ（７：０）２２８を検査手続き
中に基準論理レベルと比較し、データ語全体に関わる一
致信号ＷＭＡＴＣＨ１０４を論理ハイレベルにセットす
ることにより、検査に合格したことを次状態制御装置３
４に指示する。ＤＬＣ１９０は、１つのデータ語の各メ
モリセルが適切な基準レベルと一致するか否かをビット
ごとに指示するＭＡＴＣＨ（７：０）２３２をさらに出
力し、論理値０はそれら２つが一致しないことを示す。
一致変換／反転回路１９２（「ＭＴＩ回路」）は、場合
に応じて、検査に合格しなかったビットのみをプログラ
ム、プレコンディショニング又はポストコンディショニ
ングさせる。ＭＴＩ回路１９０はＭＡＴＣＨ（７：０）
２３２を反転し、論理値０の信号をＹデコーダ７６によ
るプログラミング及びプレコンディショニングの間にソ
ース線に印加される１２ボルトレベルに変換することに
より、この動作を実行する。ＭＴＩ回路１９２の出力信
号はＨＶＭＡＴＣＨＢ（７：０）２３４である。
ンスアンプ信号ＳＯＵＴ（７：０）２２８を検査手続き
中に基準論理レベルと比較し、データ語全体に関わる一
致信号ＷＭＡＴＣＨ１０４を論理ハイレベルにセットす
ることにより、検査に合格したことを次状態制御装置３
４に指示する。ＤＬＣ１９０は、１つのデータ語の各メ
モリセルが適切な基準レベルと一致するか否かをビット
ごとに指示するＭＡＴＣＨ（７：０）２３２をさらに出
力し、論理値０はそれら２つが一致しないことを示す。
一致変換／反転回路１９２（「ＭＴＩ回路」）は、場合
に応じて、検査に合格しなかったビットのみをプログラ
ム、プレコンディショニング又はポストコンディショニ
ングさせる。ＭＴＩ回路１９０はＭＡＴＣＨ（７：０）
２３２を反転し、論理値０の信号をＹデコーダ７６によ
るプログラミング及びプレコンディショニングの間にソ
ース線に印加される１２ボルトレベルに変換することに
より、この動作を実行する。ＭＴＩ回路１９２の出力信
号はＨＶＭＡＴＣＨＢ（７：０）２３４である。
【００４５】基準セル選択回路３５は検査中に２つの可
能な基準セルのうち一方を選択する。プレコンディショ
ニング中、選択は、信号ＴＷＯＲＯＷ２３６の指示に従
って、現在アドレス指定されている行が別の行に短絡し
ているか否かによって決まる。次に、適切な基準セルを
センス増幅器７８の基準入力端子に結合する。このよう
に、基準セル選択回路３７は欠陥のないセルに要求され
る電圧より低い閾値電圧によって短絡セルをプレコンデ
ィション検査に合格させるのであるが、短絡セルにビッ
ト線漏洩を防止するのに十分な閾値電圧をもたせるよう
に保証する。状態レジスタ１８８は書込み状態３２の状
態を状態信号を介してマイクロプロセッサ９９９に報告
する。それらの状態信号はデータ線４６へ多重化され
る。状態レジスタ１８８は、信号ＲＥＡＤＹ２０４及び
ＳＢＵＳ（６：０）２０８に基づいて書込み状態機械３
２の状態を確定する。
能な基準セルのうち一方を選択する。プレコンディショ
ニング中、選択は、信号ＴＷＯＲＯＷ２３６の指示に従
って、現在アドレス指定されている行が別の行に短絡し
ているか否かによって決まる。次に、適切な基準セルを
センス増幅器７８の基準入力端子に結合する。このよう
に、基準セル選択回路３７は欠陥のないセルに要求され
る電圧より低い閾値電圧によって短絡セルをプレコンデ
ィション検査に合格させるのであるが、短絡セルにビッ
ト線漏洩を防止するのに十分な閾値電圧をもたせるよう
に保証する。状態レジスタ１８８は書込み状態３２の状
態を状態信号を介してマイクロプロセッサ９９９に報告
する。それらの状態信号はデータ線４６へ多重化され
る。状態レジスタ１８８は、信号ＲＥＡＤＹ２０４及び
ＳＢＵＳ（６：０）２０８に基づいて書込み状態機械３
２の状態を確定する。
【００４６】図５は、次状態制御装置３４を構成する５
つの制御装置２４０，２４２，２４４，２４６及び２４
８の相互関係を示す。好ましい実施例では、それぞれの
制御装置２４０，２４２，２４４，２４６及び２４８を
プログラマブルロジックアレイ（ＰＬＡ）として実現し
ている。次状態制御装置３４は消去事象の制御をネステ
ィングして、消去事象の変更を容易にする。ＣＳＭ６０
は、シーケンサ２４２をイネーブルする消去２０２を介
して消去事象の初期設定を制御する。そこで、シーケン
サ２４２は制御装置２４４，２４６及び２４８が実行す
るアルゴリズムの順序とスケジューリングを制御する。
従って、ＣＳＭ６０、あるいは制御装置２４４，２４６
又は２４８に影響を及ぼさずに、シーケンサ２４２を再
デザインすることにより消去事象を変更できるであろ
う。
つの制御装置２４０，２４２，２４４，２４６及び２４
８の相互関係を示す。好ましい実施例では、それぞれの
制御装置２４０，２４２，２４４，２４６及び２４８を
プログラマブルロジックアレイ（ＰＬＡ）として実現し
ている。次状態制御装置３４は消去事象の制御をネステ
ィングして、消去事象の変更を容易にする。ＣＳＭ６０
は、シーケンサ２４２をイネーブルする消去２０２を介
して消去事象の初期設定を制御する。そこで、シーケン
サ２４２は制御装置２４４，２４６及び２４８が実行す
るアルゴリズムの順序とスケジューリングを制御する。
従って、ＣＳＭ６０、あるいは制御装置２４４，２４６
又は２４８に影響を及ぼさずに、シーケンサ２４２を再
デザインすることにより消去事象を変更できるであろ
う。
【００４７】シーケンサ２４２はＳＢＵＳ（６：０）２
０８の上位２ビットを使用して制御装置２４４，２４６
及び２４８を適切にスケジューリングする。制御装置２
４４，２４６及び２４８はＳＢＵＳデコーダ２４５，２
４７及び２４９を使用してＳＢＵＳ（６：５）を復号し
て、プレコンディションイネーブル信号ＰＲＥＣＥＮ２
６０と、消去イネーブル信号ＥＲＡＳＥＮ２６２と、ポ
ストコンディションイネーブル信号ＰＯＳＴＣＥＮ２６
４とによりそれぞれ指示されるように、それらがイネー
ブルされているか否かを判定する。制御装置２４４，２
４６及び２４８はタスクの完了をＳＢＵＳ（４：０）を
介してシーケンサ２４２に報知する。シーケンサ２４２
はＳＢＵＳデコーダ２４３を使用してＳＢＵＳ（４：
０）を復号する。
０８の上位２ビットを使用して制御装置２４４，２４６
及び２４８を適切にスケジューリングする。制御装置２
４４，２４６及び２４８はＳＢＵＳデコーダ２４５，２
４７及び２４９を使用してＳＢＵＳ（６：５）を復号し
て、プレコンディションイネーブル信号ＰＲＥＣＥＮ２
６０と、消去イネーブル信号ＥＲＡＳＥＮ２６２と、ポ
ストコンディションイネーブル信号ＰＯＳＴＣＥＮ２６
４とによりそれぞれ指示されるように、それらがイネー
ブルされているか否かを判定する。制御装置２４４，２
４６及び２４８はタスクの完了をＳＢＵＳ（４：０）を
介してシーケンサ２４２に報知する。シーケンサ２４２
はＳＢＵＳデコーダ２４３を使用してＳＢＵＳ（４：
０）を復号する。
【００４８】プレコンディション制御装置２４４はメモ
リアレイ３６のプレコンディショニングを制御する。こ
こでいう「プレコンディショニング」とは、消去に先立
って大半のメモリセル閾値電圧を約５ボルトに引上げる
プロセスである。メモリセルのプレコンディショニング
は、セルの閾値電圧がビット線漏洩を招くおそれのある
レベルまで降下するのを阻止することにより、メモリセ
ル３６の有効寿命を延長させる。プレコンディショニン
グの実行はプログラミングに良く似ている。すなわち、
プレコンディショニングは、メモリセルのゲートに約１
２ボルト、ドレインに５〜７ボルトをそれぞれ印加し且
つソースを接地することにより実行されるのである。プ
レコンディショニングとプログラミングとの相違点は、
短絡セルと冗長行の双方がプレコンディショニングされ
るということである。
リアレイ３６のプレコンディショニングを制御する。こ
こでいう「プレコンディショニング」とは、消去に先立
って大半のメモリセル閾値電圧を約５ボルトに引上げる
プロセスである。メモリセルのプレコンディショニング
は、セルの閾値電圧がビット線漏洩を招くおそれのある
レベルまで降下するのを阻止することにより、メモリセ
ル３６の有効寿命を延長させる。プレコンディショニン
グの実行はプログラミングに良く似ている。すなわち、
プレコンディショニングは、メモリセルのゲートに約１
２ボルト、ドレインに５〜７ボルトをそれぞれ印加し且
つソースを接地することにより実行されるのである。プ
レコンディショニングとプログラミングとの相違点は、
短絡セルと冗長行の双方がプレコンディショニングされ
るということである。
【００４９】消去制御装置２４６はアレイ３６の消去を
制御する。消去とは、アレイ全体のメモリセル閾値電圧
を３ボルトから０ボルトの範囲に下げるプロセスであ
る。消去後のセルは、フラッシュメモリ規則に従って論
理値１を記憶している。ポストコンディション制御装置
２４８はアレイ３６のポストコンディショニングを管理
する。ポストコンディショニングを消去後修理ともい
う。これらの用語は共に低レベルプログラミングを使用
する過剰消去セルの修理を表わす。プレコンディショニ
ングと同様に、ポストコンディショニングも短絡行と冗
長行８０の双方について実行される。ポストコンディシ
ョニングは過剰消去セルの閾値電圧を０ボルト以下から
約３ボルトに引上げる。ポストコンディショニングは消
去のために絶対に必要というわけではないが、過剰消去
セルを修理することにより、メモリアレイ３６の有効寿
命を延長させる。
制御する。消去とは、アレイ全体のメモリセル閾値電圧
を３ボルトから０ボルトの範囲に下げるプロセスであ
る。消去後のセルは、フラッシュメモリ規則に従って論
理値１を記憶している。ポストコンディション制御装置
２４８はアレイ３６のポストコンディショニングを管理
する。ポストコンディショニングを消去後修理ともい
う。これらの用語は共に低レベルプログラミングを使用
する過剰消去セルの修理を表わす。プレコンディショニ
ングと同様に、ポストコンディショニングも短絡行と冗
長行８０の双方について実行される。ポストコンディシ
ョニングは過剰消去セルの閾値電圧を０ボルト以下から
約３ボルトに引上げる。ポストコンディショニングは消
去のために絶対に必要というわけではないが、過剰消去
セルを修理することにより、メモリアレイ３６の有効寿
命を延長させる。
【００５０】プログラム制御装置２４０は、プログラム
２００によりイネーブルされたとき、メモリアレイ３６
のプログラミングを制御する。プログラミング中、短絡
行を冗長行８０と置換える。ここでいう「プログラミン
グ」とは、メモリセルの閾値電圧を約５ボルトに引上げ
るプロセスである。セルはゲートに約１２ボルト、ドレ
インに７ボルトをそれぞれ印加し、ソースを接地するこ
とによりプログラムされる。プログラム後のセルは論理
値０を記憶している。ＳＢＵＳ（６：０）２０８はラッ
チ２３８にラッチされ、書込み状態機械の他の回路に供
給される。
２００によりイネーブルされたとき、メモリアレイ３６
のプログラミングを制御する。プログラミング中、短絡
行を冗長行８０と置換える。ここでいう「プログラミン
グ」とは、メモリセルの閾値電圧を約５ボルトに引上げ
るプロセスである。セルはゲートに約１２ボルト、ドレ
インに７ボルトをそれぞれ印加し、ソースを接地するこ
とによりプログラムされる。プログラム後のセルは論理
値０を記憶している。ＳＢＵＳ（６：０）２０８はラッ
チ２３８にラッチされ、書込み状態機械の他の回路に供
給される。
【００５１】各制御装置は、イネーブルされると、ＳＢ
ＵＳ（６：０）２０８により表わされる書込み状態機械
の前の状態と、ＡＣＴＲＴＣ２２６，ＥＣＴＲＴＣ２２
２，ＰＣＴＲＴＣ２２０，ＷＭＡＴＣＨ２３０及びＴＷ
ＯＲＯＷ２３６とに基づいて、書込み状態機械３２の中
のそれぞれの回路の次の状態を確定する。制御装置２４
０，２４２，２４４，２４６及び２４８に対して入力を
供給する各回路は、活動状態のＳＢＵＳ（６：０）２０
８に続く次の活動状態のＰＨ２ １９８によってこれを
実行する。そのような動作実行が可能であるのは、書込
み状態機械３２の中の全ての回路はＰＨ２ １９８にお
ける出力が有効である状態でマスター／スレーブである
ためである。
ＵＳ（６：０）２０８により表わされる書込み状態機械
の前の状態と、ＡＣＴＲＴＣ２２６，ＥＣＴＲＴＣ２２
２，ＰＣＴＲＴＣ２２０，ＷＭＡＴＣＨ２３０及びＴＷ
ＯＲＯＷ２３６とに基づいて、書込み状態機械３２の中
のそれぞれの回路の次の状態を確定する。制御装置２４
０，２４２，２４４，２４６及び２４８に対して入力を
供給する各回路は、活動状態のＳＢＵＳ（６：０）２０
８に続く次の活動状態のＰＨ２ １９８によってこれを
実行する。そのような動作実行が可能であるのは、書込
み状態機械３２の中の全ての回路はＰＨ２ １９８にお
ける出力が有効である状態でマスター／スレーブである
ためである。
【００５２】ＳＢＵＳ（６：０）２０８はラッチ２３８
にラッチされ、書込み状態機械の他の回路に供給され
る。状態バス出力ＳＢＵＳ（６：０）２０８は、リセッ
ト２０６をクリアした後の２度目のＰＨ２ １９８の立
上り端で活動状態になる。ＳＢＵＳ（６：０）２０８が
ＰＨ２ １９８で活動状態となった結果、ＷＳＭ３２の
各回路は、ＰＨ１１９６がハイである間にＳＢＵＳ
（６：０）２０８を評価する。活動状態の消去信号２０
２に対する制御装置２４２，２４４，２４６及び２４８
の応答を考える。シーケンサ２４２は活動状態の消去２
０２により起動される。シーケンサ２４２が実現するア
ルゴリズムを図６の状態図により示す。簡単に説明すれ
ば、図６に示す消去事象はプレコンディショニングと、
それに続く消去と、さらにその後に続く消去後修理とを
含む。
にラッチされ、書込み状態機械の他の回路に供給され
る。状態バス出力ＳＢＵＳ（６：０）２０８は、リセッ
ト２０６をクリアした後の２度目のＰＨ２ １９８の立
上り端で活動状態になる。ＳＢＵＳ（６：０）２０８が
ＰＨ２ １９８で活動状態となった結果、ＷＳＭ３２の
各回路は、ＰＨ１１９６がハイである間にＳＢＵＳ
（６：０）２０８を評価する。活動状態の消去信号２０
２に対する制御装置２４２，２４４，２４６及び２４８
の応答を考える。シーケンサ２４２は活動状態の消去２
０２により起動される。シーケンサ２４２が実現するア
ルゴリズムを図６の状態図により示す。簡単に説明すれ
ば、図６に示す消去事象はプレコンディショニングと、
それに続く消去と、さらにその後に続く消去後修理とを
含む。
【００５３】図６では、それぞれの円は書込み状態機械
３２の状態を表わす。円の一番上にある行はそれぞれの
状態の名前を示す。それぞれの状態の間に選択又はイネ
ーブルされる信号を状態名の下方に列挙する。シーケン
サ２４２を別の状態へ分岐させる信号の組合わせを各分
岐路の脇のテキスト中に通常は示す。非活動信号の前に
は感嘆符「！」を付す。それらの信号名を図７で説明し
ている。分岐路の脇に信号の組合わせが指示されていな
い場合には、シーケンサ２４２はシーケンサ２４２に対
する入力とは無関係に１つの状態から別の状態へ分岐す
るということは理解されるであろう。図８は、図６に示
す状態ごとのＳＢＵＳ（６：５）値の表である。
３２の状態を表わす。円の一番上にある行はそれぞれの
状態の名前を示す。それぞれの状態の間に選択又はイネ
ーブルされる信号を状態名の下方に列挙する。シーケン
サ２４２を別の状態へ分岐させる信号の組合わせを各分
岐路の脇のテキスト中に通常は示す。非活動信号の前に
は感嘆符「！」を付す。それらの信号名を図７で説明し
ている。分岐路の脇に信号の組合わせが指示されていな
い場合には、シーケンサ２４２はシーケンサ２４２に対
する入力とは無関係に１つの状態から別の状態へ分岐す
るということは理解されるであろう。図８は、図６に示
す状態ごとのＳＢＵＳ（６：５）値の表である。
【００５４】フラッシュメモリ３０に最初に電力が印加
されたとき、シーケンサ２４２はパワーアップ状態１２
０に保持される。この状態では事象は起こらない。指令
状態機械６０から活動状態の消去２０２を受信した後、
シーケンサ２４２は実行を開始する。パワーアップ後、
シーケンサ２４２はハードウェアのエラーを復号する。
すなわち、活動状態のＨＡＲＤＥＲＲＯＲを復号すると
仮定する。ＨＡＲＤＥＲＲＯＲはシーケンサ２４２をハ
ードウェアエラー状態２８２へ分岐させる。ハードウェ
アエラー状態２８２においては、状態レジスタの２つの
障害ビットＰＲＧ＿ＦＡＩＬ及びＥＲＡＳＥ＿ＦＡＩＬ
は、ハードウェア障害を指示する論理値ハイにセットさ
れる。シーケンサ２４２はこの状態２８２からクリアレ
ディ状態２８４へ分岐する。クリアレディ状態２８４で
は、シーケンサ２４２はＳＥＱＲＤＹ信号とＷＡＩＴＩ
ＮＧ信号をセットして、書込み状態機械３２が別の指令
に直ちに対応しうる状態になっていることをＣＳＭ６０
に指示する。シーケンサ２４２は状態２８４から状態２
８６へ分岐する。パワーダウン状態２８６においては事
象は起こらない。シーケンサ２４２はパワーアップ状態
２８０に戻る。
されたとき、シーケンサ２４２はパワーアップ状態１２
０に保持される。この状態では事象は起こらない。指令
状態機械６０から活動状態の消去２０２を受信した後、
シーケンサ２４２は実行を開始する。パワーアップ後、
シーケンサ２４２はハードウェアのエラーを復号する。
すなわち、活動状態のＨＡＲＤＥＲＲＯＲを復号すると
仮定する。ＨＡＲＤＥＲＲＯＲはシーケンサ２４２をハ
ードウェアエラー状態２８２へ分岐させる。ハードウェ
アエラー状態２８２においては、状態レジスタの２つの
障害ビットＰＲＧ＿ＦＡＩＬ及びＥＲＡＳＥ＿ＦＡＩＬ
は、ハードウェア障害を指示する論理値ハイにセットさ
れる。シーケンサ２４２はこの状態２８２からクリアレ
ディ状態２８４へ分岐する。クリアレディ状態２８４で
は、シーケンサ２４２はＳＥＱＲＤＹ信号とＷＡＩＴＩ
ＮＧ信号をセットして、書込み状態機械３２が別の指令
に直ちに対応しうる状態になっていることをＣＳＭ６０
に指示する。シーケンサ２４２は状態２８４から状態２
８６へ分岐する。パワーダウン状態２８６においては事
象は起こらない。シーケンサ２４２はパワーアップ状態
２８０に戻る。
【００５５】活動状態の消去２０２を受信したときにハ
ードウェアのエラーはないと仮定する。ＨＡＲＤ ＥＲ
ＲＯＲが非活動状態であるので、シーケンサ２４２は状
態２８０から状態２８８へ分岐するからである。プレコ
ンディションオン状態２８８においては、シーケンサ２
４２はＳＢＵＳ（６：５）を論理値０１（２進値）にさ
せることにより、プレコンディション制御装置２４４を
起動する。活動状態のＰＬＡＤＯＮＥにより指示するよ
うにプレコンディション制御装置２４４がメモリアレイ
３６の全体を首尾よくプレコンディショニングするま
で、あるいは、活動状態のＰＬＡＦＡＩＬにより指示す
るようにプレコンディション制御装置２４４が動作しそ
こなうまで、シーケンサ２４２は状態２８８にとどま
る。
ードウェアのエラーはないと仮定する。ＨＡＲＤ ＥＲ
ＲＯＲが非活動状態であるので、シーケンサ２４２は状
態２８０から状態２８８へ分岐するからである。プレコ
ンディションオン状態２８８においては、シーケンサ２
４２はＳＢＵＳ（６：５）を論理値０１（２進値）にさ
せることにより、プレコンディション制御装置２４４を
起動する。活動状態のＰＬＡＤＯＮＥにより指示するよ
うにプレコンディション制御装置２４４がメモリアレイ
３６の全体を首尾よくプレコンディショニングするま
で、あるいは、活動状態のＰＬＡＦＡＩＬにより指示す
るようにプレコンディション制御装置２４４が動作しそ
こなうまで、シーケンサ２４２は状態２８８にとどま
る。
【００５６】消去オン状態２９０においては、シーケン
サ２４２は消去制御装置２４６をイネーブルする。活動
状態のＰＬＡＤＯＮＥにより指示するように消去制御装
置２４４がメモリアレイ３６の全体を首尾よく消去する
まで、あるいは、活動状態のＰＬＡＦＡＩＬにより指示
するように消去制御装置２４６が動作しそこなうまで、
シーケンサ２４２は状態２９０にとどまる。消去制御装
置２４６がアレイ全体を消去しそこなった場合には、シ
ーケンサ２４２はクリアレディ状態２８４へ分岐する。
シーケンサ２４２は状態２８４から、先に説明したよう
に状態２８６及び２８０を経て分岐する。これに対し、
メモリアレイ３６が活動状態のＰＬＡＤＯＮＥ及び非活
動状態のＰＬＡＦＡＩＬにより指示するように首尾よく
消去されたならば、シーケンサ２４２はポストコンディ
ションオン状態２９２へ分岐する。
サ２４２は消去制御装置２４６をイネーブルする。活動
状態のＰＬＡＤＯＮＥにより指示するように消去制御装
置２４４がメモリアレイ３６の全体を首尾よく消去する
まで、あるいは、活動状態のＰＬＡＦＡＩＬにより指示
するように消去制御装置２４６が動作しそこなうまで、
シーケンサ２４２は状態２９０にとどまる。消去制御装
置２４６がアレイ全体を消去しそこなった場合には、シ
ーケンサ２４２はクリアレディ状態２８４へ分岐する。
シーケンサ２４２は状態２８４から、先に説明したよう
に状態２８６及び２８０を経て分岐する。これに対し、
メモリアレイ３６が活動状態のＰＬＡＤＯＮＥ及び非活
動状態のＰＬＡＦＡＩＬにより指示するように首尾よく
消去されたならば、シーケンサ２４２はポストコンディ
ションオン状態２９２へ分岐する。
【００５７】ポストコンディションオン状態２９２で
は、シーケンサ２４２はＳＢＵＳ（６：５）を論理値１
１（２進値）にさせることによりポストコンディション
制御装置２４８をイネーブルする。活動状態のＰＬＡＤ
ＯＮＥにより指示するようにメモリアレイ３６が首尾よ
くポストコンディショニングされるまで、あるいは、活
動状態のＰＬＡＦＡＩＬにより指示するようにポストコ
ンディション制御装置２４８が動作しそこなうまで、シ
ーケンサ２４２は状態２９２にとどまる。ポストコンデ
ィション制御装置２４８が首尾よく動作したか否かにか
かわらず、シーケンサ２４２は状態２９２から状態２８
４へ分岐する。シーケンサ２４２は状態２８４から、先
に説明するように状態２８６及び２８０を経て分岐す
る。
は、シーケンサ２４２はＳＢＵＳ（６：５）を論理値１
１（２進値）にさせることによりポストコンディション
制御装置２４８をイネーブルする。活動状態のＰＬＡＤ
ＯＮＥにより指示するようにメモリアレイ３６が首尾よ
くポストコンディショニングされるまで、あるいは、活
動状態のＰＬＡＦＡＩＬにより指示するようにポストコ
ンディション制御装置２４８が動作しそこなうまで、シ
ーケンサ２４２は状態２９２にとどまる。ポストコンデ
ィション制御装置２４８が首尾よく動作したか否かにか
かわらず、シーケンサ２４２は状態２９２から状態２８
４へ分岐する。シーケンサ２４２は状態２８４から、先
に説明するように状態２８６及び２８０を経て分岐す
る。
【００５８】別の実施例においては、シーケンサ２４２
は過剰修理の修理を含む消去事象を実現する。言いかえ
れば、シーケンサ２４２はポストコンディション制御装
置２４８により過剰修理されたセルを修理する。過剰修
理されたセルは、ポストコンディショニング後に３．０
ボルトを越える閾値電圧をもつセルである。この条件
は、消去検査中に消去制御装置２４６により識別され
る。従って、ポストコンディション制御装置２４８が完
了を報告した後、シーケンサ２４２は消去制御装置２４
６の消去検査状態へ直接に分岐する。
は過剰修理の修理を含む消去事象を実現する。言いかえ
れば、シーケンサ２４２はポストコンディション制御装
置２４８により過剰修理されたセルを修理する。過剰修
理されたセルは、ポストコンディショニング後に３．０
ボルトを越える閾値電圧をもつセルである。この条件
は、消去検査中に消去制御装置２４６により識別され
る。従って、ポストコンディション制御装置２４８が完
了を報告した後、シーケンサ２４２は消去制御装置２４
６の消去検査状態へ直接に分岐する。
【００５９】図９、図１０は、プレコンディション制御
装置２４４が実現するアルゴリズムを示す状態図であ
る。図９、図１０のアルゴリズムは欠陥のないメモリセ
ルのみならず、冗長行８０により置換えられている短絡
行をもプレコンディショニングする。アルゴリズムは、
短絡行の中のセルの閾値電圧を消去検査中のビット線漏
洩を阻止するのに十分なレベルまで上昇させる。さら
に、短絡セルは欠陥のないメモリセルと等しい電圧レベ
ルにプレコンディショニング又は検査されるのではな
い。従って、短絡行の中のセルによって障害が起こる確
率は低くなる。
装置２４４が実現するアルゴリズムを示す状態図であ
る。図９、図１０のアルゴリズムは欠陥のないメモリセ
ルのみならず、冗長行８０により置換えられている短絡
行をもプレコンディショニングする。アルゴリズムは、
短絡行の中のセルの閾値電圧を消去検査中のビット線漏
洩を阻止するのに十分なレベルまで上昇させる。さら
に、短絡セルは欠陥のないメモリセルと等しい電圧レベ
ルにプレコンディショニング又は検査されるのではな
い。従って、短絡行の中のセルによって障害が起こる確
率は低くなる。
【００６０】短絡行と欠陥のない行の双方をプレコンデ
ィショニングするためには、短絡行と冗長行８０の双方
を互いに無関係にアドレス指定する能力が要求される。
そこで、プレコンディション制御装置２４４は、短絡行
をアドレス指定するために、短絡行８０と冗長行とのス
ワッピングを阻止する。次に、制御装置２４４は一意ア
ドレスを使用して冗長行８０をアドレス指定する。プレ
コンディション制御装置２４４は活動状態のＮＯＳＷＡ
Ｐを介して短絡行の置換えを阻止して、短絡行をアドレ
ス指定する。冗長ビット信号ＲＥＤＢＩＴはプレコンデ
ィション制御装置２４４に冗長行８０を独立してアドレ
ス指定させる。
ィショニングするためには、短絡行と冗長行８０の双方
を互いに無関係にアドレス指定する能力が要求される。
そこで、プレコンディション制御装置２４４は、短絡行
をアドレス指定するために、短絡行８０と冗長行とのス
ワッピングを阻止する。次に、制御装置２４４は一意ア
ドレスを使用して冗長行８０をアドレス指定する。プレ
コンディション制御装置２４４は活動状態のＮＯＳＷＡ
Ｐを介して短絡行の置換えを阻止して、短絡行をアドレ
ス指定する。冗長ビット信号ＲＥＤＢＩＴはプレコンデ
ィション制御装置２４４に冗長行８０を独立してアドレ
ス指定させる。
【００６１】図９、図１０は、図６と同じ表記規則を使
用する。図１１は、図９、図１０に示す状態ごとのＳＢ
ＵＳ（６：０）２０８の値の表である。図９、図１０及
び図１１に示した信号は図７に説明されている。まず始
めに、最も単純な状況におけるプレコンディショニング
を考える。すなわち、短絡行がない場合のプレコンディ
ショニングである。言いかえれば、以下の説明中、ＴＷ
ＯＲＯＷ２３６は非活動状態であり、また、非活動状態
のままである。
用する。図１１は、図９、図１０に示す状態ごとのＳＢ
ＵＳ（６：０）２０８の値の表である。図９、図１０及
び図１１に示した信号は図７に説明されている。まず始
めに、最も単純な状況におけるプレコンディショニング
を考える。すなわち、短絡行がない場合のプレコンディ
ショニングである。言いかえれば、以下の説明中、ＴＷ
ＯＲＯＷ２３６は非活動状態であり、また、非活動状態
のままである。
【００６２】活動状態のＰＲＥＣＥＮ信号２６０を受信
すると、プレコンディション制御装置２４４はパワーア
ップ状態３００に入る。プレコンディション制御装置２
４４は、ＮＯＳＷＡＰを活動状態にすることにより、短
絡行と冗長行８０との置換えをディスエーブルする。プ
レコンディショニング状態の全てを通して、ＮＯＳＷＡ
Ｐはプレコンディション制御装置２４４により活動状態
に保持されている。プレコンディション制御装置２４４
は状態３００から開始状態３０２へ分岐する。開始状態
３０２では、プレコンディション制御装置２４４は書込
み状態機械３２の中の回路の大半をリセットし、メモリ
アレイ３６に印加される様々な電圧源をオンすることに
よりプレコンディションを準備する。まず、事象カウン
タ１８２をリセットする。第２に、アドレスカウンタ１
８６をリセットし、その冗長アクセスビットをＲＥＤＢ
ＩＴＥＮによりイネーブルする。ＲＥＤＢＩＴＥＮはメ
モリアレイ３６に加えて冗長行８０をアドレス指定させ
る。プレコンディション制御装置２４４は、プレコンデ
ィションアルゴリズムを通してＲＥＤＢＩＴＥＮを活動
状態に保持する。最後に、プレコンディショニングパル
スを印加する準備として、周期カウンタ１８４をリセッ
トし、そのＶＳＩカウントを選択する。
すると、プレコンディション制御装置２４４はパワーア
ップ状態３００に入る。プレコンディション制御装置２
４４は、ＮＯＳＷＡＰを活動状態にすることにより、短
絡行と冗長行８０との置換えをディスエーブルする。プ
レコンディショニング状態の全てを通して、ＮＯＳＷＡ
Ｐはプレコンディション制御装置２４４により活動状態
に保持されている。プレコンディション制御装置２４４
は状態３００から開始状態３０２へ分岐する。開始状態
３０２では、プレコンディション制御装置２４４は書込
み状態機械３２の中の回路の大半をリセットし、メモリ
アレイ３６に印加される様々な電圧源をオンすることに
よりプレコンディションを準備する。まず、事象カウン
タ１８２をリセットする。第２に、アドレスカウンタ１
８６をリセットし、その冗長アクセスビットをＲＥＤＢ
ＩＴＥＮによりイネーブルする。ＲＥＤＢＩＴＥＮはメ
モリアレイ３６に加えて冗長行８０をアドレス指定させ
る。プレコンディション制御装置２４４は、プレコンデ
ィションアルゴリズムを通してＲＥＤＢＩＴＥＮを活動
状態に保持する。最後に、プレコンディショニングパル
スを印加する準備として、周期カウンタ１８４をリセッ
トし、そのＶＳＩカウントを選択する。
【００６３】プレコンディション制御装置２４４は状態
３０２から状態３０４へ分岐する。ＶＳＩオン状態３０
４では、ソース禁止電圧ＶＳＩをオンし、プレコンディ
ションすべきでない全てのセルのソースに印加する。こ
れにより、１つのセルのプレコンディショニングが選択
されない他のセルをゆっくりとプログラミングするのを
阻止するのである。活動状態の端末カウント信号ＰＣＴ
ＲＴＣ２２０により指示するように、十分な時間にわた
ってＶＳＩが印加され終わるまで、プレコンディション
制御装置２４４は状態３０４にとどまる。
３０２から状態３０４へ分岐する。ＶＳＩオン状態３０
４では、ソース禁止電圧ＶＳＩをオンし、プレコンディ
ションすべきでない全てのセルのソースに印加する。こ
れにより、１つのセルのプレコンディショニングが選択
されない他のセルをゆっくりとプログラミングするのを
阻止するのである。活動状態の端末カウント信号ＰＣＴ
ＲＴＣ２２０により指示するように、十分な時間にわた
ってＶＳＩが印加され終わるまで、プレコンディション
制御装置２４４は状態３０４にとどまる。
【００６４】プレコンディション制御装置２４４は状態
３０４からセットアップ状態３０６へ分岐する。セット
アップ状態３０６においては、メモリアレイ３６中の現
在アドレス指定されているバイトにプレコンディション
パルスを印加するために、プレコンディション制御装置
２４４は書込み状態機械３２を準備する。これは、メモ
リアレイ３６の中のプログラム経路をイネーブルし、周
期カウンタ１８４をリセットし、そのプログラムカウン
トを選択することにより実行される。プレコンディショ
ンパルスと、プログラムパルスと、ポストコンディショ
ンパルスは全て等しい時間だけ印加されるのが好ましい
ために、プログラムカウントを選択するのである。プレ
コンディション制御装置２２４は状態３０６から状態３
０８へ分岐する。パルス状態３０８では、現在アドレス
指定されているバイトの選択されたビットに正規のプレ
コンディショニングパルスを印加する。ここでいう正規
のプレコンディションパルスとは、語線に約１２ボル
ト、ビット線に約７ボルトをそれぞれ印加し且つ共通ソ
ース線を接地点に結合することである。プレコンディシ
ョニング及びプログラミングのために、現在アドレス指
定されているバイトの中のビットを一致変換／反転回路
３５（ＭＴＩ回路）により選択する。この回路３５は状
態３０８の間にイネーブルされる。
３０４からセットアップ状態３０６へ分岐する。セット
アップ状態３０６においては、メモリアレイ３６中の現
在アドレス指定されているバイトにプレコンディション
パルスを印加するために、プレコンディション制御装置
２４４は書込み状態機械３２を準備する。これは、メモ
リアレイ３６の中のプログラム経路をイネーブルし、周
期カウンタ１８４をリセットし、そのプログラムカウン
トを選択することにより実行される。プレコンディショ
ンパルスと、プログラムパルスと、ポストコンディショ
ンパルスは全て等しい時間だけ印加されるのが好ましい
ために、プログラムカウントを選択するのである。プレ
コンディション制御装置２２４は状態３０６から状態３
０８へ分岐する。パルス状態３０８では、現在アドレス
指定されているバイトの選択されたビットに正規のプレ
コンディショニングパルスを印加する。ここでいう正規
のプレコンディションパルスとは、語線に約１２ボル
ト、ビット線に約７ボルトをそれぞれ印加し且つ共通ソ
ース線を接地点に結合することである。プレコンディシ
ョニング及びプログラミングのために、現在アドレス指
定されているバイトの中のビットを一致変換／反転回路
３５（ＭＴＩ回路）により選択する。この回路３５は状
態３０８の間にイネーブルされる。
【００６５】アドレス指定されているバイトの中の選択
されたビットにプレコンディションパルスを印加してい
る間に、アドレス指定されていないセルのソースにＶＳ
Ｉを印加すると共に、メモリアレイ３６の中のアドレス
指定されていないセルにゲートを接地する。周期カウン
タ１８４がその終末カウントに達する−これは、プレコ
ンディションパルスが現在アドレス指定されているメモ
リセルの閾値電圧を約５ボルトにまでするのに十分な時
間にわたって印加されたことを指示する−まで、プレコ
ンディション制御装置２４４はパルス状態３０８にとど
まる。プレコンディション制御装置２４４は状態３０８
から等化状態３１０へ分岐する。等化状態３１０の間の
事象は、プレコンディション検査を実行するために書込
み状態機械３２を準備する。検査は、先のプレコンディ
ションパルスがセル閾値電圧を５ボルト以上に首尾よく
引上げたか否かを判定する。検査は多段プロセスであ
る。まず、セルのゲートに約７ボルト、セルのドレイン
に約１．２ボルトをそれぞれ印加し且つセルのソースを
接地することにより、検査すべきアレイセルを読取る。
同時に、基準セルを読取る。第２に、アレイセルと基準
セルを読取っている間に、それらのセルをセンス増幅器
７８により互いに比較する。センス増幅器の出力ＳＯＵ
Ｔ（７：０）２２８は、各アレイセルが基準セルの閾値
電圧レベルより低い閾値電圧レベルを有するか、又はそ
れより高い閾値電圧レベルを有するかをＤＬＣ１９０に
報知する。最後に、ＤＬＣ１９０はラッチに記憶されて
いるデータとＳＯＵＴ（７：０）を比較して、各ビット
が基準閾値電圧レベルより低い閾値電圧レベルを有する
べきであったか又はそれより高い閾値電圧レベルを有す
るべきであったかを判定する。
されたビットにプレコンディションパルスを印加してい
る間に、アドレス指定されていないセルのソースにＶＳ
Ｉを印加すると共に、メモリアレイ３６の中のアドレス
指定されていないセルにゲートを接地する。周期カウン
タ１８４がその終末カウントに達する−これは、プレコ
ンディションパルスが現在アドレス指定されているメモ
リセルの閾値電圧を約５ボルトにまでするのに十分な時
間にわたって印加されたことを指示する−まで、プレコ
ンディション制御装置２４４はパルス状態３０８にとど
まる。プレコンディション制御装置２４４は状態３０８
から等化状態３１０へ分岐する。等化状態３１０の間の
事象は、プレコンディション検査を実行するために書込
み状態機械３２を準備する。検査は、先のプレコンディ
ションパルスがセル閾値電圧を５ボルト以上に首尾よく
引上げたか否かを判定する。検査は多段プロセスであ
る。まず、セルのゲートに約７ボルト、セルのドレイン
に約１．２ボルトをそれぞれ印加し且つセルのソースを
接地することにより、検査すべきアレイセルを読取る。
同時に、基準セルを読取る。第２に、アレイセルと基準
セルを読取っている間に、それらのセルをセンス増幅器
７８により互いに比較する。センス増幅器の出力ＳＯＵ
Ｔ（７：０）２２８は、各アレイセルが基準セルの閾値
電圧レベルより低い閾値電圧レベルを有するか、又はそ
れより高い閾値電圧レベルを有するかをＤＬＣ１９０に
報知する。最後に、ＤＬＣ１９０はラッチに記憶されて
いるデータとＳＯＵＴ（７：０）を比較して、各ビット
が基準閾値電圧レベルより低い閾値電圧レベルを有する
べきであったか又はそれより高い閾値電圧レベルを有す
るべきであったかを判定する。
【００６６】状態３１０では、周期カウンタ１８４をリ
セットし、そのプログラム検査カウントを選択する。事
象カウンタ１８２をイネーブルして、そのカウントを増
分する。メモリアレイ３６をイネーブルして、現在アド
レス指定されているバイトを読取らせると共に、アレイ
３６内のプログラム検査回路をターンオンする。検査
中、近づきつつある読取りに備えて、アドレス指定され
ていないセルのビット線を接地する。ＭＴＩ回路１９２
をディスエーブルする。
セットし、そのプログラム検査カウントを選択する。事
象カウンタ１８２をイネーブルして、そのカウントを増
分する。メモリアレイ３６をイネーブルして、現在アド
レス指定されているバイトを読取らせると共に、アレイ
３６内のプログラム検査回路をターンオンする。検査
中、近づきつつある読取りに備えて、アドレス指定され
ていないセルのビット線を接地する。ＭＴＩ回路１９２
をディスエーブルする。
【００６７】ここで、検査のための構成は部分的に整っ
たので、プレコンディション制御装置２４４は状態３１
０から状態３１２へ分岐する。検査遅延状態３１２で
は、書込み状態機械３２は現在アドレス指定されている
バイトを首尾よくプレコンディショニングしたことを検
査する。まず、正規の基準セルをセンス増幅器７８に結
合する。正規の基準セルは適正にプレコンディショニン
グしたセルを表わす閾値電圧レベルを有する。その基準
閾値電圧レベルは５ボルトであるのが好ましい。それら
の基準セルは非活動状態のＴＷＯＲＯＷ２３６により選
択される。周期カウンタ１８４が発生させる遅延は、検
査を実行する前にＳＯＵＴ（７：０）２２８が確実に有
効になるように保証する。次に、ＤＬＣ１９０はセンス
増幅器の出力ＳＯＵＴ（７：０）２２８を論理値０と比
較する。ＤＬＣ１９０は、イネーブルされ且つデータ信
号ＲＥＦＤＡＴが活動状態であるときにこの比較を実行
する。周期カウンタ１８４がその終末カウントに達する
と、プレコンディション制御装置２４４は状態３１２か
ら出る。
たので、プレコンディション制御装置２４４は状態３１
０から状態３１２へ分岐する。検査遅延状態３１２で
は、書込み状態機械３２は現在アドレス指定されている
バイトを首尾よくプレコンディショニングしたことを検
査する。まず、正規の基準セルをセンス増幅器７８に結
合する。正規の基準セルは適正にプレコンディショニン
グしたセルを表わす閾値電圧レベルを有する。その基準
閾値電圧レベルは５ボルトであるのが好ましい。それら
の基準セルは非活動状態のＴＷＯＲＯＷ２３６により選
択される。周期カウンタ１８４が発生させる遅延は、検
査を実行する前にＳＯＵＴ（７：０）２２８が確実に有
効になるように保証する。次に、ＤＬＣ１９０はセンス
増幅器の出力ＳＯＵＴ（７：０）２２８を論理値０と比
較する。ＤＬＣ１９０は、イネーブルされ且つデータ信
号ＲＥＦＤＡＴが活動状態であるときにこの比較を実行
する。周期カウンタ１８４がその終末カウントに達する
と、プレコンディション制御装置２４４は状態３１２か
ら出る。
【００６８】ＴＷＯＲＯＷ２３６が非活動状態であると
仮定すると、プレコンディション制御装置２２４が状態
３１２から出た後にとりうる分岐経路は２つある。ＷＭ
ＡＴＣＨ２３０からの論理値０により指示するように、
現在アドレス指定されているバイトがプレコンディショ
ン検査に合格せず且つアドレスカウンタ１８６が終末カ
ウントにまだ達していない場合、プレコンディション制
御装置２４４は分岐経路３１４をたどってセットアップ
状態３０６に戻る。活動状態のＷＭＡＴＣＨ２３０によ
り指示するように、現在アドレス指定されているバイト
が検査に合格するか、あるいは、活動状態のＥＣＴＲＴ
Ｃにより指示するように、最大数のプレコンディション
パルスがプレコンディション成功を伴わずに印加され終
わるまで、プレコンディション制御装置２４４は状態３
０６から３１２をたどってゆく。この場合、プレコンデ
ィション制御装置２４４は状態３１２から状態３１６へ
分岐する。
仮定すると、プレコンディション制御装置２２４が状態
３１２から出た後にとりうる分岐経路は２つある。ＷＭ
ＡＴＣＨ２３０からの論理値０により指示するように、
現在アドレス指定されているバイトがプレコンディショ
ン検査に合格せず且つアドレスカウンタ１８６が終末カ
ウントにまだ達していない場合、プレコンディション制
御装置２４４は分岐経路３１４をたどってセットアップ
状態３０６に戻る。活動状態のＷＭＡＴＣＨ２３０によ
り指示するように、現在アドレス指定されているバイト
が検査に合格するか、あるいは、活動状態のＥＣＴＲＴ
Ｃにより指示するように、最大数のプレコンディション
パルスがプレコンディション成功を伴わずに印加され終
わるまで、プレコンディション制御装置２４４は状態３
０６から３１２をたどってゆく。この場合、プレコンデ
ィション制御装置２４４は状態３１２から状態３１６へ
分岐する。
【００６９】アドレス増分状態３１６では、プレコンデ
ィション制御装置２４４はアドレスカウンタ１８６をイ
ネーブルすることにより、カウンタのカウントを進ませ
る。これによって、ＷＳＭ３２が別のバイトをプレコン
ディショニングする準備が整う。状態３１６では、プレ
コンディション制御装置２４４は周期カウンタ１８４
と、事象カウンタ１８２もリセットすると共に、アレイ
プログラム経路をイネーブルする。ＶＳＩはオンのまま
である。ＴＷＯＲＯＷ２３６が非活動状態であると仮定
すると、プレコンディション制御装置２４４は状態３１
６から分岐経路３１８へと出る。そこで、プレコンディ
ション制御装置２４４は状態３０８，３１０，３１２及
び３１６をたどって、アドレスカウンタ１８６がその終
末カウントに達するまで、アレイ３６内部の全てのセル
を検査する。ＡＣＴＲＴＣ２２６が活動状態になったな
らば、アレイ３６中の全てのセルがプレコンディショニ
ングされ終わったことになり、プレコンディション制御
装置２４４は分岐経路３２０を経て状態３２２に至る。
ィション制御装置２４４はアドレスカウンタ１８６をイ
ネーブルすることにより、カウンタのカウントを進ませ
る。これによって、ＷＳＭ３２が別のバイトをプレコン
ディショニングする準備が整う。状態３１６では、プレ
コンディション制御装置２４４は周期カウンタ１８４
と、事象カウンタ１８２もリセットすると共に、アレイ
プログラム経路をイネーブルする。ＶＳＩはオンのまま
である。ＴＷＯＲＯＷ２３６が非活動状態であると仮定
すると、プレコンディション制御装置２４４は状態３１
６から分岐経路３１８へと出る。そこで、プレコンディ
ション制御装置２４４は状態３０８，３１０，３１２及
び３１６をたどって、アドレスカウンタ１８６がその終
末カウントに達するまで、アレイ３６内部の全てのセル
を検査する。ＡＣＴＲＴＣ２２６が活動状態になったな
らば、アレイ３６中の全てのセルがプレコンディショニ
ングされ終わったことになり、プレコンディション制御
装置２４４は分岐経路３２０を経て状態３２２に至る。
【００７０】プレコンディション制御装置２４４は、Ｖ
ＳＩオフ状態３２２において、シーケンサ２４２へ制御
を引継ぐべく準備する。状態３２２にあるときのタスク
は周期カウンタ１８４をリセットすること、そのＶＳＩ
カウントを選択すること、メモリアレイ３６をイネーブ
ルすること及びＶＳＩをオフすることを含む。プレコン
ディション制御装置２４４は、ＶＳＩによりソース線に
導入された電荷を消散させるのに適切な期間だけ、状態
３２２にとどまる。ＰＣＴＲＴＣ２２０が活動状態にな
ると、プレコンディション制御装置２４４は状態３２２
から出る。プレコンディション制御装置２４４は状態３
２２から実行済状態３２４に入る。プレコンディション
制御装置２４４は、ＰＬＡＲＥＡＤＹをセットすること
によりプレコンディションの完了を報知する。事象カウ
ンタ１８２と周期カウンタ１８４は、リセットすること
によって別の制御装置が利用できる状態となる。プレコ
ンディション制御装置２４４は実行済状態２４６からパ
ワーアップ状態３００に戻る。そこで、プレコンディシ
ョン制御装置２４４は次の活動状態のプレコンディショ
ンイネーブル信号ＰＲＥＣＥＮ２６０を待つ。
ＳＩオフ状態３２２において、シーケンサ２４２へ制御
を引継ぐべく準備する。状態３２２にあるときのタスク
は周期カウンタ１８４をリセットすること、そのＶＳＩ
カウントを選択すること、メモリアレイ３６をイネーブ
ルすること及びＶＳＩをオフすることを含む。プレコン
ディション制御装置２４４は、ＶＳＩによりソース線に
導入された電荷を消散させるのに適切な期間だけ、状態
３２２にとどまる。ＰＣＴＲＴＣ２２０が活動状態にな
ると、プレコンディション制御装置２４４は状態３２２
から出る。プレコンディション制御装置２４４は状態３
２２から実行済状態３２４に入る。プレコンディション
制御装置２４４は、ＰＬＡＲＥＡＤＹをセットすること
によりプレコンディションの完了を報知する。事象カウ
ンタ１８２と周期カウンタ１８４は、リセットすること
によって別の制御装置が利用できる状態となる。プレコ
ンディション制御装置２４４は実行済状態２４６からパ
ワーアップ状態３００に戻る。そこで、プレコンディシ
ョン制御装置２４４は次の活動状態のプレコンディショ
ンイネーブル信号ＰＲＥＣＥＮ２６０を待つ。
【００７１】以上のようにプレコンディショニングの基
本概念を理解したところで、メモリアレイ３６が短絡行
を含む場合、すなわち、少なくとも一対のアドレスにつ
いてＴＷＯＲＯＷ２３６が活動状態になった場合のプレ
コンディショニングを考える。その場合でも、プレコン
ディショニングは活動状態のＰＲＥＣＥＮ２６０を受信
したときに始まる。状態３００では、プレコンディショ
ン制御装置２４４はＮＯＳＷＡＰ５２８を活動状態にす
ることにより短絡行と、冗長行８０との置換えをディス
エーブルする。これにより、プレコンディション制御装
置２４４は短絡行をアドレス指定できる。ＮＯＳＷＡＰ
５２８は全てのプレコンディショニング状態を通してプ
レコンディション制御装置２４４により活動状態に保持
される。プレコンディション制御装置２４４は状態３０
０から状態３０２へ分岐する。
本概念を理解したところで、メモリアレイ３６が短絡行
を含む場合、すなわち、少なくとも一対のアドレスにつ
いてＴＷＯＲＯＷ２３６が活動状態になった場合のプレ
コンディショニングを考える。その場合でも、プレコン
ディショニングは活動状態のＰＲＥＣＥＮ２６０を受信
したときに始まる。状態３００では、プレコンディショ
ン制御装置２４４はＮＯＳＷＡＰ５２８を活動状態にす
ることにより短絡行と、冗長行８０との置換えをディス
エーブルする。これにより、プレコンディション制御装
置２４４は短絡行をアドレス指定できる。ＮＯＳＷＡＰ
５２８は全てのプレコンディショニング状態を通してプ
レコンディション制御装置２４４により活動状態に保持
される。プレコンディション制御装置２４４は状態３０
０から状態３０２へ分岐する。
【００７２】開始状態３０２においては、プレコンディ
ション制御装置２４４は周期カウンタ１８４と、事象カ
ウンタ１８２と、アドレスカウンタ１８６とをリセット
することにより、プレコンディショニングの準備する。
先と同様、ＲＥＤＢＩＴＥＮ４６８は活動状態とされる
ので、冗長行８０をそれらと置換えられる短絡行とは無
関係にアドレス指定できる。アドレスカウンタ１８６が
冗長行８０のアドレスに達すると、ＲＥＤＢＩＴ４６４
は活動状態になる。
ション制御装置２４４は周期カウンタ１８４と、事象カ
ウンタ１８２と、アドレスカウンタ１８６とをリセット
することにより、プレコンディショニングの準備する。
先と同様、ＲＥＤＢＩＴＥＮ４６８は活動状態とされる
ので、冗長行８０をそれらと置換えられる短絡行とは無
関係にアドレス指定できる。アドレスカウンタ１８６が
冗長行８０のアドレスに達すると、ＲＥＤＢＩＴ４６４
は活動状態になる。
【００７３】アドレスカウンタ１８６が指示する第１の
アドレスが別の行に短絡していると仮定する。１つの対
のアドレス指定された第１の短絡行を下の行と呼び、ア
ドレス指定された第２の行を上の行という。アドレスカ
ウンタ１８６は直線的にカウントしてゆくので、先にア
ドレス指定されるのは下の行である。ＷＳＭ３２のデザ
インの関係上、一対の短絡行のうち下の行をアドレス指
定した後、直ちにＴＷＯＲＯＷ２３６が活動状態になる
わけではない。従って、ＴＷＯＲＯＷ２３６は状態３０
２に影響を及ぼす。また、ＴＷＯＲＯＷ２３６は状態３
０４又は３０６にも影響を及ぼさないので、プレコンデ
ィション制御装置２４４は先に説明したようにそれらの
状態をたどってゆく。
アドレスが別の行に短絡していると仮定する。１つの対
のアドレス指定された第１の短絡行を下の行と呼び、ア
ドレス指定された第２の行を上の行という。アドレスカ
ウンタ１８６は直線的にカウントしてゆくので、先にア
ドレス指定されるのは下の行である。ＷＳＭ３２のデザ
インの関係上、一対の短絡行のうち下の行をアドレス指
定した後、直ちにＴＷＯＲＯＷ２３６が活動状態になる
わけではない。従って、ＴＷＯＲＯＷ２３６は状態３０
２に影響を及ぼす。また、ＴＷＯＲＯＷ２３６は状態３
０４又は３０６にも影響を及ぼさないので、プレコンデ
ィション制御装置２４４は先に説明したようにそれらの
状態をたどってゆく。
【００７４】ＴＷＯＲＯＷ２３６はパルス状態３０８に
おいて非常に大きな相違をもたらす。先に論じた通り、
状態３０８では、メモリアレイ３６とＭＴＩ回路１９２
をイネーブルすると共に、アレイの大部分にＶＳＩを印
加する。この場合、メモリアレイ３６の損傷を防止する
ために、下の行と上の行の双方のゲートにプレコンディ
ション電圧レベルを印加する。これを制御するのは、活
動状態のＴＷＯＲＯＷ２３６である。プレコンディショ
ン制御装置２４４はパルス状態３０８から等化状態３１
０へ分岐する。等化は活動状態のＴＷＯＲＯＷ２３６に
より影響を受けず、先に説明したように実行される。そ
の後、プレコンディション制御装置２４４は状態３１２
へ分岐する。
おいて非常に大きな相違をもたらす。先に論じた通り、
状態３０８では、メモリアレイ３６とＭＴＩ回路１９２
をイネーブルすると共に、アレイの大部分にＶＳＩを印
加する。この場合、メモリアレイ３６の損傷を防止する
ために、下の行と上の行の双方のゲートにプレコンディ
ション電圧レベルを印加する。これを制御するのは、活
動状態のＴＷＯＲＯＷ２３６である。プレコンディショ
ン制御装置２４４はパルス状態３０８から等化状態３１
０へ分岐する。等化は活動状態のＴＷＯＲＯＷ２３６に
より影響を受けず、先に説明したように実行される。そ
の後、プレコンディション制御装置２４４は状態３１２
へ分岐する。
【００７５】状態３１２では、プレコンディション制御
装置２４４は、対の短絡行が過剰消去を阻止するのに十
分なほど高いが、正規のプレコンディション閾値電圧レ
ベル以下である閾値電圧にプレコンディショニングされ
たことを検査する。これは、短絡行を正規の閾値電圧レ
ベルにプレコンディショニングするのが困難なためであ
る。活動状態のＴＷＯＲＯＷ２３６は短絡基準セルをセ
ンス増幅器７８の基準入力端子に結合させる。好ましい
実施例では、それらの短絡基準セルは約３．１〜３．３
ボルトの閾値電圧を有する。短絡セルの急速な過剰消去
と、ビット線漏洩を防止する閾値電圧レベルであれば、
他のレベルを使用しても良い。低い基準閾値電圧レベル
を使用すると、その結果、短絡セルが少なくとも短絡閾
値電圧レベルにプレコンディションされていれば、セン
ス増幅器７８とＤＬＣ１９０は必然的にそれらの短絡セ
ルを首尾よくプレコンディショニングされたと識別する
ようになる。周期カウンタ１８４がその終末カウントに
達したとき、プレコンディション制御装置２４４は状態
３１２から出る。
装置２４４は、対の短絡行が過剰消去を阻止するのに十
分なほど高いが、正規のプレコンディション閾値電圧レ
ベル以下である閾値電圧にプレコンディショニングされ
たことを検査する。これは、短絡行を正規の閾値電圧レ
ベルにプレコンディショニングするのが困難なためであ
る。活動状態のＴＷＯＲＯＷ２３６は短絡基準セルをセ
ンス増幅器７８の基準入力端子に結合させる。好ましい
実施例では、それらの短絡基準セルは約３．１〜３．３
ボルトの閾値電圧を有する。短絡セルの急速な過剰消去
と、ビット線漏洩を防止する閾値電圧レベルであれば、
他のレベルを使用しても良い。低い基準閾値電圧レベル
を使用すると、その結果、短絡セルが少なくとも短絡閾
値電圧レベルにプレコンディションされていれば、セン
ス増幅器７８とＤＬＣ１９０は必然的にそれらの短絡セ
ルを首尾よくプレコンディショニングされたと識別する
ようになる。周期カウンタ１８４がその終末カウントに
達したとき、プレコンディション制御装置２４４は状態
３１２から出る。
【００７６】活動状態のＴＷＯＲＯＷ２３６により指示
するように、短絡行がアドレス指定されたならば、状態
３１２から分岐しうる経路は２つある。短絡行が少なく
とも短絡閾値電圧レベルにプレコンディションされてお
らず、最大数のプレコンディションパルスに達していな
い場合には、制御装置２４４は分岐経路３２６をたどっ
て状態３０６に戻る。言いかえれば、ＷＭＡＴＣＨ２３
０及びＥＣＴＲＴＣ２２０が非活動状態であり且つＰＣ
ＴＲＴＣ２２０及びＴＷＯＲＯＷ２３６が活動状態であ
るときに、プレコンディション制御装置２４４はセット
アップ状態３０６に戻るということになる。プレコンデ
ィション制御装置２４４は、事象カウンタ１８２が終末
カウントに達するか又は短絡行がプレコンディション検
査に合格するまで、状態３０６から３１２をたどってゆ
く。次に、プレコンディション制御装置２４４はアドレ
ス増分状態３１６へ分岐する。
するように、短絡行がアドレス指定されたならば、状態
３１２から分岐しうる経路は２つある。短絡行が少なく
とも短絡閾値電圧レベルにプレコンディションされてお
らず、最大数のプレコンディションパルスに達していな
い場合には、制御装置２４４は分岐経路３２６をたどっ
て状態３０６に戻る。言いかえれば、ＷＭＡＴＣＨ２３
０及びＥＣＴＲＴＣ２２０が非活動状態であり且つＰＣ
ＴＲＴＣ２２０及びＴＷＯＲＯＷ２３６が活動状態であ
るときに、プレコンディション制御装置２４４はセット
アップ状態３０６に戻るということになる。プレコンデ
ィション制御装置２４４は、事象カウンタ１８２が終末
カウントに達するか又は短絡行がプレコンディション検
査に合格するまで、状態３０６から３１２をたどってゆ
く。次に、プレコンディション制御装置２４４はアドレ
ス増分状態３１６へ分岐する。
【００７７】状態３１６では、アドレスカウンタ１８６
はカウントを増分し、新たなアドレスを指示する。その
時点で、アドレスカウンタ１８６は一対の短絡行のうち
上の行を指示するので、ＴＷＯＲＯＷ２３６は直ちに活
動状態になる。先に述べた通り、先の行は一対の短絡行
のうち下の行であった。ＴＷＯＲＯＷ２３６は活動状態
であるので、プレコンディション制御装置２４４は状態
３１６にとどまり、アドレスカウンタのカウントを再び
増分する。これは、上の行が下の行と共にプレコンディ
ショニングされたためである。その後、アドレスカウン
タ１８６は別の一対の短絡行のうち下の行を指示してい
ても、ＴＷＯＲＯＷ２３６は非活動状態になる。これ
は、書込み状態機械３２がパイプライン方式のデザイン
であるために、一対の短絡行のうち下の行をアドレス指
定するときに、ＴＷＯＲＯＷ２３６が直ちに活動状態に
なることは阻止されるからである。ＴＷＯＲＯＷ２３６
が非活動状態になれば、プレコンディション制御装置２
４４は状態３２０から出る。ＡＣＴＲＴＣ２２６が非活
動状態であれば、分岐経路３１８をたどることにより、
メモリアレイ３６のプレコンディショニングは継続す
る。これに対し、ＡＣＴＲＴＣ２２６が活動状態である
場合には、状態３２２へ分岐することにより、プレコン
ディション制御装置２４４は遮断を開始する。
はカウントを増分し、新たなアドレスを指示する。その
時点で、アドレスカウンタ１８６は一対の短絡行のうち
上の行を指示するので、ＴＷＯＲＯＷ２３６は直ちに活
動状態になる。先に述べた通り、先の行は一対の短絡行
のうち下の行であった。ＴＷＯＲＯＷ２３６は活動状態
であるので、プレコンディション制御装置２４４は状態
３１６にとどまり、アドレスカウンタのカウントを再び
増分する。これは、上の行が下の行と共にプレコンディ
ショニングされたためである。その後、アドレスカウン
タ１８６は別の一対の短絡行のうち下の行を指示してい
ても、ＴＷＯＲＯＷ２３６は非活動状態になる。これ
は、書込み状態機械３２がパイプライン方式のデザイン
であるために、一対の短絡行のうち下の行をアドレス指
定するときに、ＴＷＯＲＯＷ２３６が直ちに活動状態に
なることは阻止されるからである。ＴＷＯＲＯＷ２３６
が非活動状態になれば、プレコンディション制御装置２
４４は状態３２０から出る。ＡＣＴＲＴＣ２２６が非活
動状態であれば、分岐経路３１８をたどることにより、
メモリアレイ３６のプレコンディショニングは継続す
る。これに対し、ＡＣＴＲＴＣ２２６が活動状態である
場合には、状態３２２へ分岐することにより、プレコン
ディション制御装置２４４は遮断を開始する。
【００７８】プレコンディショニングが完了すると、Ｅ
ＲＡＳＥＮ２６２を活動状態にすることにより、シーケ
ンサ２４２は消去制御装置２４６を起動する。図１２の
状態図は、消去制御装置２４６が実現するアルゴリズム
を示す。消去アルゴリズムは、アレイ３６全体をバイト
ごとではなく、一度に全て消去するという点を除いて、
プレコンディションアルゴリズム，ポストコンディショ
ンアルゴリズム及びプログラムアルゴリズムとは異な
る。従って、このアルゴリズムの間には、短絡行を冗長
行８０と置換える必要がないということがわかるであろ
う。以下に説明するように、短絡行は消去検査中に冗長
行８０と置換えられるのである。
ＲＡＳＥＮ２６２を活動状態にすることにより、シーケ
ンサ２４２は消去制御装置２４６を起動する。図１２の
状態図は、消去制御装置２４６が実現するアルゴリズム
を示す。消去アルゴリズムは、アレイ３６全体をバイト
ごとではなく、一度に全て消去するという点を除いて、
プレコンディションアルゴリズム，ポストコンディショ
ンアルゴリズム及びプログラムアルゴリズムとは異な
る。従って、このアルゴリズムの間には、短絡行を冗長
行８０と置換える必要がないということがわかるであろ
う。以下に説明するように、短絡行は消去検査中に冗長
行８０と置換えられるのである。
【００７９】図１２は、図６と同じ表記規則を使用して
いる。図１３は、図１２に示す消去制御装置２４６の状
態ごとのＳＢＵＳ（６：０）値と論理信号レベルの表で
ある。信号名は図７に説明されている。活動状態のＥＲ
ＡＳＥＮ２６２は消去制御装置２４６をパワーアップ状
態３３０に入らせる。この状態３３０では何も事象は起
こらず、消去制御装置２４６は直ちに状態３３２へ分岐
する。セットアップ状態３３２では、消去制御装置２４
６はアレイ３６に消去パルスを印加する準備を行う。ア
レイ３６を準備するときには、全てのビット線を接地
し、周期カウンタ１８４をリセットし且つその消去カウ
ントＰＣＴＲＥＲＳを選択する。そこで、消去制御装置
２４６は状態３３２から状態３３４へ分岐する。
いる。図１３は、図１２に示す消去制御装置２４６の状
態ごとのＳＢＵＳ（６：０）値と論理信号レベルの表で
ある。信号名は図７に説明されている。活動状態のＥＲ
ＡＳＥＮ２６２は消去制御装置２４６をパワーアップ状
態３３０に入らせる。この状態３３０では何も事象は起
こらず、消去制御装置２４６は直ちに状態３３２へ分岐
する。セットアップ状態３３２では、消去制御装置２４
６はアレイ３６に消去パルスを印加する準備を行う。ア
レイ３６を準備するときには、全てのビット線を接地
し、周期カウンタ１８４をリセットし且つその消去カウ
ントＰＣＴＲＥＲＳを選択する。そこで、消去制御装置
２４６は状態３３２から状態３３４へ分岐する。
【００８０】パルス状態３３４では、メモリアレイ３６
のそれぞれのセルに消去パルスを同時に印加する。消去
制御装置２４６は、ビット線を浮動させると共に語線を
接地し、約１２ボルトの電位を局所ソース線に印加する
ことにより、この印加を実行する。周期カウンタ１８４
が終末カウントに達して、大半のセル閾値電圧レベルを
３ボルトから０ボルトの範囲内に入れるのに十分な時間
が経過したことがわかるまで、消去パルスは保持され
る。消去制御装置２４６は状態３３４からパルスオフ状
態３３６へ分岐する。その状態３３６では、書込み状態
機械３２がメモリアレイ３６の消去を検査するための準
備を整える。状態３３６の事象はビット線を接地するこ
とと、アレイ３６をイネーブルすることとを含む。消去
制御装置２４６は事象カウンタ１８２をイネーブルし
て、状態３３４においてメモリアレイ３６に消去パルス
が印加されたことを表すために、事象カウンタ１８２に
カウントを増分させる。消去制御装置は、さらに、周期
カウンタ１８４をリセットする。周期カウンタ１８４
は、イネーブルされない全ての状態でリセットされる。
のそれぞれのセルに消去パルスを同時に印加する。消去
制御装置２４６は、ビット線を浮動させると共に語線を
接地し、約１２ボルトの電位を局所ソース線に印加する
ことにより、この印加を実行する。周期カウンタ１８４
が終末カウントに達して、大半のセル閾値電圧レベルを
３ボルトから０ボルトの範囲内に入れるのに十分な時間
が経過したことがわかるまで、消去パルスは保持され
る。消去制御装置２４６は状態３３４からパルスオフ状
態３３６へ分岐する。その状態３３６では、書込み状態
機械３２がメモリアレイ３６の消去を検査するための準
備を整える。状態３３６の事象はビット線を接地するこ
とと、アレイ３６をイネーブルすることとを含む。消去
制御装置２４６は事象カウンタ１８２をイネーブルし
て、状態３３４においてメモリアレイ３６に消去パルス
が印加されたことを表すために、事象カウンタ１８２に
カウントを増分させる。消去制御装置は、さらに、周期
カウンタ１８４をリセットする。周期カウンタ１８４
は、イネーブルされない全ての状態でリセットされる。
【００８１】消去制御装置２４６は状態３３６から検査
状態３３８へ分岐する。状態３３６においては、消去制
御装置２４６は現在アドレス指定されているアレイセル
群を消去検査するようにメモリアレイ３６を構成する。
消去検査中、ＮＯＳＷＡＰは非活動状態であるので、短
絡行を冗長行８０と置換えることができる。従って、短
絡行は消去検査されないことが理解されるであろう。
状態３３８へ分岐する。状態３３６においては、消去制
御装置２４６は現在アドレス指定されているアレイセル
群を消去検査するようにメモリアレイ３６を構成する。
消去検査中、ＮＯＳＷＡＰは非活動状態であるので、短
絡行を冗長行８０と置換えることができる。従って、短
絡行は消去検査されないことが理解されるであろう。
【００８２】状態３３８では、いくつかの事象が起こ
る。まず、ＰＣＴＲＥＳＶを活動状態にすることにより
周期カウンタ１８４をリセットし、その消去検査カウン
トを選択する。これにより、消去制御装置２４６は確実
に有効なデータを検査することが保証される。第２に、
消去制御装置２４６は消去検査基準セルをセンス増幅器
７８の基準入力端子に結合する。消去検査基準セルは、
許容しうる最高の消去閾値電圧とほぼ等しい閾値電圧を
有する。好ましい実施例においては、許容しうる最高の
消去閾値電圧レベルは約３．１ボルトである。これによ
り、単一の基準セルを短絡行の消去検査と、プレコンデ
ィション検査の双方に使用することができる。第３に、
アレイ３６の中の現在アドレス指定されている行を、読
取りパルスを印加することによって読取る。ＴＷＯＲＯ
Ｗ２３６は、活動状態であれば、双方の短絡行のメモリ
セルのゲートに読取り電圧レベルが印加されるように保
証する。最後に、消去制御装置２４６は消去検査に備え
てＤＬＣ１９０を構成する。ＤＬＣ１９０をイネーブル
し、その比較器検査基準データ信号ＲＥＦＤＡＴを適切
な論理レベルにさせる。消去検査中、適正に消去された
セルは基準セルの閾値電圧レベル以下の閾値電圧レベル
を有しているべきである。これに対し、プレコンディシ
ョン検査中には、アレイセルは基準セルの閾値電圧レベ
ルより高い閾値電圧レベルを有しているべきである。そ
の結果、それら２種類の検査の間に、ＤＬＣ１９０はＳ
ＯＵＴ（７：０）を異なる論理レベルと比較することに
なる。
る。まず、ＰＣＴＲＥＳＶを活動状態にすることにより
周期カウンタ１８４をリセットし、その消去検査カウン
トを選択する。これにより、消去制御装置２４６は確実
に有効なデータを検査することが保証される。第２に、
消去制御装置２４６は消去検査基準セルをセンス増幅器
７８の基準入力端子に結合する。消去検査基準セルは、
許容しうる最高の消去閾値電圧とほぼ等しい閾値電圧を
有する。好ましい実施例においては、許容しうる最高の
消去閾値電圧レベルは約３．１ボルトである。これによ
り、単一の基準セルを短絡行の消去検査と、プレコンデ
ィション検査の双方に使用することができる。第３に、
アレイ３６の中の現在アドレス指定されている行を、読
取りパルスを印加することによって読取る。ＴＷＯＲＯ
Ｗ２３６は、活動状態であれば、双方の短絡行のメモリ
セルのゲートに読取り電圧レベルが印加されるように保
証する。最後に、消去制御装置２４６は消去検査に備え
てＤＬＣ１９０を構成する。ＤＬＣ１９０をイネーブル
し、その比較器検査基準データ信号ＲＥＦＤＡＴを適切
な論理レベルにさせる。消去検査中、適正に消去された
セルは基準セルの閾値電圧レベル以下の閾値電圧レベル
を有しているべきである。これに対し、プレコンディシ
ョン検査中には、アレイセルは基準セルの閾値電圧レベ
ルより高い閾値電圧レベルを有しているべきである。そ
の結果、それら２種類の検査の間に、ＤＬＣ１９０はＳ
ＯＵＴ（７：０）を異なる論理レベルと比較することに
なる。
【００８３】ＰＣＴＲＴＣ２２０が活動状態になった
後、消去制御装置２４６が検査状態３３８から出てとり
うる分岐経路は４つある。アドレスカウンタ１８６が終
末カウントに達しておらず、最大数の消去パルスがメモ
リアレイ３６にまだ印加され終わっておらず且つ現在ア
ドレス指定されているバイトは検査に不合格であったと
仮定する。その場合、消去制御装置２４６は分岐経路３
４０をたどってセットアップ状態３３２に戻り、もう１
つの消去パルスを印加する。セットアップ状態３３２に
戻ると、消去制御装置２４６は状態３３４，３３６及び
３３８をたどって、メモリアレイ３６にもう１つの消去
パルスを印加し、先に検査に不合格であったバイトを消
去検査する。現在アドレス指定されているバイトが検査
に合格するか、又はアレイ３６に印加しうる最大数の消
去パルスに達するまで、消去制御装置２４６は状態３３
２，３３４，３３６及び３３８を経過し続ける。
後、消去制御装置２４６が検査状態３３８から出てとり
うる分岐経路は４つある。アドレスカウンタ１８６が終
末カウントに達しておらず、最大数の消去パルスがメモ
リアレイ３６にまだ印加され終わっておらず且つ現在ア
ドレス指定されているバイトは検査に不合格であったと
仮定する。その場合、消去制御装置２４６は分岐経路３
４０をたどってセットアップ状態３３２に戻り、もう１
つの消去パルスを印加する。セットアップ状態３３２に
戻ると、消去制御装置２４６は状態３３４，３３６及び
３３８をたどって、メモリアレイ３６にもう１つの消去
パルスを印加し、先に検査に不合格であったバイトを消
去検査する。現在アドレス指定されているバイトが検査
に合格するか、又はアレイ３６に印加しうる最大数の消
去パルスに達するまで、消去制御装置２４６は状態３３
２，３３４，３３６及び３３８を経過し続ける。
【００８４】バイトの前でＥＣＴＲＴＣ２２２が活動状
態になったならば、メモリアレイ３６は消去アルゴリズ
ムに対し失敗である。消去制御装置２４６は、状態３３
８から分岐経路３４２をたどって状態３４８に入ること
により、その障害に応答する。障害状態３４８では、消
去制御装置２４６はＥＲＡＳＥＦＡＩＬビット及びＰＬ
ＡＦＡＩＬビットをセットすることにより障害を報知す
る。その後、消去制御装置２４６はパワ−アップ状態３
３０に戻る。これに対し、バイトはその時点では検査に
合格しており、且つ事象カウンタ１８２が最大カウント
に達していない場合には、消去制御装置２４６は検査状
態３３８から出て２つの分岐経路のうちの一方をとる。
メモリアレイ３６のあらゆるバイトが検査されない限
り、消去制御装置２４６は状態３３８から状態３５０へ
分岐する。言いかえれば、ＡＣＴＲＴＣ２２６が非活動
状態であり且つＲＣＴＲＴＣ２２０及びＷＭＡＴＣＨ２
３０は活動状態であるとき、消去制御装置は分岐経路３
４４をたどるのである。
態になったならば、メモリアレイ３６は消去アルゴリズ
ムに対し失敗である。消去制御装置２４６は、状態３３
８から分岐経路３４２をたどって状態３４８に入ること
により、その障害に応答する。障害状態３４８では、消
去制御装置２４６はＥＲＡＳＥＦＡＩＬビット及びＰＬ
ＡＦＡＩＬビットをセットすることにより障害を報知す
る。その後、消去制御装置２４６はパワ−アップ状態３
３０に戻る。これに対し、バイトはその時点では検査に
合格しており、且つ事象カウンタ１８２が最大カウント
に達していない場合には、消去制御装置２４６は検査状
態３３８から出て２つの分岐経路のうちの一方をとる。
メモリアレイ３６のあらゆるバイトが検査されない限
り、消去制御装置２４６は状態３３８から状態３５０へ
分岐する。言いかえれば、ＡＣＴＲＴＣ２２６が非活動
状態であり且つＲＣＴＲＴＣ２２０及びＷＭＡＴＣＨ２
３０は活動状態であるとき、消去制御装置は分岐経路３
４４をたどるのである。
【００８５】アドレス増分状態３５０では、消去制御装
置２４６はアドレスカウンタ１８６をイネーブルして、
そのカウントを増分することによりメモリアレイ３６の
別のバイトを消去検査すると共に、別のセル行を選択す
べく準備を整える。さらに、消去制御装置２４６は消去
検査を実行するために必要な構成を維持する。このた
め、メモリアレイ３６と、読取り経路と、ＤＬＣ１９０
はイネーブルされたままである。周期カウンタをリセッ
トし、その消去検査カウントを選択する。消去検査基準
セルは選択されたままである。消去制御装置２４６は状
態３５０から検査遅延状態３５２へ分岐する。検査遅延
状態３５２は検査に先立ってわずかな遅延を追加する。
消去制御装置２４６は信号を状態３５２における消去検
査に必要なレベルに維持する。
置２４６はアドレスカウンタ１８６をイネーブルして、
そのカウントを増分することによりメモリアレイ３６の
別のバイトを消去検査すると共に、別のセル行を選択す
べく準備を整える。さらに、消去制御装置２４６は消去
検査を実行するために必要な構成を維持する。このた
め、メモリアレイ３６と、読取り経路と、ＤＬＣ１９０
はイネーブルされたままである。周期カウンタをリセッ
トし、その消去検査カウントを選択する。消去検査基準
セルは選択されたままである。消去制御装置２４６は状
態３５０から検査遅延状態３５２へ分岐する。検査遅延
状態３５２は検査に先立ってわずかな遅延を追加する。
消去制御装置２４６は信号を状態３５２における消去検
査に必要なレベルに維持する。
【００８６】消去制御装置２４６は状態３５２から検査
状態３３８に戻る。そこで、現在アドレス指定されてい
るバイトを消去検査する。次に、事象カウンタが終末カ
ウントに達するか又はメモリアレイが首尾よく消去され
るまで、消去制御装置２４６は状態３３２，３３４，３
３６，３３８，３５０，３５２を適宜たどってゆく。メ
モリアレイ３６の全てが消去され終わったとき、消去制
御装置２４６は状態３３８から実行済状態３５４へ分岐
する。そこで、消去制御装置２４６は、ＰＬＡＤＯＮＥ
をセットし且つアドレスカウンタ１８６及び事象カウン
タ１８２をリッセトすることにより、首尾よく完了した
ことを報知する。次に、消去制御装置はパワーアップ状
態３３０に戻り、次の活動状態のＥＲＡＳＥＮ２６２を
待つ。
状態３３８に戻る。そこで、現在アドレス指定されてい
るバイトを消去検査する。次に、事象カウンタが終末カ
ウントに達するか又はメモリアレイが首尾よく消去され
るまで、消去制御装置２４６は状態３３２，３３４，３
３６，３３８，３５０，３５２を適宜たどってゆく。メ
モリアレイ３６の全てが消去され終わったとき、消去制
御装置２４６は状態３３８から実行済状態３５４へ分岐
する。そこで、消去制御装置２４６は、ＰＬＡＤＯＮＥ
をセットし且つアドレスカウンタ１８６及び事象カウン
タ１８２をリッセトすることにより、首尾よく完了した
ことを報知する。次に、消去制御装置はパワーアップ状
態３３０に戻り、次の活動状態のＥＲＡＳＥＮ２６２を
待つ。
【００８７】ポストコンディション制御装置２４８が実
現するアルゴリズムは、１９９１年１０月９日に出願さ
れた名称「Ｍｅｔｈｏｄ ｏｆ Ｒｅｐａｉｒｉｎｇ
Ｏｖｅｒｅｒａｓｅｄ Ｃｅｌｌｓ ｉｎ ａ Ｆｌａ
ｓｈ Ｍｅｍｏｒｙ」による米国特許出願第０７／７７
３，２２８号の主題であるので、ここではごく簡単にそ
のアルゴリズムを説明しておく。ポストコンディション
制御装置２４８は過剰消去検査回路と、低電圧レベルプ
ログラミングとを使用して、過剰消去セルを修理する。
修理は、１つの列を選択し、その列の各セルを検査し
て、過剰消去されたセルがあるか否かを判定することに
よって始まる。この手続きを一般に過剰消去検査とい
う。セルが許容しうる最低の消去閾値電圧において期待
される電流を越える電流を導通するとき、そのセルは過
剰消去されていると識別する。修理は、単一の低レベル
プログラミングパルスを過剰消去セルに印加することに
より進行する。プログラミングパルスの電圧レベルは、
その他の動作条件とは関係なく、セルが過剰修理されな
いように保証するのに十分なほど低い。列に残っている
セルも同じようにして検査する。選択した列のいずれか
のセルが過剰消去と識別されたならば、その列の各セル
をもう一度過剰消去検査する。過剰消去と識別されたセ
ルを単一の低レベルパルスによって再びプログラムす
る。ただし、現在修理パスに関わるプログラミングパル
スの電圧レベルは、先の修理パスと比べて高くなってい
る。列のセルのどれも過剰消去と識別されなくなるま
で、これらのステップを繰返す。
現するアルゴリズムは、１９９１年１０月９日に出願さ
れた名称「Ｍｅｔｈｏｄ ｏｆ Ｒｅｐａｉｒｉｎｇ
Ｏｖｅｒｅｒａｓｅｄ Ｃｅｌｌｓ ｉｎ ａ Ｆｌａ
ｓｈ Ｍｅｍｏｒｙ」による米国特許出願第０７／７７
３，２２８号の主題であるので、ここではごく簡単にそ
のアルゴリズムを説明しておく。ポストコンディション
制御装置２４８は過剰消去検査回路と、低電圧レベルプ
ログラミングとを使用して、過剰消去セルを修理する。
修理は、１つの列を選択し、その列の各セルを検査し
て、過剰消去されたセルがあるか否かを判定することに
よって始まる。この手続きを一般に過剰消去検査とい
う。セルが許容しうる最低の消去閾値電圧において期待
される電流を越える電流を導通するとき、そのセルは過
剰消去されていると識別する。修理は、単一の低レベル
プログラミングパルスを過剰消去セルに印加することに
より進行する。プログラミングパルスの電圧レベルは、
その他の動作条件とは関係なく、セルが過剰修理されな
いように保証するのに十分なほど低い。列に残っている
セルも同じようにして検査する。選択した列のいずれか
のセルが過剰消去と識別されたならば、その列の各セル
をもう一度過剰消去検査する。過剰消去と識別されたセ
ルを単一の低レベルパルスによって再びプログラムす
る。ただし、現在修理パスに関わるプログラミングパル
スの電圧レベルは、先の修理パスと比べて高くなってい
る。列のセルのどれも過剰消去と識別されなくなるま
で、これらのステップを繰返す。
【００８８】この修理方法は、数百マイクロアンペアの
最大ビット線漏洩電流を許容することができる。この頑
強性は、１つには、初期プログラミング電圧レベルの適
正な設定と、欠陥のあるセルと正常なセルの動作の差異
とによって生じる。１つの列が約−５ボルトの閾値電圧
ＶT を有するひどく過剰消去されたセルを含むものと仮
定する。ひどく過剰消去されたセルは、同じ列の他の全
てのセルを過剰消去検査試験に不合格とさせてしまうほ
どの電流を引出す。ポストコンディション制御装置２４
８は、その列のそれぞれのセルを非常に低い電圧レベル
に一度にプログラムする。初期プログラミングパルスの
電圧は、列のどのセルも過剰修理されないように保証す
るのに十分な低いレベルに設定される。プログラミング
中に使用するゲート電圧をＶG とし、プログラム中のセ
ルの閾値電圧をＶT とするとき、一般に、チャネル・ホ
ット・エレクトロンプログラミングは駆動電圧（ＶG−
ＶT）によって指数関係に従って決まる。ＶG が５ボル
トに等しいとき、ＶT が２ボルトである適正に消去され
たセルは非常にゆっくりとプログラムする。これに対
し、ひどく過剰消去されたセルは非常に急速にプログラ
ムする。すなわち、低レベルの初期プログラミングパル
スは適正に消去されたセルにほとんど影響を及ぼさない
が、ひどく過剰消去されたセルには大きく影響する。初
期プログラミング／修理パスの結果、次のプログラミン
グ／修理パスの間のビット線漏洩電流は減少する。この
多重パス修理方法は漏洩電流によって起こるエラーを排
除するのに有用であると共に、過剰修理の危険を少なく
するのを助ける。
最大ビット線漏洩電流を許容することができる。この頑
強性は、１つには、初期プログラミング電圧レベルの適
正な設定と、欠陥のあるセルと正常なセルの動作の差異
とによって生じる。１つの列が約−５ボルトの閾値電圧
ＶT を有するひどく過剰消去されたセルを含むものと仮
定する。ひどく過剰消去されたセルは、同じ列の他の全
てのセルを過剰消去検査試験に不合格とさせてしまうほ
どの電流を引出す。ポストコンディション制御装置２４
８は、その列のそれぞれのセルを非常に低い電圧レベル
に一度にプログラムする。初期プログラミングパルスの
電圧は、列のどのセルも過剰修理されないように保証す
るのに十分な低いレベルに設定される。プログラミング
中に使用するゲート電圧をＶG とし、プログラム中のセ
ルの閾値電圧をＶT とするとき、一般に、チャネル・ホ
ット・エレクトロンプログラミングは駆動電圧（ＶG−
ＶT）によって指数関係に従って決まる。ＶG が５ボル
トに等しいとき、ＶT が２ボルトである適正に消去され
たセルは非常にゆっくりとプログラムする。これに対
し、ひどく過剰消去されたセルは非常に急速にプログラ
ムする。すなわち、低レベルの初期プログラミングパル
スは適正に消去されたセルにほとんど影響を及ぼさない
が、ひどく過剰消去されたセルには大きく影響する。初
期プログラミング／修理パスの結果、次のプログラミン
グ／修理パスの間のビット線漏洩電流は減少する。この
多重パス修理方法は漏洩電流によって起こるエラーを排
除するのに有用であると共に、過剰修理の危険を少なく
するのを助ける。
【００８９】低いゲート電圧レベルで修理を開始するの
が有利である理由は他にもある。チャネル・ホット・エ
レクトロンプログラミング特性は、温度，製造条件及び
使用量によって異なるので、フラッシュメモリごとに修
理のために特定の電圧を最適と定めることはなく、同じ
フラッシュメモリであっても、その使用可能寿命にわた
って同じではない。従って、この過剰消去修理方法は、
低い電圧レベルから始めることにより、広い範囲にわた
る特定の最適電圧に対応する。
が有利である理由は他にもある。チャネル・ホット・エ
レクトロンプログラミング特性は、温度，製造条件及び
使用量によって異なるので、フラッシュメモリごとに修
理のために特定の電圧を最適と定めることはなく、同じ
フラッシュメモリであっても、その使用可能寿命にわた
って同じではない。従って、この過剰消去修理方法は、
低い電圧レベルから始めることにより、広い範囲にわた
る特定の最適電圧に対応する。
【００９０】図１４，図１５は、活動状態のプログラム
信号２００によりイネーブルされたときにプログラム制
御装置２４０が実現するアルゴリズムを示す。図１４，
図１５は、図６と同じ表記規則を使用している。図１６
は、図１４，図１５に示すプログラム制御装置２４０の
状態ごとのＳＢＵＳ（６：０）値及び論理信号レベルの
表である。プログラム制御装置２４０が実現するアルゴ
リズムは、制御装置２４４，２４６及び２４８のアルゴ
リズムとは２つの点で異なる。第１に、プログラム制御
装置２４０は起動されるたびに唯１つのバイトをプログ
ラムする。そのバイトを選択するのはフラッシュメモリ
のユーザーであり、プログラム制御装置２４０が起動さ
れる前に、アドレスカウンタ１８６はそのバイトを指示
する。短絡行がアドレス指定されているなら、そのバイ
トは冗長行によって置換えられるであろう。第２に、フ
ラッシュメモリユーザーはアドレス指定された記憶場所
に記憶すべき情報を、ＤＬＣ１９０にデータを書込むこ
とによって指示する。プログラミング中、フラッシュメ
モリ３０は論理値１を論理値０に重ね書きさせる。プロ
グラミング中、論理値０を論理値１に変化させることは
不可能である。従って、プログラム制御装置２４０はフ
ラッシュメモリユーザーが選択した、論理値１から論理
値０にプログラムすべきビットのみをプログラムする。
信号２００によりイネーブルされたときにプログラム制
御装置２４０が実現するアルゴリズムを示す。図１４，
図１５は、図６と同じ表記規則を使用している。図１６
は、図１４，図１５に示すプログラム制御装置２４０の
状態ごとのＳＢＵＳ（６：０）値及び論理信号レベルの
表である。プログラム制御装置２４０が実現するアルゴ
リズムは、制御装置２４４，２４６及び２４８のアルゴ
リズムとは２つの点で異なる。第１に、プログラム制御
装置２４０は起動されるたびに唯１つのバイトをプログ
ラムする。そのバイトを選択するのはフラッシュメモリ
のユーザーであり、プログラム制御装置２４０が起動さ
れる前に、アドレスカウンタ１８６はそのバイトを指示
する。短絡行がアドレス指定されているなら、そのバイ
トは冗長行によって置換えられるであろう。第２に、フ
ラッシュメモリユーザーはアドレス指定された記憶場所
に記憶すべき情報を、ＤＬＣ１９０にデータを書込むこ
とによって指示する。プログラミング中、フラッシュメ
モリ３０は論理値１を論理値０に重ね書きさせる。プロ
グラミング中、論理値０を論理値１に変化させることは
不可能である。従って、プログラム制御装置２４０はフ
ラッシュメモリユーザーが選択した、論理値１から論理
値０にプログラムすべきビットのみをプログラムする。
【００９１】プログラム制御装置２４０はパワーアップ
状態３６０において実行を開始する。状態３６０では事
象は何も起こらず、プログラム制御装置はＶＳＩオン状
態３６２へ分岐する。ＶＳＩオン状態３６２では、プロ
グラム制御装置２４０は、ソース禁止電圧源を含めて、
プログラミング中に使用される様々な電圧源をイネーブ
ルする。プログラム制御装置２４０はメモリアレイ３６
をもイネーブルする。状態３６２及びそれに続く全ての
状態を通して、プログラム制御装置２４０はＮＯＳＷＡ
Ｐを活動状態に保持する。その後、プログラム制御装置
２４０は状態３６６へ分岐する。
状態３６０において実行を開始する。状態３６０では事
象は何も起こらず、プログラム制御装置はＶＳＩオン状
態３６２へ分岐する。ＶＳＩオン状態３６２では、プロ
グラム制御装置２４０は、ソース禁止電圧源を含めて、
プログラミング中に使用される様々な電圧源をイネーブ
ルする。プログラム制御装置２４０はメモリアレイ３６
をもイネーブルする。状態３６２及びそれに続く全ての
状態を通して、プログラム制御装置２４０はＮＯＳＷＡ
Ｐを活動状態に保持する。その後、プログラム制御装置
２４０は状態３６６へ分岐する。
【００９２】セットアップ状態３６４は様々な電圧源を
適切な電圧レベルにスルーさせ続ける。メモリアレイ３
６はイネーブルされたままである。プログラム制御装置
２４０は、さらに、周期カウンタ１８４をリセットする
ことにより、プログラミングに備えて書込み状態機械３
２を構成する。セットアップが終了すると、プログラム
制御装置２４０は状態３６４から状態３６６へ分岐す
る。プログラム制御装置２４０は、パルス状態３６６に
おいてアドレス指定されているバイトにプログラミング
パルスを印加する。プログラミングパルスの印加タイミ
ングを規定するために、周期カウンタ１８４をリッセト
し、そのプログラムカウントを選択する。望ましくない
低速プログラミングを阻止するために、メモリアレイ３
６内のその他のセルにＶＳＩを印加する。プログラミン
グを要求するバイトのビットのみがプログラムされるよ
うに、プログラム制御装置２４０はＭＴＩ回路１９２を
もイネーブルする。周期カウンタ１８４が終末カウント
に達すると、プログラム制御装置２４０は状態３６８へ
分岐する。
適切な電圧レベルにスルーさせ続ける。メモリアレイ３
６はイネーブルされたままである。プログラム制御装置
２４０は、さらに、周期カウンタ１８４をリセットする
ことにより、プログラミングに備えて書込み状態機械３
２を構成する。セットアップが終了すると、プログラム
制御装置２４０は状態３６４から状態３６６へ分岐す
る。プログラム制御装置２４０は、パルス状態３６６に
おいてアドレス指定されているバイトにプログラミング
パルスを印加する。プログラミングパルスの印加タイミ
ングを規定するために、周期カウンタ１８４をリッセト
し、そのプログラムカウントを選択する。望ましくない
低速プログラミングを阻止するために、メモリアレイ３
６内のその他のセルにＶＳＩを印加する。プログラミン
グを要求するバイトのビットのみがプログラムされるよ
うに、プログラム制御装置２４０はＭＴＩ回路１９２を
もイネーブルする。周期カウンタ１８４が終末カウント
に達すると、プログラム制御装置２４０は状態３６８へ
分岐する。
【００９３】等化状態３６８では、プログラム検査を実
行するために、プログラム制御装置２４０は書込み状態
機械３２を構成する。まず、アレイのビット線を接地
し、プログラム検査基準セルを選択する。プログラム検
査基準セルは、好ましい実施例においては、約５ボルト
の閾値電圧を有する。プログラム検査基準セルは非活動
状態のＴＷＯＲＯＷ２３６及びＳＢＵＳ（６：５）によ
り選択される。次に、プログラム検査中に使用される電
圧源を適切な電圧レベルにスルーさせる。最後に、周期
カウンタ１８４をリセットするが、メモリアレイ３６は
イネーブルされたままである。
行するために、プログラム制御装置２４０は書込み状態
機械３２を構成する。まず、アレイのビット線を接地
し、プログラム検査基準セルを選択する。プログラム検
査基準セルは、好ましい実施例においては、約５ボルト
の閾値電圧を有する。プログラム検査基準セルは非活動
状態のＴＷＯＲＯＷ２３６及びＳＢＵＳ（６：５）によ
り選択される。次に、プログラム検査中に使用される電
圧源を適切な電圧レベルにスルーさせる。最後に、周期
カウンタ１８４をリセットするが、メモリアレイ３６は
イネーブルされたままである。
【００９４】等化状態３６８では、他にも事象が起こ
る。プログラム制御装置２４０はＭＴＩ回路１９２をデ
ィスエーブルするが、これは検査中には不要である。プ
ログラム制御装置２４０は事象カウンタ１８２をイネー
ブルして、状態３６６においてアドレス指定されたバイ
トにパルスが印加されたことを表すために、事象カウン
タ１８２にカウントを増分させる。それらの事項を処理
したならば、プログラム制御装置２４０は状態３６８か
ら状態３７０へ分岐する。検査遅延状態３７０では、プ
ログラム制御装置２４０はアドレス指定されたバイトの
プログラミングを検査する。すなわち、プログラム制御
装置２４０は、アドレス指定されたバイトのそれぞれの
セルの閾値保持電圧が約５ボルトの最小電圧レベルを越
えたか否かを判定する。これを実行するために、プログ
ラム制御装置２４０はプログラム検査基準セルをセンス
増幅器７８の基準入力端子に結合し続けると共に、アド
レス指定されたバイトをセンス増幅器７８のその他の入
力端子に結合し続ける。センス増幅器７８の出力ＳＯＵ
Ｔ（７：０）２２８が有効であることを保証するため
に、周期カウンタ１８４をリセットし、そのプログラム
検査カウントを選択する。次に、プログラム検査制御信
号をイネーブルし且つＣＭＰＥＮを活動状態にすること
により、ＳＯＵＴ（７：０）２２８をＤＬＣ１９０に記
憶されているデータと比較する。
る。プログラム制御装置２４０はＭＴＩ回路１９２をデ
ィスエーブルするが、これは検査中には不要である。プ
ログラム制御装置２４０は事象カウンタ１８２をイネー
ブルして、状態３６６においてアドレス指定されたバイ
トにパルスが印加されたことを表すために、事象カウン
タ１８２にカウントを増分させる。それらの事項を処理
したならば、プログラム制御装置２４０は状態３６８か
ら状態３７０へ分岐する。検査遅延状態３７０では、プ
ログラム制御装置２４０はアドレス指定されたバイトの
プログラミングを検査する。すなわち、プログラム制御
装置２４０は、アドレス指定されたバイトのそれぞれの
セルの閾値保持電圧が約５ボルトの最小電圧レベルを越
えたか否かを判定する。これを実行するために、プログ
ラム制御装置２４０はプログラム検査基準セルをセンス
増幅器７８の基準入力端子に結合し続けると共に、アド
レス指定されたバイトをセンス増幅器７８のその他の入
力端子に結合し続ける。センス増幅器７８の出力ＳＯＵ
Ｔ（７：０）２２８が有効であることを保証するため
に、周期カウンタ１８４をリセットし、そのプログラム
検査カウントを選択する。次に、プログラム検査制御信
号をイネーブルし且つＣＭＰＥＮを活動状態にすること
により、ＳＯＵＴ（７：０）２２８をＤＬＣ１９０に記
憶されているデータと比較する。
【００９５】検査が完了したとき、プログラム制御装置
２４０が検査遅延状態３７０から出た後にとりうる分岐
経路は２つある。アドレス指定されたバイトが適正に検
査されそこなったことが非活動状態のＷＭＡＴＣＨ２３
２によって指示されると、プログラム制御装置２４０は
分岐経路３７０をたどってセットアップ状態３６４に戻
る。その後、プログラム制御装置２４０は先に説明した
ように状態３６４，３６６，３６８及び３７０をたどっ
てゆく。最終的に、プログラム制御装置２４０は状態３
７０から出て分岐経路３７４をとらなければならない。
次の２つの状況のうち一方が起こったとき、プログラム
制御装置２４０は状態３７０から出て分岐経路３７４を
たどる。第１に、活動状態のＥＣＴＲＴＣ２２２により
指示するように、バイトがプログラム検査に不合格であ
った場合には、プログラム制御装置２４０は分岐経路３
７４をとる。第２に、アドレス指定されたバイトが首尾
よくプログラム検査されたときには、プログラム制御装
置２４０は状態３７０から出て分岐経路３７４をとる。
合格は活動状態のＷＭＡＴＣＨ２３０によって示され
る。
２４０が検査遅延状態３７０から出た後にとりうる分岐
経路は２つある。アドレス指定されたバイトが適正に検
査されそこなったことが非活動状態のＷＭＡＴＣＨ２３
２によって指示されると、プログラム制御装置２４０は
分岐経路３７０をたどってセットアップ状態３６４に戻
る。その後、プログラム制御装置２４０は先に説明した
ように状態３６４，３６６，３６８及び３７０をたどっ
てゆく。最終的に、プログラム制御装置２４０は状態３
７０から出て分岐経路３７４をとらなければならない。
次の２つの状況のうち一方が起こったとき、プログラム
制御装置２４０は状態３７０から出て分岐経路３７４を
たどる。第１に、活動状態のＥＣＴＲＴＣ２２２により
指示するように、バイトがプログラム検査に不合格であ
った場合には、プログラム制御装置２４０は分岐経路３
７４をとる。第２に、アドレス指定されたバイトが首尾
よくプログラム検査されたときには、プログラム制御装
置２４０は状態３７０から出て分岐経路３７４をとる。
合格は活動状態のＷＭＡＴＣＨ２３０によって示され
る。
【００９６】プログラム検査が合格であったか否かにか
かわらず、プログラム制御装置２４０は分岐経路３７４
からＶＳＩオフ状態３７６に入る。そこで、プログラム
制御装置２４０は様々なプログラム基準源を読取りレベ
ルまでスルーさせる。ＶＳＩはターンオフする。プログ
ラミングが失敗に終わったならば、非活動状態のＷＭＡ
ＴＣＨ２３０と、活動状態のＥＣＴＲＴＣ２２２とによ
って、プログラム制御装置２４０は状態３７６から障害
状態３７８へ分岐する。プログラム制御装置２４０は、
プログラム障害ビットをセットすることにより障害を指
示する。次に、プログラム制御装置２４０は状態３８０
へ分岐する。これに対し、プログラミングが成功した場
合には、プログラム制御装置２４０は状態３７６から状
態３８０へ直接に分岐する。
かわらず、プログラム制御装置２４０は分岐経路３７４
からＶＳＩオフ状態３７６に入る。そこで、プログラム
制御装置２４０は様々なプログラム基準源を読取りレベ
ルまでスルーさせる。ＶＳＩはターンオフする。プログ
ラミングが失敗に終わったならば、非活動状態のＷＭＡ
ＴＣＨ２３０と、活動状態のＥＣＴＲＴＣ２２２とによ
って、プログラム制御装置２４０は状態３７６から障害
状態３７８へ分岐する。プログラム制御装置２４０は、
プログラム障害ビットをセットすることにより障害を指
示する。次に、プログラム制御装置２４０は状態３８０
へ分岐する。これに対し、プログラミングが成功した場
合には、プログラム制御装置２４０は状態３７６から状
態３８０へ直接に分岐する。
【００９７】状態３８０では、プログラム制御装置２４
０は状態レジスタのＲＤＹ／ＢＳＹビットをクリアす
る。次に、プログラム制御装置２４０はパワーダウン状
態３８２へ分岐するが、そこでは何の事象も起こらな
い。次に、プログラム制御装置２４０はパワーアップ状
態３６０に戻って、次ぐのプログラム指令を待つ。以
上、制御装置２４０，２４２，２４４，２４６及び２４
８について説明したので、今度は、書込み状態機械３２
の中にあってＳＢＵＳ（６：０）２０８に応答するその
他の回路を考える。ＷＳＭ３２の中には、発振器／位相
発生器１８０、周期カウンタ１８４，事象カウンタ１８
２，アドレスカウンタ１８６，ＭＴＩ回路１９２，基準
セル選択回路１９４，ＤＬＣ１９０及び状態レジスタ１
８８といった回路がさらに含まれている。
０は状態レジスタのＲＤＹ／ＢＳＹビットをクリアす
る。次に、プログラム制御装置２４０はパワーダウン状
態３８２へ分岐するが、そこでは何の事象も起こらな
い。次に、プログラム制御装置２４０はパワーアップ状
態３６０に戻って、次ぐのプログラム指令を待つ。以
上、制御装置２４０，２４２，２４４，２４６及び２４
８について説明したので、今度は、書込み状態機械３２
の中にあってＳＢＵＳ（６：０）２０８に応答するその
他の回路を考える。ＷＳＭ３２の中には、発振器／位相
発生器１８０、周期カウンタ１８４，事象カウンタ１８
２，アドレスカウンタ１８６，ＭＴＩ回路１９２，基準
セル選択回路１９４，ＤＬＣ１９０及び状態レジスタ１
８８といった回路がさらに含まれている。
【００９８】図１７は、発振器／位相発生器１８０をブ
ロック線図の形態で示す。発振器４００は非活動状態の
リセット信号２０６を受信して動作を開始する。発振器
４００は、リセット２０６が非活動状態である限り、動
作している。リセット２０６が印加されると、発振器４
００は動作を停止する。発振器の出力４０２は位相発生
器４０４に供給される。位相発生器４０４は、起動され
るまでは非活動状態に保持される２ビットシフトレジス
タを含む。シフトレジスタは４つの２進値の組合せ、す
なわち、００，０１，１１及び１０の２進値を経てシフ
トする。位相発生器４０４の２つのデコーダは０１，１
０の各状態を監視し、２つの出力クロックＰＨ１ １９
６及びＰＨ２ １９８を発生する。それらのクロックは
ＷＳＭのほぼ全ての回路へ経路指定する。好ましい実施
例では、ＰＨ１／ＰＨ２ １９６及び１９８の典型的な
サイクル時間は５００ｎｓである。ＰＨ１ １９６及び
ＰＨ２ １９８双方のデューティサイクルは約２５％で
ある。
ロック線図の形態で示す。発振器４００は非活動状態の
リセット信号２０６を受信して動作を開始する。発振器
４００は、リセット２０６が非活動状態である限り、動
作している。リセット２０６が印加されると、発振器４
００は動作を停止する。発振器の出力４０２は位相発生
器４０４に供給される。位相発生器４０４は、起動され
るまでは非活動状態に保持される２ビットシフトレジス
タを含む。シフトレジスタは４つの２進値の組合せ、す
なわち、００，０１，１１及び１０の２進値を経てシフ
トする。位相発生器４０４の２つのデコーダは０１，１
０の各状態を監視し、２つの出力クロックＰＨ１ １９
６及びＰＨ２ １９８を発生する。それらのクロックは
ＷＳＭのほぼ全ての回路へ経路指定する。好ましい実施
例では、ＰＨ１／ＰＨ２ １９６及び１９８の典型的な
サイクル時間は５００ｎｓである。ＰＨ１ １９６及び
ＰＨ２ １９８双方のデューティサイクルは約２５％で
ある。
【００９９】リセット２０６及びＳＢＵＳ（６：０）２
０８に対するＰＨ１ １９６及びＰＨ２ １９８のスタ
ートアップタイミングは図１８から明らかである。リセ
ット２０６はプログラム２００又は消去２０２のいずれ
か一方の立上がり端でローになる。リセット２０６が立
下がった後、初めに活動状態ハイになるクロックはＰＨ
２ １９８である。ＳＢＵＳ（６：０）２０８はＰＨ２
１９８の第２のパルスの立上がり端で活動状態にな
る。ＷＳＭ３２の全ての回路は、有効な読取りを保証す
るために、ＰＨ１ １９６が活動状態である間にＳＢＵ
Ｓ（６：０）２０８を評価する。
０８に対するＰＨ１ １９６及びＰＨ２ １９８のスタ
ートアップタイミングは図１８から明らかである。リセ
ット２０６はプログラム２００又は消去２０２のいずれ
か一方の立上がり端でローになる。リセット２０６が立
下がった後、初めに活動状態ハイになるクロックはＰＨ
２ １９８である。ＳＢＵＳ（６：０）２０８はＰＨ２
１９８の第２のパルスの立上がり端で活動状態にな
る。ＷＳＭ３２の全ての回路は、有効な読取りを保証す
るために、ＰＨ１ １９６が活動状態である間にＳＢＵ
Ｓ（６：０）２０８を評価する。
【０１００】図１９は、周期カウンタ１８４をブロック
線図の形態で示す。周期カウンタ１８４は周期カウンタ
ＳＢＵＳデコーダ４０６と、１５ビットシフトレジスタ
カウンタ４０８と、終末カウント一致回路４１０と、ラ
ッチ４１２とを含む。周期カウンタＳＢＵＳデコーダ４
０６はカウンタ４０８及び終末カウント一致回路４１０
を制御する。デコーダ４０６はＳＢＵＳ信号２０８を復
号し、カウンタの２１２カウントをリセットすべきか否
かを判定すると共に、可能な３つの終末カウントの中か
ら１つを選択する。
線図の形態で示す。周期カウンタ１８４は周期カウンタ
ＳＢＵＳデコーダ４０６と、１５ビットシフトレジスタ
カウンタ４０８と、終末カウント一致回路４１０と、ラ
ッチ４１２とを含む。周期カウンタＳＢＵＳデコーダ４
０６はカウンタ４０８及び終末カウント一致回路４１０
を制御する。デコーダ４０６はＳＢＵＳ信号２０８を復
号し、カウンタの２１２カウントをリセットすべきか否
かを判定すると共に、可能な３つの終末カウントの中か
ら１つを選択する。
【０１０１】それぞれの状態におけるＳＢＵＳデコーダ
４０６の動作は図１１，図１３及び図１６を参照するこ
とにより確定できる。たとえば、図１１は、セットアッ
プ状態３０６にあるとき、ＳＢＵＳデコーダ４０６はＰ
ＣＴＲＳＴを論理値１にセットすることにより周期カウ
ンタのカウントをリセットすることを指示している。好
ましい実施例においては、ＳＢＵＳデコーダ４０６をラ
ンダム論理として実現する。シフトレジスタカウンタ４
０８はカウンタイネーブルを組込んでいないので、活動
状態のＰＣＴＲＳＴ信号４１４によりリセットされる状
態を除くあらゆる状態で動作し続ける。
４０６の動作は図１１，図１３及び図１６を参照するこ
とにより確定できる。たとえば、図１１は、セットアッ
プ状態３０６にあるとき、ＳＢＵＳデコーダ４０６はＰ
ＣＴＲＳＴを論理値１にセットすることにより周期カウ
ンタのカウントをリセットすることを指示している。好
ましい実施例においては、ＳＢＵＳデコーダ４０６をラ
ンダム論理として実現する。シフトレジスタカウンタ４
０８はカウンタイネーブルを組込んでいないので、活動
状態のＰＣＴＲＳＴ信号４１４によりリセットされる状
態を除くあらゆる状態で動作し続ける。
【０１０２】シフトレジスタ４０８のＱ出力４１６は終
末カウント一致回路４１０に供給される。終末カウント
一致回路４１０はＱ出力４１６を解析し、選択した終末
カウントに一致したときにそれを指示する。終末カウン
ト一致回路は、それぞれ活動状態のＰＣＴＲＥＲＳ，Ｐ
ＣＴＲＰＧＭ，ＰＣＴＲＥＲＶ，ＰＣＴＲＰＧＶ及びＰ
ＣＴＲＶＳＩ信号により選択される消去，プログラム，
消去検査，プログラム検査及びＶＳＩのとりうる５つの
終末カウントを認識する。カウンタ４０８はＴＣＯＵＮ
Ｔ４１８を増分し続けているので、出力ＴＣＯＵＮＴは
１つの状態に対してのみ活動状態である。活動終末カウ
ントＴＣＯＵＮＴ４１８を記憶するために、ＯＲゲート
４１３と関連してラッチ４１２を使用する。
末カウント一致回路４１０に供給される。終末カウント
一致回路４１０はＱ出力４１６を解析し、選択した終末
カウントに一致したときにそれを指示する。終末カウン
ト一致回路は、それぞれ活動状態のＰＣＴＲＥＲＳ，Ｐ
ＣＴＲＰＧＭ，ＰＣＴＲＥＲＶ，ＰＣＴＲＰＧＶ及びＰ
ＣＴＲＶＳＩ信号により選択される消去，プログラム，
消去検査，プログラム検査及びＶＳＩのとりうる５つの
終末カウントを認識する。カウンタ４０８はＴＣＯＵＮ
Ｔ４１８を増分し続けているので、出力ＴＣＯＵＮＴは
１つの状態に対してのみ活動状態である。活動終末カウ
ントＴＣＯＵＮＴ４１８を記憶するために、ＯＲゲート
４１３と関連してラッチ４１２を使用する。
【０１０３】書込み状態機械３２が最初にパワーアップ
されたとき、ラッチ４１２はリセット２０６によりリセ
ットされて、そのＱ出力４２０を論理値０にセットす
る。ＰＣＴＲＳＴ４１４信号が印加されたときにも、ラ
ッチ４１２はリセットされる。ＴＣＯＵＮＴ４１８が活
動状態ハイになると、Ｑ出力４２０は論理値１になる。
ＴＣＯＵＮＴ４１８が非活動状態になった後、Ｑ出力４
２０はラッチの入力を論理値１に保持するので、ラッチ
４１２がリセット２０６によりリセットされるまで、Ｐ
ＣＴＲＴＣ２２０は論理値１のままである。図２０は、
事象カウンタ１８２をブロック線図の形態で示す。事象
カウンタ１８２は事象カウンタＳＢＵＳデコーダ４２２
と、１３ビットカウンタ４２４と、事象カウンタ終末カ
ウント選択回路４２６と、ラッチ４２８と、ＯＲゲート
４３０とを含む。事象カウンタＳＢＵＳデコーダ４２２
はカウンタ４２４と終末カウント一致回路４２６を制御
する。デコーダ４２２はＳＢＵＳ信号２０８を復号し、
カウンタ４２４をイネーブルすべきか又はリセットすべ
きかを判定し、可能な２つの事象カウンタ終末カウント
のいずれかを選択する。ＷＳＭの状態ごとのＳＢＵＳデ
コーダ４２２の動作は図１１，図１３及び図１６を参照
することにより確定できる。たとえば、図１３は、検査
状態３３８においては、ＳＢＵＳデコーダ４２２はＥＣ
ＴＲＥＲＳをセットすることにより消去終末カウントを
選択することを指示している。好ましい実施例では、事
象カウンタＳＢＵＳデコーダ４２２はランダム論理とし
て実現される。
されたとき、ラッチ４１２はリセット２０６によりリセ
ットされて、そのＱ出力４２０を論理値０にセットす
る。ＰＣＴＲＳＴ４１４信号が印加されたときにも、ラ
ッチ４１２はリセットされる。ＴＣＯＵＮＴ４１８が活
動状態ハイになると、Ｑ出力４２０は論理値１になる。
ＴＣＯＵＮＴ４１８が非活動状態になった後、Ｑ出力４
２０はラッチの入力を論理値１に保持するので、ラッチ
４１２がリセット２０６によりリセットされるまで、Ｐ
ＣＴＲＴＣ２２０は論理値１のままである。図２０は、
事象カウンタ１８２をブロック線図の形態で示す。事象
カウンタ１８２は事象カウンタＳＢＵＳデコーダ４２２
と、１３ビットカウンタ４２４と、事象カウンタ終末カ
ウント選択回路４２６と、ラッチ４２８と、ＯＲゲート
４３０とを含む。事象カウンタＳＢＵＳデコーダ４２２
はカウンタ４２４と終末カウント一致回路４２６を制御
する。デコーダ４２２はＳＢＵＳ信号２０８を復号し、
カウンタ４２４をイネーブルすべきか又はリセットすべ
きかを判定し、可能な２つの事象カウンタ終末カウント
のいずれかを選択する。ＷＳＭの状態ごとのＳＢＵＳデ
コーダ４２２の動作は図１１，図１３及び図１６を参照
することにより確定できる。たとえば、図１３は、検査
状態３３８においては、ＳＢＵＳデコーダ４２２はＥＣ
ＴＲＥＲＳをセットすることにより消去終末カウントを
選択することを指示している。好ましい実施例では、事
象カウンタＳＢＵＳデコーダ４２２はランダム論理とし
て実現される。
【０１０４】ＷＳＭ３２が新たなバイトをプログラムし
始めるか、プレコンディションし始めるか又は消去し始
めるたびに、カウンタ４２４はＳＢＵＳデコーダ４２２
によりリセットされる。リップルキャリーカウンタ４２
４は活動状態のＥＣＴＲＥＮ信号４３２によりイネーブ
ルされたときにのみカウントを増分する。カウンタ４２
４のＱ出力４３４は事象カウンタ終末カウント一致回路
４２６に供給される。
始めるか、プレコンディションし始めるか又は消去し始
めるたびに、カウンタ４２４はＳＢＵＳデコーダ４２２
によりリセットされる。リップルキャリーカウンタ４２
４は活動状態のＥＣＴＲＥＮ信号４３２によりイネーブ
ルされたときにのみカウントを増分する。カウンタ４２
４のＱ出力４３４は事象カウンタ終末カウント一致回路
４２６に供給される。
【０１０５】事象カウンタ終末カウント一致回路４２６
はＱ出力４３４を解析し、選択した終末カウントに達し
たときにそれを指示する。事象カウンタ終末カウント一
致回路４２６はとりうる２つの終末カウント、すなわ
ち、信号ＥＣＴＲＥＲＳ及びＥＣＴＲＰＧＭにより選択
される消去とプログラムを認識する。消去事象が選択さ
れたとき、事象カウンタ１８２は８０００を越える消去
パルスを印加させ、また、５０個のプログラムパルス，
プレコンディションパルス及びポストコンディションパ
ルスを印加させる。ＴＣＯＵＮＴ４３６はラッチ４２８
と、ＯＲゲート４３０とを使用してＴＣＯＵＮＴ４１８
と全く同じようにラッチされる。
はＱ出力４３４を解析し、選択した終末カウントに達し
たときにそれを指示する。事象カウンタ終末カウント一
致回路４２６はとりうる２つの終末カウント、すなわ
ち、信号ＥＣＴＲＥＲＳ及びＥＣＴＲＰＧＭにより選択
される消去とプログラムを認識する。消去事象が選択さ
れたとき、事象カウンタ１８２は８０００を越える消去
パルスを印加させ、また、５０個のプログラムパルス，
プレコンディションパルス及びポストコンディションパ
ルスを印加させる。ＴＣＯＵＮＴ４３６はラッチ４２８
と、ＯＲゲート４３０とを使用してＴＣＯＵＮＴ４１８
と全く同じようにラッチされる。
【０１０６】図２１は、アドレスカウンタ１８６をブロ
ック線図の形態で示す。書込み状態機械３２の中で、ア
ドレスカウンタ１８６は入力バッファとカウンタ双方の
機能を果たす。アドレスカウンタ１８６はＴＴＬ入力バ
ッファ４４０及び４４２と、バイパスマルチプレクサ４
４４及び４４６と、列カウンタ４４８と、列カウンタ４
５０と、ＳＢＵＳデコーダ４５２とを含む。ＴＴＬ入力
バッファ４４０及び４４２はＡ（１５：０）４４のＴＴ
ＬレベルをＣＭＯＳレベルに変換する。バッファ出力Ａ
ＩＮ（１５：０）はバイパスマルチプレクサ４４４及び
４４６のＡ入力端子に印加される。ＲＥＡＤＹ２０４が
論理値１であるとき、アドレスカウンタ１８６はアドレ
ス指定を通して流れを形成し、そこで、マルチプレクサ
４４４及び４４６のＡ入力を選択して、ＡＸ（９：０）
７２及びＡＹ（７：０）７０として出力させる。
ック線図の形態で示す。書込み状態機械３２の中で、ア
ドレスカウンタ１８６は入力バッファとカウンタ双方の
機能を果たす。アドレスカウンタ１８６はＴＴＬ入力バ
ッファ４４０及び４４２と、バイパスマルチプレクサ４
４４及び４４６と、列カウンタ４４８と、列カウンタ４
５０と、ＳＢＵＳデコーダ４５２とを含む。ＴＴＬ入力
バッファ４４０及び４４２はＡ（１５：０）４４のＴＴ
ＬレベルをＣＭＯＳレベルに変換する。バッファ出力Ａ
ＩＮ（１５：０）はバイパスマルチプレクサ４４４及び
４４６のＡ入力端子に印加される。ＲＥＡＤＹ２０４が
論理値１であるとき、アドレスカウンタ１８６はアドレ
ス指定を通して流れを形成し、そこで、マルチプレクサ
４４４及び４４６のＡ入力を選択して、ＡＸ（９：０）
７２及びＡＹ（７：０）７０として出力させる。
【０１０７】行カウンタ４５０と列カウンタ４４８は、
一体となって、メモリアレイ３６の１ブロックのバイト
ごとに独自のアドレスを生成する。各ブロックは５１２
列×１０２４行として編成されている。従って、一度に
１バイト、すなわち、８列をアドレス指定することか
ら、列カウンタ４４８は６３のカウントで終末カウント
を活動状態にする。列カウンタの終末カウント出力はア
ドレスカウンタ終末カウント信号ＡＣＴＲＴＣ２２６と
して制御装置２４０，２４２，２４４，２４６及び２４
８に結合する。同様に、行カウンタ４５０は１０２３の
カウントで終末カウントを活動状態にする。
一体となって、メモリアレイ３６の１ブロックのバイト
ごとに独自のアドレスを生成する。各ブロックは５１２
列×１０２４行として編成されている。従って、一度に
１バイト、すなわち、８列をアドレス指定することか
ら、列カウンタ４４８は６３のカウントで終末カウント
を活動状態にする。列カウンタの終末カウント出力はア
ドレスカウンタ終末カウント信号ＡＣＴＲＴＣ２２６と
して制御装置２４０，２４２，２４４，２４６及び２４
８に結合する。同様に、行カウンタ４５０は１０２３の
カウントで終末カウントを活動状態にする。
【０１０８】カウンタ４４８及び４５０は、プレコンデ
ィショニング中、冗長行８０に含まれている４つの行に
関する独自のアドレスも生成しなければならない。すな
わち、プレコンディショニングの間の行の数は１０２４
ではなく、１０２８である。従って、アドレスカウンタ
１８６は２つの異なる行端末カウント、すなわち、１０
２３のカウントと、１０２７のカウントとを認識しなけ
ればならない。アドレスカウンタ１８６はＡＮＤゲート
４５４及び４５６と、ＮＯＲゲート４５８と、ＸＮＯＲ
ゲート４６０と、ラッチ４６２とを使用して２つの行終
末カウントを認識する。第１の行終末カウント信号ＴＣ
１ ４６４は、行カウンタ４５０が１０２３に達したと
きに活動状態になる。プレコンディショニング中、４つ
の冗長行８０の全てをカウントしている間に、ＴＣ１
４６４はハイのままである。このため、ＴＣ１ ４６４
はＹデコーダ７６により冗長ビットＲＥＤＢＩＴ４６４
としても使用される。第２の行終末カウント信号ＴＣ２
４６６はＴＣ１ ４６４と、２つの行カウンタ出力Ａ
Ｑ０及びＡＱ１と、冗長ビットイネーブルＲＥＤＢＩＴ
ＥＮ４６８とから生成される。従って、ＴＣ２はプレコ
ンディショニング中のみ、そして、ＴＣ１が活動状態に
なった後、４クロックサイクルを経たときにのみ活動状
態になる。
ィショニング中、冗長行８０に含まれている４つの行に
関する独自のアドレスも生成しなければならない。すな
わち、プレコンディショニングの間の行の数は１０２４
ではなく、１０２８である。従って、アドレスカウンタ
１８６は２つの異なる行端末カウント、すなわち、１０
２３のカウントと、１０２７のカウントとを認識しなけ
ればならない。アドレスカウンタ１８６はＡＮＤゲート
４５４及び４５６と、ＮＯＲゲート４５８と、ＸＮＯＲ
ゲート４６０と、ラッチ４６２とを使用して２つの行終
末カウントを認識する。第１の行終末カウント信号ＴＣ
１ ４６４は、行カウンタ４５０が１０２３に達したと
きに活動状態になる。プレコンディショニング中、４つ
の冗長行８０の全てをカウントしている間に、ＴＣ１
４６４はハイのままである。このため、ＴＣ１ ４６４
はＹデコーダ７６により冗長ビットＲＥＤＢＩＴ４６４
としても使用される。第２の行終末カウント信号ＴＣ２
４６６はＴＣ１ ４６４と、２つの行カウンタ出力Ａ
Ｑ０及びＡＱ１と、冗長ビットイネーブルＲＥＤＢＩＴ
ＥＮ４６８とから生成される。従って、ＴＣ２はプレコ
ンディショニング中のみ、そして、ＴＣ１が活動状態に
なった後、４クロックサイクルを経たときにのみ活動状
態になる。
【０１０９】ＴＣ１ ４６４及びＴＣ２ ４６６から生
成されるＸＴＣを使用して、列カウンタ４４８をイネー
ブルする。マルチプレクサ４７０はＴＣＳｅｌｅｃｔ４
７２を使用してＴＣ１ ４６４か、ＴＣ２ ４６６を選
択する。論理値１であるとき、ＴＣＳｅｌｅｃｔ４７２
はＴＣ１ ４６４をマルチプレクサ出力ＸＴＣ４７４に
結合する。プログラミング中及び消去中には、ＴＣＳｅ
ｌｅｃｔ４７２は論理値１である。逆に、プレコンディ
ショニング中及びポストコンディショニング中には、Ｔ
ＣＳｅｌｅｃｔ４７２は論理値０である。これらのアル
ゴリズムの間、ＴＣ２ ４６６はマルチプレクサ出力Ｘ
ＴＣ４７４に結合する。ＴＣＳｅｌｅｃｔ４７２は選択
論理４７１の出力である。選択論理４７１はＰＲＥＣＥ
Ｎ及びＥＲＥＮを使用してＴＣＳｅｌｅｃｔ４７２を発
生する。好ましい実施例では、選択論理４７１をランダ
ム論理として実現する。
成されるＸＴＣを使用して、列カウンタ４４８をイネー
ブルする。マルチプレクサ４７０はＴＣＳｅｌｅｃｔ４
７２を使用してＴＣ１ ４６４か、ＴＣ２ ４６６を選
択する。論理値１であるとき、ＴＣＳｅｌｅｃｔ４７２
はＴＣ１ ４６４をマルチプレクサ出力ＸＴＣ４７４に
結合する。プログラミング中及び消去中には、ＴＣＳｅ
ｌｅｃｔ４７２は論理値１である。逆に、プレコンディ
ショニング中及びポストコンディショニング中には、Ｔ
ＣＳｅｌｅｃｔ４７２は論理値０である。これらのアル
ゴリズムの間、ＴＣ２ ４６６はマルチプレクサ出力Ｘ
ＴＣ４７４に結合する。ＴＣＳｅｌｅｃｔ４７２は選択
論理４７１の出力である。選択論理４７１はＰＲＥＣＥ
Ｎ及びＥＲＥＮを使用してＴＣＳｅｌｅｃｔ４７２を発
生する。好ましい実施例では、選択論理４７１をランダ
ム論理として実現する。
【０１１０】行カウンタ４５０と列４４８は共に並列ロ
ード式の線形カウンタであり、ここではそれらのカウン
タについて詳細には説明しない。カウンタ４４８及び４
５０の動作はＳＢＵＳデコーダ４５８と、アドレスラッ
チイネーブルＡＬＥ２２４とにより制御される。ＡＬＥ
２２４が活動状態になると、バッファ４４０及び４４２
の出力であるＡＩＮ（５：０）はカウンタ４４８にロー
ドされる。アドレスラッチイネーブル信号ＡＬＥ２２４
は指令状態機械６０により発生され、プログラム指令が
開始するたびに活動状態になる。２つのＳＢＵＳ復号信
号ＡＣＲＳＴ及びＡＣＴＲＥＮはカウンタ４４８及び４
５０のリセットとイネーブルをそれぞれ制御する。ＳＢ
ＵＳデコーダ４５２は冗長ビットイネーブルＲＥＤＢＩ
ＴＥＮをさらに発生する。プログラム中、プレコンディ
ション中及び消去中のＳＢＵＳデコーダ４５２の動作
は、図８，図１０，図１２及び図１４を参照することに
より理解できる。たとえば、プレコンディショニングア
ルゴリズムのアドレス増分状態３１６では、ＡＣＴＲＥ
Ｎは論理値１である。好ましい実施例では、ＳＢＵＳデ
コーダ４５２をランダム論理として実現する。
ード式の線形カウンタであり、ここではそれらのカウン
タについて詳細には説明しない。カウンタ４４８及び４
５０の動作はＳＢＵＳデコーダ４５８と、アドレスラッ
チイネーブルＡＬＥ２２４とにより制御される。ＡＬＥ
２２４が活動状態になると、バッファ４４０及び４４２
の出力であるＡＩＮ（５：０）はカウンタ４４８にロー
ドされる。アドレスラッチイネーブル信号ＡＬＥ２２４
は指令状態機械６０により発生され、プログラム指令が
開始するたびに活動状態になる。２つのＳＢＵＳ復号信
号ＡＣＲＳＴ及びＡＣＴＲＥＮはカウンタ４４８及び４
５０のリセットとイネーブルをそれぞれ制御する。ＳＢ
ＵＳデコーダ４５２は冗長ビットイネーブルＲＥＤＢＩ
ＴＥＮをさらに発生する。プログラム中、プレコンディ
ション中及び消去中のＳＢＵＳデコーダ４５２の動作
は、図８，図１０，図１２及び図１４を参照することに
より理解できる。たとえば、プレコンディショニングア
ルゴリズムのアドレス増分状態３１６では、ＡＣＴＲＥ
Ｎは論理値１である。好ましい実施例では、ＳＢＵＳデ
コーダ４５２をランダム論理として実現する。
【０１１１】図２２は、ＣＡＭ８２及びＹデコーダ７６
の一部分５００を示す。この部分５００はプレコンディ
ショニング中に２つの機能を実行するために使用され
る。まず、第１に、この部分５００は短絡行を冗長行と
置換えるのを阻止する。第２に、プレコンディショニン
グ中、この部分５００は短絡アドレスがアドレス指定さ
れたことを書込み状態機械３２に報知する。冗長行イネ
ーブル信号ＲＲＥＮ（４：１）５０２は双方の機能を実
行するために使用される。ＲＲＥＮ（４：１）５０２は
ＣＡＭレジスタ５０４により発生される。図２２には１
つのＣＡＭレジスタ５０４のみを示す。
の一部分５００を示す。この部分５００はプレコンディ
ショニング中に２つの機能を実行するために使用され
る。まず、第１に、この部分５００は短絡行を冗長行と
置換えるのを阻止する。第２に、プレコンディショニン
グ中、この部分５００は短絡アドレスがアドレス指定さ
れたことを書込み状態機械３２に報知する。冗長行イネ
ーブル信号ＲＲＥＮ（４：１）５０２は双方の機能を実
行するために使用される。ＲＲＥＮ（４：１）５０２は
ＣＡＭレジスタ５０４により発生される。図２２には１
つのＣＡＭレジスタ５０４のみを示す。
【０１１２】ＣＡＭレジスタ５０４はメモリアレイ３６
の中の欠陥のある１つの行のアドレスを記憶する。それ
ぞれのＣＡＭレジスタ５０４はアドレス信号ＡＸ（９：
０）７２及びＡＹ（５：０）７０をそのＣＡＭレジスタ
が記憶しているアドレスと比較する。一致が起こると、
ＣＡＭレジスタ５０４は４つの冗長行イネーブル信号Ｒ
ＲＥＮ（４：１）５０２の１つを介して冗長行８０の１
つを起動する。ＣＡＭレジスタ５０４は多数の比較器５
０６を使用して機能を実現する。各比較器５０６は１つ
のアドレスビットＡＸ（９：０）７２又はＡＹ（５：
０）７０をＣＡＭビット５０８により記憶されている値
と比較する。排他的ＮＯＲゲートＸＮＯＲ５１０はその
比較を実行して、アドレスビットとＣＡＭビット５０８
が一致するときに論理値１を出力する。各比較器５０６
からの出力５１２をＡＮＤゲート５１４により論理積演
算する。それぞれの比較器５０６が一致を指示したと
き、ＡＮＤゲート５１４はその出力を活動状態ハイに
し、それにより、関連する冗長行を起動する。
の中の欠陥のある１つの行のアドレスを記憶する。それ
ぞれのＣＡＭレジスタ５０４はアドレス信号ＡＸ（９：
０）７２及びＡＹ（５：０）７０をそのＣＡＭレジスタ
が記憶しているアドレスと比較する。一致が起こると、
ＣＡＭレジスタ５０４は４つの冗長行イネーブル信号Ｒ
ＲＥＮ（４：１）５０２の１つを介して冗長行８０の１
つを起動する。ＣＡＭレジスタ５０４は多数の比較器５
０６を使用して機能を実現する。各比較器５０６は１つ
のアドレスビットＡＸ（９：０）７２又はＡＹ（５：
０）７０をＣＡＭビット５０８により記憶されている値
と比較する。排他的ＮＯＲゲートＸＮＯＲ５１０はその
比較を実行して、アドレスビットとＣＡＭビット５０８
が一致するときに論理値１を出力する。各比較器５０６
からの出力５１２をＡＮＤゲート５１４により論理積演
算する。それぞれの比較器５０６が一致を指示したと
き、ＡＮＤゲート５１４はその出力を活動状態ハイに
し、それにより、関連する冗長行を起動する。
【０１１３】ゲート５１６はＲＲＥＮ（４：１）５０２
の論理和をとって、冗長行信号ＲＲ５１８を発生する。
冗長行がイネーブルされるたびに、ＲＲ５１８は論理値
１になる。ＲＲ５１８をプレコンディションイネーブル
信号ＰＲＥＣＥＮ２６０と組合わせて、ＴＷＯＲＯＷ２
３６を発生する。その結果、ＴＷＯＲＯＷはプレコンデ
ィショニング中と、短絡行がアドレス指定されたときに
限って活動状態になる。
の論理和をとって、冗長行信号ＲＲ５１８を発生する。
冗長行がイネーブルされるたびに、ＲＲ５１８は論理値
１になる。ＲＲ５１８をプレコンディションイネーブル
信号ＰＲＥＣＥＮ２６０と組合わせて、ＴＷＯＲＯＷ２
３６を発生する。その結果、ＴＷＯＲＯＷはプレコンデ
ィショニング中と、短絡行がアドレス指定されたときに
限って活動状態になる。
【０１１４】冗長行イネーブル信号５０２はアドレス変
換テーブル５２０により１６ビットアドレスに変換され
る。アドレス変換テーブル５２０は選択した冗長行に関
する１６ビットアドレスＣＲＲ（１６：０）５２２を出
力する。プログラミング及び消去の間、ＣＲＲ（１６：
０）５２２はマルチプレクサ５２４を通過して、アレイ
アドレス信号ＡＡ（１６：０）５２６として出力され
る。ＡＡ（１６：０）５２６はメモリアレイ３６に印加
される。ところが、プレコンディショニング中には、Ｃ
ＲＲ（１６：０）５２２はアレイアドレス信号５２６と
して出力されない。プレコンディショニングの間、ＮＯ
ＳＷＡＰ５２８はアレイアドレス信号５２６としてアド
レスカウンタ信号ＡＱ（１５：０）及びＲＥＤＢＩＴを
選択する。
換テーブル５２０により１６ビットアドレスに変換され
る。アドレス変換テーブル５２０は選択した冗長行に関
する１６ビットアドレスＣＲＲ（１６：０）５２２を出
力する。プログラミング及び消去の間、ＣＲＲ（１６：
０）５２２はマルチプレクサ５２４を通過して、アレイ
アドレス信号ＡＡ（１６：０）５２６として出力され
る。ＡＡ（１６：０）５２６はメモリアレイ３６に印加
される。ところが、プレコンディショニング中には、Ｃ
ＲＲ（１６：０）５２２はアレイアドレス信号５２６と
して出力されない。プレコンディショニングの間、ＮＯ
ＳＷＡＰ５２８はアレイアドレス信号５２６としてアド
レスカウンタ信号ＡＱ（１５：０）及びＲＥＤＢＩＴを
選択する。
【０１１５】ＳＢＵＳデコーダ５３０はＰＲＥＣＥＮ２
６０とＮＯＳＷＡＰ５２８を発生する。これら２つの信
号はプレコンディショニング中は終始活動状態である
が、その他の場合には非活動状態である。好ましい一実
施例では、ＳＢＵＳデコーダ５３０をランダム論理とし
て実現する。
６０とＮＯＳＷＡＰ５２８を発生する。これら２つの信
号はプレコンディショニング中は終始活動状態である
が、その他の場合には非活動状態である。好ましい一実
施例では、ＳＢＵＳデコーダ５３０をランダム論理とし
て実現する。
【０１１６】図２３は、基準セル選択回路１９４の一実
施例と、この回路とメモリアレイ３６及びセンス増幅器
７８との関係をブロック線図の形態で示す。アレイ３６
の８つのセルを一度に検査するためには、この回路１９
４が８つ必要である。基準セル選択回路１９４は制御装
置２４２，２４４，２４６及び２４８にとりうる２つの
基準セルの一方を選択させる。プレコンディション制御
装置２４４は、短絡行が現在アドレス指定されているか
否かに従って、２種類のセルを共に使用する。プレコン
ディショニング中、欠陥のない行がアドレス指定された
とき、回路１９４は基準セルを正規の閾値電圧と結合す
る。ところが、短絡行がアドレス指定されたときには、
回路１９４は、正規の閾値電圧より低いが、消去中の短
絡行の急速な過剰消去を阻止するには十分である閾値電
圧を有する短絡基準セルをセンス増幅器７８に結合す
る。消去制御装置２４６とプログラム制御装置２４０
は、共に、１種類の基準セルのみを使用する。プログラ
ム制御装置２４０は５ボルトの閾値電圧を有する基準セ
ルを使用し、一方、消去制御装置２４６は約３ボルトの
閾値電圧を有する基準セルを使用する。
施例と、この回路とメモリアレイ３６及びセンス増幅器
７８との関係をブロック線図の形態で示す。アレイ３６
の８つのセルを一度に検査するためには、この回路１９
４が８つ必要である。基準セル選択回路１９４は制御装
置２４２，２４４，２４６及び２４８にとりうる２つの
基準セルの一方を選択させる。プレコンディション制御
装置２４４は、短絡行が現在アドレス指定されているか
否かに従って、２種類のセルを共に使用する。プレコン
ディショニング中、欠陥のない行がアドレス指定された
とき、回路１９４は基準セルを正規の閾値電圧と結合す
る。ところが、短絡行がアドレス指定されたときには、
回路１９４は、正規の閾値電圧より低いが、消去中の短
絡行の急速な過剰消去を阻止するには十分である閾値電
圧を有する短絡基準セルをセンス増幅器７８に結合す
る。消去制御装置２４６とプログラム制御装置２４０
は、共に、１種類の基準セルのみを使用する。プログラ
ム制御装置２４０は５ボルトの閾値電圧を有する基準セ
ルを使用し、一方、消去制御装置２４６は約３ボルトの
閾値電圧を有する基準セルを使用する。
【０１１７】基準セル選択回路１９４はＳＢＵＳデコー
ダ５５０及び５５２と、ＶＰＸ選択回路５５４と、短絡
基準セル５５６と、正常基準セル５５８と、トランジス
タ５６０及び５６２とを含む。基準セル５５６及び５５
８はフラッシュメモリセルである。これら２つのセルの
相違はその閾値電圧のレベルにある。短絡基準セル５５
６は約３．１ボルトの閾値電圧レベルを有する。これは
短絡メモリセルの急速な過剰消去を阻止するには十分な
ほど高いが、欠陥のないセルがプレコンディションされ
る５．３ボルトのレベルよりはるかに容易に到達できる
レベルである。短絡基準セル５５６の電圧レベルは消去
検査にも適している。このため、セル５５６を消去検査
基準セル５５６ともいう。正常基準セル５５８は約５．
３ボルトの閾値電圧を有する。この閾値電圧はプログラ
ミングにも適している。従って、このセル５５８をプロ
グラム検査基準セル５５８ともいう。
ダ５５０及び５５２と、ＶＰＸ選択回路５５４と、短絡
基準セル５５６と、正常基準セル５５８と、トランジス
タ５６０及び５６２とを含む。基準セル５５６及び５５
８はフラッシュメモリセルである。これら２つのセルの
相違はその閾値電圧のレベルにある。短絡基準セル５５
６は約３．１ボルトの閾値電圧レベルを有する。これは
短絡メモリセルの急速な過剰消去を阻止するには十分な
ほど高いが、欠陥のないセルがプレコンディションされ
る５．３ボルトのレベルよりはるかに容易に到達できる
レベルである。短絡基準セル５５６の電圧レベルは消去
検査にも適している。このため、セル５５６を消去検査
基準セル５５６ともいう。正常基準セル５５８は約５．
３ボルトの閾値電圧を有する。この閾値電圧はプログラ
ミングにも適している。従って、このセル５５８をプロ
グラム検査基準セル５５８ともいう。
【０１１８】ＳＢＵＳデコーダ５５２はＶＰＸ選択回路
５５４と関連して短絡基準セル５５６か、正常基準セル
５５８を選択する。回路５５４はＶＰＸ５６４の電圧レ
ベルを確定する。ＶＰＸ５６４はＳＢＵＳデコーダ５５
２への入力の１つである。ＴＷＯＲＯＷ２３６が活動状
態となっているプレコンディショニング中、ＶＰＸ５６
４は短絡基準セル５５６のゲートに対して適切な電圧レ
ベルに設定される。すなわち、ＶＰＸ５６４は基準セル
５５６を読取れるほど十分に高いが、基準セル５５６が
時間の経過に伴ってゆっくりとプログラムされ、セルの
閾値電圧を偶発的に変化させてしまうのを阻止するのに
十分な低さであるレベルに設定されるのである。好まし
い一実施例においては、ＴＷＯＲＯＷ２３６が活動状態
であるプレコンディショニングの間には、ＶＰＸ５６４
は約５ボルトに設定される。消去検査の間にも、ＶＰＸ
５６４は５ボルトに設定される。欠陥のないセルのプレ
コンディショニングの間、すなわち、ＴＷＯＲＯＷ２３
６が非活動状態であるときには、ＶＰＸ５６４は基準セ
ル５５８を読取れるほどには高いが、読取り中に基準セ
ルがゆっくりとプログラムされるのを阻止するのには十
分なほど低いレベルに設定される。好ましい一実施例に
おいては、ＶＰＸ５６４を約７ボルトに設定する。プロ
グラム検査中にも、ＶＰＸ５６４は７ボルトに設定され
る。次の表２は、ＶＰＸ選択回路５５４の動作を要約し
て示す。
５５４と関連して短絡基準セル５５６か、正常基準セル
５５８を選択する。回路５５４はＶＰＸ５６４の電圧レ
ベルを確定する。ＶＰＸ５６４はＳＢＵＳデコーダ５５
２への入力の１つである。ＴＷＯＲＯＷ２３６が活動状
態となっているプレコンディショニング中、ＶＰＸ５６
４は短絡基準セル５５６のゲートに対して適切な電圧レ
ベルに設定される。すなわち、ＶＰＸ５６４は基準セル
５５６を読取れるほど十分に高いが、基準セル５５６が
時間の経過に伴ってゆっくりとプログラムされ、セルの
閾値電圧を偶発的に変化させてしまうのを阻止するのに
十分な低さであるレベルに設定されるのである。好まし
い一実施例においては、ＴＷＯＲＯＷ２３６が活動状態
であるプレコンディショニングの間には、ＶＰＸ５６４
は約５ボルトに設定される。消去検査の間にも、ＶＰＸ
５６４は５ボルトに設定される。欠陥のないセルのプレ
コンディショニングの間、すなわち、ＴＷＯＲＯＷ２３
６が非活動状態であるときには、ＶＰＸ５６４は基準セ
ル５５８を読取れるほどには高いが、読取り中に基準セ
ルがゆっくりとプログラムされるのを阻止するのには十
分なほど低いレベルに設定される。好ましい一実施例に
おいては、ＶＰＸ５６４を約７ボルトに設定する。プロ
グラム検査中にも、ＶＰＸ５６４は７ボルトに設定され
る。次の表２は、ＶＰＸ選択回路５５４の動作を要約し
て示す。
【０１１９】
【０１２０】ＳＢＵＳデコーダ５５２はＶＰＸ５６４
と、ＴＷＯＲＯＷ２３６とを使用して基準セル５５６
か、基準セル５５８を選択する。ＳＢＵＳデコーダ５５
２は、基準セル５５６及び５５８をオン／オフする出力
ＥＶＧＡＴＥ及びＰＶＧＡＴＥを介してデコーダとして
の機能を実行する。短絡行がプレコンディショニングさ
れているプレコンディショニングの間には、ＳＢＵＳデ
コーダ５５２はＥＶＧＡＴＥを５ボルトに設定すると共
に、ＰＶＧＡＴＥを０ボルトに設定する。言いかえれ
ば、ＳＢＵＳデコーダ５５２は基準セル５５６をターン
オンし、基準セル５５８をオフするのである。ＳＢＵＳ
デコーダ５５２は、消去検査中にも、ＥＶＡＧＡＴＥと
ＰＶＧＡＴＥをそれと同じレベルに設定する。欠陥のな
い行をプレコンディション検査する場合、ＳＢＵＳデコ
ーダ５５２はＥＶＡＧＡＴＥを０ボルトに、また、ＰＶ
ＧＡＴＥを７ボルトにそれぞれ設定する。これにより、
基準セル５５６はターンオフし、基準セル５５８はター
ンオンする。プログラム検査中、ＳＢＵＳデコーダは同
じレベルを出力する。
と、ＴＷＯＲＯＷ２３６とを使用して基準セル５５６
か、基準セル５５８を選択する。ＳＢＵＳデコーダ５５
２は、基準セル５５６及び５５８をオン／オフする出力
ＥＶＧＡＴＥ及びＰＶＧＡＴＥを介してデコーダとして
の機能を実行する。短絡行がプレコンディショニングさ
れているプレコンディショニングの間には、ＳＢＵＳデ
コーダ５５２はＥＶＧＡＴＥを５ボルトに設定すると共
に、ＰＶＧＡＴＥを０ボルトに設定する。言いかえれ
ば、ＳＢＵＳデコーダ５５２は基準セル５５６をターン
オンし、基準セル５５８をオフするのである。ＳＢＵＳ
デコーダ５５２は、消去検査中にも、ＥＶＡＧＡＴＥと
ＰＶＧＡＴＥをそれと同じレベルに設定する。欠陥のな
い行をプレコンディション検査する場合、ＳＢＵＳデコ
ーダ５５２はＥＶＡＧＡＴＥを０ボルトに、また、ＰＶ
ＧＡＴＥを７ボルトにそれぞれ設定する。これにより、
基準セル５５６はターンオフし、基準セル５５８はター
ンオンする。プログラム検査中、ＳＢＵＳデコーダは同
じレベルを出力する。
【０１２１】表３は、プレコンディショニング中のＳＢ
ＵＳデコーダ５５２の動作を要約して示す。
ＵＳデコーダ５５２の動作を要約して示す。
【０１２２】
【０１２３】ＳＢＵＳデコーダ５５０は基準セル５５６
及び５５８をセンス増幅器５７０の基準入力端子に結合
する。ＳＢＵＳデコーダ５５０はこのタスクをトランジ
スタ５６０及び５６２を介して実行する。各トランジス
タ５６０及び５６２は、オンされたとき、基準セル５５
６及び５５８をセンス増幅器５７０に結合する。ＳＢＵ
Ｓデコーダ５５０はその出力ＳＨＯＲＴＯＮ５７２及び
ＮＯＲＭＡＬＯＮ５７４によってトランジスタ５６０及
び５６２をオンする。プレコンディショニング中、ＳＢ
ＵＳデコーダ５５０はＳＨＯＲＴＯＮ５７２を５ボルト
にして、短絡行がアドレス指定されたとき、基準セル５
５６をセンス増幅器５７０に結合する。消去検査の間に
も、ＳＨＯＲＴＯＮ５７２は５ボルトに設定される。逆
に、正常な行のプレコンディション検査の間には、ＮＯ
ＲＭＡＬＯＮは５ボルトに、ＳＨＯＲＴＯＮは０ボルト
にそれぞれ設定される。これにより、正常基準セル５５
８はセンス増幅器５７０の基準入力端子に結合する。
及び５５８をセンス増幅器５７０の基準入力端子に結合
する。ＳＢＵＳデコーダ５５０はこのタスクをトランジ
スタ５６０及び５６２を介して実行する。各トランジス
タ５６０及び５６２は、オンされたとき、基準セル５５
６及び５５８をセンス増幅器５７０に結合する。ＳＢＵ
Ｓデコーダ５５０はその出力ＳＨＯＲＴＯＮ５７２及び
ＮＯＲＭＡＬＯＮ５７４によってトランジスタ５６０及
び５６２をオンする。プレコンディショニング中、ＳＢ
ＵＳデコーダ５５０はＳＨＯＲＴＯＮ５７２を５ボルト
にして、短絡行がアドレス指定されたとき、基準セル５
５６をセンス増幅器５７０に結合する。消去検査の間に
も、ＳＨＯＲＴＯＮ５７２は５ボルトに設定される。逆
に、正常な行のプレコンディション検査の間には、ＮＯ
ＲＭＡＬＯＮは５ボルトに、ＳＨＯＲＴＯＮは０ボルト
にそれぞれ設定される。これにより、正常基準セル５５
８はセンス増幅器５７０の基準入力端子に結合する。
【０１２４】次の表４は、プレコンディショニング中の
ＳＢＵＳデコーダ５５０の動作を要約して示す。
ＳＢＵＳデコーダ５５０の動作を要約して示す。
【０１２５】
【０１２６】消去アルゴリズムの間及びプログラムアル
ゴリズムの間に希望の通りに実行するためには、ＳＢＵ
Ｓデコーダ５５０及び５５２を表２，表３及び表４の記
述とはわずかに変形しなければならない。それらのアル
ゴリズム及びプレコンディショニング中の回路１９４の
動作を先に説明してあるので、そのような変形は自明の
はずである。
ゴリズムの間に希望の通りに実行するためには、ＳＢＵ
Ｓデコーダ５５０及び５５２を表２，表３及び表４の記
述とはわずかに変形しなければならない。それらのアル
ゴリズム及びプレコンディショニング中の回路１９４の
動作を先に説明してあるので、そのような変形は自明の
はずである。
【０１２７】図２５は、データラッチ／比較器回路
（「ＤＬＣ」）１９０をブロック線図の形態で示す。Ｄ
ＬＣ１９０は、データビットごとに１つずつの８つのラ
ッチ／比較器回路７００ａ〜７００ｈと、ＤＬＣ ＳＢ
ＵＳデコーダ７０２，７０４及び７０６と、ＡＮＤゲー
ト７０８と、マルチプレクサ７１０と、ラッチ７１２を
含む。マイクロプロセッサ９９９は、ＣＥＢ４８及びＷ
ＥＢ５０を活動状態に保持しつつ、データ線データ
（７：０）４６を介してフラッシュメモリ３０に指令を
書込む。活動状態のＣＥＢ４８と、活動状態のＷＥＢ５
０は各ＤＬＣラッチ／比較器回路７００ａ〜７００ｈの
中のＴＴＬ入力バッファ７１４ａ〜７１４ｈをイネーブ
ルして、データ線４６のデータをＣＭＯＳ信号ＤＡＴＡ
ＩＮ（７：０）４７に変換する。
（「ＤＬＣ」）１９０をブロック線図の形態で示す。Ｄ
ＬＣ１９０は、データビットごとに１つずつの８つのラ
ッチ／比較器回路７００ａ〜７００ｈと、ＤＬＣ ＳＢ
ＵＳデコーダ７０２，７０４及び７０６と、ＡＮＤゲー
ト７０８と、マルチプレクサ７１０と、ラッチ７１２を
含む。マイクロプロセッサ９９９は、ＣＥＢ４８及びＷ
ＥＢ５０を活動状態に保持しつつ、データ線データ
（７：０）４６を介してフラッシュメモリ３０に指令を
書込む。活動状態のＣＥＢ４８と、活動状態のＷＥＢ５
０は各ＤＬＣラッチ／比較器回路７００ａ〜７００ｈの
中のＴＴＬ入力バッファ７１４ａ〜７１４ｈをイネーブ
ルして、データ線４６のデータをＣＭＯＳ信号ＤＡＴＡ
ＩＮ（７：０）４７に変換する。
【０１２８】ＤＡＴＡＩＮ（７：０）４７がプログラム
指令又は消去指令を表す場合、ＣＳＭ６０はデータラッ
チイネーブル信号ＤＬＥ７１６を活動状態にする。ＤＬ
Ｅ７１６が活動状態になると、ＴＴＬバッファ７１４ａ
〜７１４ｈからのデータはラッチ７１８ａ〜７１８ｈに
クロッキングされる。プログラム検査中、ラッチ／比較
器回路７００ａ〜７００ｈは次のように動作する。消去
信号２０２は非活動状態であり、マルチプレクサ７２０
ａ〜７２０ｈのＩ／Ｏ出力をマルチプレクサの出力とし
て選択する。そこで、ラッチ７１８ａ〜７１８ｈに記憶
されているデータは比較器７２２ａ〜７２２ｈのＬＡＴ
入力端子に印加される。
指令又は消去指令を表す場合、ＣＳＭ６０はデータラッ
チイネーブル信号ＤＬＥ７１６を活動状態にする。ＤＬ
Ｅ７１６が活動状態になると、ＴＴＬバッファ７１４ａ
〜７１４ｈからのデータはラッチ７１８ａ〜７１８ｈに
クロッキングされる。プログラム検査中、ラッチ／比較
器回路７００ａ〜７００ｈは次のように動作する。消去
信号２０２は非活動状態であり、マルチプレクサ７２０
ａ〜７２０ｈのＩ／Ｏ出力をマルチプレクサの出力とし
て選択する。そこで、ラッチ７１８ａ〜７１８ｈに記憶
されているデータは比較器７２２ａ〜７２２ｈのＬＡＴ
入力端子に印加される。
【０１２９】比較器出力ＭＡＴＣＨ（７：０）２３２
は、プログラムデータの各ビットがセンスアンプ出力Ｓ
ＯＵＴ（７：０）２２８と一致するか否かを指示する。
比較器７２２ａ〜７２２ｈごとに、２つの比較器入力Ｓ
ＯＵＴ及びＬＡＴが一致する場合は、比較器の出力は論
理値１になる。比較器入力が一致しない場合には、出力
は論理値０になる。プログラム検査中、先に説明した比
較器７２２ａ〜７２２ｈの動作は活動状態のプログラム
検査信号ＰＧＶＥＲ７２４によって変更される。表５か
らわかるように、ＰＧＶＥＲ７２４が活動状態である場
合、セルが論理値０にあり且つビットが論理値０である
ことが望まれるときに、比較器７２２ａ〜７２２ｈは論
理値１を出力する。書込み状態機械３２はプログラム動
作中にプログラムされたビットを消去できないので、こ
の状況においては、比較器７２２ａ〜７２２ｈは一致を
指示する。
は、プログラムデータの各ビットがセンスアンプ出力Ｓ
ＯＵＴ（７：０）２２８と一致するか否かを指示する。
比較器７２２ａ〜７２２ｈごとに、２つの比較器入力Ｓ
ＯＵＴ及びＬＡＴが一致する場合は、比較器の出力は論
理値１になる。比較器入力が一致しない場合には、出力
は論理値０になる。プログラム検査中、先に説明した比
較器７２２ａ〜７２２ｈの動作は活動状態のプログラム
検査信号ＰＧＶＥＲ７２４によって変更される。表５か
らわかるように、ＰＧＶＥＲ７２４が活動状態である場
合、セルが論理値０にあり且つビットが論理値０である
ことが望まれるときに、比較器７２２ａ〜７２２ｈは論
理値１を出力する。書込み状態機械３２はプログラム動
作中にプログラムされたビットを消去できないので、こ
の状況においては、比較器７２２ａ〜７２２ｈは一致を
指示する。
【０１３０】
【０１３１】ＡＮＤゲート７０８によりＭＡＴＣＨ
（７：０）２３２の論理積をとる。ＡＮＤゲート７０８
の出力であるＷＭＡＴＣＨ２３０は、ＳＯＵＴ（７：
０）２２８とＤＡＴＡＩＮ（７：０）４７の各ビットが
一致するときは論理値１であり、ＳＯＵＴ（７：０）２
２８とＤＡＴＡＩＮ（７：０）４７とが一致しないとき
には論理値０である。ＡＮＤゲート７０８の出力は出力
マルチプレクサ７１０のＩ１入力端子に印加される。マ
ルチプレクサ７１０のＩ１入力は活動状態のＣＭＰＥＮ
信号７２６によりマルチプレクサ出力として選択され
る。プログラム検査中、ＣＭＰＥＮ７２６は活動状態で
あり、ＡＮＤゲートの出力７０８をラッチ７２８を介し
て送り出し、ＷＭＡＴＣＨ信号２３０の論理状態を制御
する。
（７：０）２３２の論理積をとる。ＡＮＤゲート７０８
の出力であるＷＭＡＴＣＨ２３０は、ＳＯＵＴ（７：
０）２２８とＤＡＴＡＩＮ（７：０）４７の各ビットが
一致するときは論理値１であり、ＳＯＵＴ（７：０）２
２８とＤＡＴＡＩＮ（７：０）４７とが一致しないとき
には論理値０である。ＡＮＤゲート７０８の出力は出力
マルチプレクサ７１０のＩ１入力端子に印加される。マ
ルチプレクサ７１０のＩ１入力は活動状態のＣＭＰＥＮ
信号７２６によりマルチプレクサ出力として選択され
る。プログラム検査中、ＣＭＰＥＮ７２６は活動状態で
あり、ＡＮＤゲートの出力７０８をラッチ７２８を介し
て送り出し、ＷＭＡＴＣＨ信号２３０の論理状態を制御
する。
【０１３２】プログラム制御装置２４０が検査遅延状態
３７０から出るとき、ＷＭＡＴＣＨ２３０はラッチ７２
８により記憶される。ラッチ７２８のＱ出力はマルチプ
レクサ７１０のＩ０入力端子へ戻る。ＣＭＰＥＮ７２６
が非活動状態になると、マルチプレクサ７１０のＩ０入
力が選択されて、ラッチ７２８を制御するようになる。
ＷＭＡＴＣＨ２３０はリセット２０６によりリセットさ
れる。
３７０から出るとき、ＷＭＡＴＣＨ２３０はラッチ７２
８により記憶される。ラッチ７２８のＱ出力はマルチプ
レクサ７１０のＩ０入力端子へ戻る。ＣＭＰＥＮ７２６
が非活動状態になると、マルチプレクサ７１０のＩ０入
力が選択されて、ラッチ７２８を制御するようになる。
ＷＭＡＴＣＨ２３０はリセット２０６によりリセットさ
れる。
【０１３３】他の検査動作の間のデータラッチ／比較器
回路７００ａ〜７００ｈの動作は、次に述べる例外を除
いて、先にプログラム検査について説明した動作に類似
している。第１に、消去検査中は、マルチプレクサ７２
０ａ〜７２０ｈのＩ１入力はＲＥＦＤＡＴ７３０により
論理値１に設定されるが、プレコンディション及びポス
トコンディション検査の間には論理値０に設定される。
これにより、センスアップ出力ＳＯＵＴ（７：０）２２
８と比較する対象である電圧基準を確定するのでる。第
２に、活動状態の消去２０８は比較器７２２ａ〜７２２
ｈへの出力としてマルチプレクサ７２０ａ〜７２０ｈの
Ｉ１入力を選択する。第３に、ＰＧＶＥＲ７２４は非活
動状態であるので、比較器７２２ａ〜７２２ｈは変更な
く動作できる。
回路７００ａ〜７００ｈの動作は、次に述べる例外を除
いて、先にプログラム検査について説明した動作に類似
している。第１に、消去検査中は、マルチプレクサ７２
０ａ〜７２０ｈのＩ１入力はＲＥＦＤＡＴ７３０により
論理値１に設定されるが、プレコンディション及びポス
トコンディション検査の間には論理値０に設定される。
これにより、センスアップ出力ＳＯＵＴ（７：０）２２
８と比較する対象である電圧基準を確定するのでる。第
２に、活動状態の消去２０８は比較器７２２ａ〜７２２
ｈへの出力としてマルチプレクサ７２０ａ〜７２０ｈの
Ｉ１入力を選択する。第３に、ＰＧＶＥＲ７２４は非活
動状態であるので、比較器７２２ａ〜７２２ｈは変更な
く動作できる。
【０１３４】ＤＬＣ ＳＢＵＳデコーダ７３０，７２４
及び７２６はデータラッチ／比較器回路７００ａ〜７０
０ｈの動作を制御するのを助ける。ＤＬＣ ＳＢＵＳデ
コーダ２８２，２８４及び２８６の動作は図８，図１１
及び図１３を参照することにより確定できる。たとえ
ば、図１３は、検査状態３３８においてはＤＬＣ ＳＢ
ＵＳデコーダ７０６がＣＭＰＥＮ７２６をハイに設定す
ることを指示している。好ましい一実施例では、ＤＬＣ
ＳＢＵＳデコーダ７２０，７０４及び７０６をランダ
ム論理として実現する。
及び７２６はデータラッチ／比較器回路７００ａ〜７０
０ｈの動作を制御するのを助ける。ＤＬＣ ＳＢＵＳデ
コーダ２８２，２８４及び２８６の動作は図８，図１１
及び図１３を参照することにより確定できる。たとえ
ば、図１３は、検査状態３３８においてはＤＬＣ ＳＢ
ＵＳデコーダ７０６がＣＭＰＥＮ７２６をハイに設定す
ることを指示している。好ましい一実施例では、ＤＬＣ
ＳＢＵＳデコーダ７２０，７０４及び７０６をランダ
ム論理として実現する。
【０１３５】図２６は、状態レジスタ１８８をブロック
線図の形態で示す。状態レジスタ１８８はクロック発生
器７４０と、３つの出力ラッチ７４２ａ〜７４２ｃと、
状態レジスタＳＢＵＳデコーダ７４４及び７４６と、ラ
ッチ７４８及び７５０と、ＯＲゲート７５２及び７５４
と、インバータ７５６とを含む。状態レジスタ出力７５
８，７６０及び７６２は出力イネーブルバー信号ＯＥＢ
５２に対して同期される。クロック発生器７４０は、Ｏ
ＥＢ５２がトグルするたびに１組のクロックパルスのＰ
Ｈ′１／ＰＨ′２ ７６４を発生することにより、それ
らの信号を同期させる。クロックパルスＰＨ′１／Ｐ
Ｈ′２ ７６４は出力ラッチ７４２ａ〜７４２ｃへのデ
ータのクロッキングを制御する。従って、出力ラッチ７
４２ａ〜７４２ｃから有効データを読取るためにはＯＥ
Ｂ５２をトグルしなければならないことがわかるであろ
う。
線図の形態で示す。状態レジスタ１８８はクロック発生
器７４０と、３つの出力ラッチ７４２ａ〜７４２ｃと、
状態レジスタＳＢＵＳデコーダ７４４及び７４６と、ラ
ッチ７４８及び７５０と、ＯＲゲート７５２及び７５４
と、インバータ７５６とを含む。状態レジスタ出力７５
８，７６０及び７６２は出力イネーブルバー信号ＯＥＢ
５２に対して同期される。クロック発生器７４０は、Ｏ
ＥＢ５２がトグルするたびに１組のクロックパルスのＰ
Ｈ′１／ＰＨ′２ ７６４を発生することにより、それ
らの信号を同期させる。クロックパルスＰＨ′１／Ｐ
Ｈ′２ ７６４は出力ラッチ７４２ａ〜７４２ｃへのデ
ータのクロッキングを制御する。従って、出力ラッチ７
４２ａ〜７４２ｃから有効データを読取るためにはＯＥ
Ｂ５２をトグルしなければならないことがわかるであろ
う。
【０１３６】状態レジスタＳＢＵＳデコーダ７４４はＳ
ＢＵＳ（６：０）２０８を復号して、プログラム障害を
検出する。ＳＢＵＳデコーダ７４４が障害を検出する
と、ＰＲＧＦＡＩＬ７４５は論理値１に設定される。Ｓ
ＢＵＳ（６：０）２０８は唯１つの状態についてのみプ
ログラム障害を指示するので、マイクロプロセッサ９９
９が状態レジスタ１８８をリセットすることを選択する
まで、活動状態のＰＲＧＦＡＩＬ７４５はラッチ７４８
と、ＯＲゲート７５０とを使用して記憶される。状態レ
ジスタ１８８は、ＳＴＡＴＲＳ７６６を活動状態にする
ことによりリセットされる。デバイス７５０及び７５４
は、周期カウンタ１８４にあるほぼ同様の一対のデバイ
スと同じように動作する。
ＢＵＳ（６：０）２０８を復号して、プログラム障害を
検出する。ＳＢＵＳデコーダ７４４が障害を検出する
と、ＰＲＧＦＡＩＬ７４５は論理値１に設定される。Ｓ
ＢＵＳ（６：０）２０８は唯１つの状態についてのみプ
ログラム障害を指示するので、マイクロプロセッサ９９
９が状態レジスタ１８８をリセットすることを選択する
まで、活動状態のＰＲＧＦＡＩＬ７４５はラッチ７４８
と、ＯＲゲート７５０とを使用して記憶される。状態レ
ジスタ１８８は、ＳＴＡＴＲＳ７６６を活動状態にする
ことによりリセットされる。デバイス７５０及び７５４
は、周期カウンタ１８４にあるほぼ同様の一対のデバイ
スと同じように動作する。
【０１３７】状態レジスタＳＢＵＳデコーダ７４６はＳ
ＢＵＳ（６：０）２０８を復号して、消去障害を検出す
る。ＳＢＵＳデコーダ７４６が障害を検出すると、ＥＲ
ＳＦＡＩＬ信号７４７はハイにセットされる。ＳＢＵＳ
（６：０）２０８は１つの状態周期についてのみ消去障
害を指示するので、マイクロプロセッサ９９９が状態レ
ジスタ１８８をリセットすることを選択するまで、ラッ
チ７５０及びＯＲゲート７５４を使用して活動状態のＥ
ＲＳＦＡＩＬ信号７４７を記憶しておく。デバイス７５
０及び７５４は周期カウンタ１８４にあるほぼ同様の一
対のデバイスと同じように動作する。
ＢＵＳ（６：０）２０８を復号して、消去障害を検出す
る。ＳＢＵＳデコーダ７４６が障害を検出すると、ＥＲ
ＳＦＡＩＬ信号７４７はハイにセットされる。ＳＢＵＳ
（６：０）２０８は１つの状態周期についてのみ消去障
害を指示するので、マイクロプロセッサ９９９が状態レ
ジスタ１８８をリセットすることを選択するまで、ラッ
チ７５０及びＯＲゲート７５４を使用して活動状態のＥ
ＲＳＦＡＩＬ信号７４７を記憶しておく。デバイス７５
０及び７５４は周期カウンタ１８４にあるほぼ同様の一
対のデバイスと同じように動作する。
【０１３８】図１３は、状態レジスタＳＢＵＳデコーダ
７４４及び７４６の動作を説明している。たとえば、図
１３はＥＲＳＦＡＩＬ７４７が障害状態３４８において
セットされることを示す。好ましい実施例では、状態レ
ジスタＳＢＵＳデコーダ７４４及び７４６を共にランダ
ム論理として実現する。状態レジスタリセット信号ＳＴ
ＡＴＲＳ７６６が活動状態ハイであるとき、ラッチ７４
８及び７５０の活動出力はリセットされる。この状況
は、マイクロプロセッサ９９９からのＣＬＥＡＲ ＳＴ
ＡＴＵＳ ＲＥＧＩＳＴＥＲ指令の結果として起こる。
ＲＤＹ／ＢＳＹ７５８が論理値０であるとき、書込み状
態機械３２は使用中である。ＲＤＹ／ＢＳＹ７５８の論
理値１は、書込み状態機械３２が動作を完了しており、
次の動作の準備が整っていること及びその他の状態出力
は有効であることを指示する。
７４４及び７４６の動作を説明している。たとえば、図
１３はＥＲＳＦＡＩＬ７４７が障害状態３４８において
セットされることを示す。好ましい実施例では、状態レ
ジスタＳＢＵＳデコーダ７４４及び７４６を共にランダ
ム論理として実現する。状態レジスタリセット信号ＳＴ
ＡＴＲＳ７６６が活動状態ハイであるとき、ラッチ７４
８及び７５０の活動出力はリセットされる。この状況
は、マイクロプロセッサ９９９からのＣＬＥＡＲ ＳＴ
ＡＴＵＳ ＲＥＧＩＳＴＥＲ指令の結果として起こる。
ＲＤＹ／ＢＳＹ７５８が論理値０であるとき、書込み状
態機械３２は使用中である。ＲＤＹ／ＢＳＹ７５８の論
理値１は、書込み状態機械３２が動作を完了しており、
次の動作の準備が整っていること及びその他の状態出力
は有効であることを指示する。
【０１３９】ＷＳＭ３２がアレイ３６を首尾よく消去又
はポストコンディションできない場合、ＥＲＡＳＥ＿Ｆ
ＡＩＬ７６２は論理値１に設定される。ＥＲＡＳＥ＿Ｆ
ＡＩＬ信号をセットするのはＷＳＭ３２であり、クリア
するのはＳＴＡＴＵＳ ＲＥＧＩＳＴＥＲ ＣＬＥＡＲ
指令である。ＷＳＭ３２がバイトを首尾よくプログラム
できない場合、ＰＲＧ＿ＦＡＩＬ７６０は論理値１に設
定される。ＰＲＧ＿ＦＡＩＬ７６０は、消去指令が実行
されそこなうか又はハードウェアエラーが現れた場合に
も論理値１に設定される。ＰＲＧ＿ＦＡＩＬ７６０をセ
ットするのはＳＢＵＳ信号２０８であり、クリアするの
はＳＴＡＴＵＳ ＲＥＧＩＳＴＥＲ ＣＬＥＡＲ指令で
ある。
はポストコンディションできない場合、ＥＲＡＳＥ＿Ｆ
ＡＩＬ７６２は論理値１に設定される。ＥＲＡＳＥ＿Ｆ
ＡＩＬ信号をセットするのはＷＳＭ３２であり、クリア
するのはＳＴＡＴＵＳ ＲＥＧＩＳＴＥＲ ＣＬＥＡＲ
指令である。ＷＳＭ３２がバイトを首尾よくプログラム
できない場合、ＰＲＧ＿ＦＡＩＬ７６０は論理値１に設
定される。ＰＲＧ＿ＦＡＩＬ７６０は、消去指令が実行
されそこなうか又はハードウェアエラーが現れた場合に
も論理値１に設定される。ＰＲＧ＿ＦＡＩＬ７６０をセ
ットするのはＳＢＵＳ信号２０８であり、クリアするの
はＳＴＡＴＵＳ ＲＥＧＩＳＴＥＲ ＣＬＥＡＲ指令で
ある。
【０１４０】以上、行冗長性を組込んだフラッシュメモ
リの消去を独立して制御する回路について説明した。消
去指令はシーケンサ回路を起動し、シーケンサ回路は消
去事象のタスクを実行する他の制御装置を制御する。こ
のような消去事象のネスティング制御によって、消去事
象の変更は容易になる。シーケンサ回路は、まず、消去
指令を受信してプレコンディション制御装置を起動す
る。そこで、プレコンディション制御装置は、短絡行の
中のメモリセルと、冗長行の中のセルとを含めてメモリ
アレイのプレコンディショニングを管理する。プレコン
ディション制御回路がタスクを完了すると、シーケンサ
回路は消去制御回路を起動する。そこで、消去制御回路
は消去を管理して、消去検査中に短絡行を冗長行と置換
える。回路は、消去制御装置の後で起動されるポストコ
ンディション制御装置をさらに含む。ポストコンディシ
ョン制御装置は、消去制御装置によって過剰消去された
セルを修理する。
リの消去を独立して制御する回路について説明した。消
去指令はシーケンサ回路を起動し、シーケンサ回路は消
去事象のタスクを実行する他の制御装置を制御する。こ
のような消去事象のネスティング制御によって、消去事
象の変更は容易になる。シーケンサ回路は、まず、消去
指令を受信してプレコンディション制御装置を起動す
る。そこで、プレコンディション制御装置は、短絡行の
中のメモリセルと、冗長行の中のセルとを含めてメモリ
アレイのプレコンディショニングを管理する。プレコン
ディション制御回路がタスクを完了すると、シーケンサ
回路は消去制御回路を起動する。そこで、消去制御回路
は消去を管理して、消去検査中に短絡行を冗長行と置換
える。回路は、消去制御装置の後で起動されるポストコ
ンディション制御装置をさらに含む。ポストコンディシ
ョン制御装置は、消去制御装置によって過剰消去された
セルを修理する。
【０１４１】以上の明細書の中では、本発明をその特定
の実施例を参照しながら説明した。しかしながら、特許
請求の範囲に記載する本発明のより広範囲の趣旨から逸
脱せずに本発明に対して様々な変形や変更を実施しうる
ことは明白であろう。従って、明細書及び図面は限定的
な意味ではなく、単なる例として考えられるべきであ
る。
の実施例を参照しながら説明した。しかしながら、特許
請求の範囲に記載する本発明のより広範囲の趣旨から逸
脱せずに本発明に対して様々な変形や変更を実施しうる
ことは明白であろう。従って、明細書及び図面は限定的
な意味ではなく、単なる例として考えられるべきであ
る。
【図１】フラッシュメモリのブロック線図。
【図２】フラッシュメモリ指令の表。
【図３】メモリアレイの一部の概略図。
【図４】書込み状態機械のブロック線図。
【図５】次状態制御装置の線図。
【図６】シーケンサアルゴリズムが実現するアルゴリズ
ムに関する状態図。
ムに関する状態図。
【図７】信号名のテーブル。
【図８】シーケンサの状態ごとのＳＢＵＳ（６：５）値
の表。
の表。
【図９】プレコンディション制御装置が実現するアルゴ
リズムに関する状態図。
リズムに関する状態図。
【図１０】プレコンディション制御装置が実現するアル
ゴリズムに関する状態図。
ゴリズムに関する状態図。
【図１１】プレコンディション制御装置が実現するアル
ゴリズムの状態ごとのＳＢＵＳ（６：０）値及び論理信
号レベルの表。
ゴリズムの状態ごとのＳＢＵＳ（６：０）値及び論理信
号レベルの表。
【図１２】消去制御装置が実現するアルゴリズムに関す
る状態図。
る状態図。
【図１３】消去制御装置が実現するアルゴリズムの状態
ごとのＳＢＵＳ（６：０）値及び論理信号レベルの表。
ごとのＳＢＵＳ（６：０）値及び論理信号レベルの表。
【図１４】プログラム制御装置が実現するアルゴリズム
に関する状態図。
に関する状態図。
【図１５】プログラム制御装置が実現するアルゴリズム
に関する状態図。
に関する状態図。
【図１６】プログラム制御装置が実現するアルゴリズム
の状態ごとのＳＢＵＳ（６：０）値及び論理信号レベル
の表。
の状態ごとのＳＢＵＳ（６：０）値及び論理信号レベル
の表。
【図１７】発振器及び位相発生器のブロック線図。
【図１８】発振器及び位相発生器に関するスタートアッ
プタイミング図。
プタイミング図。
【図１９】周期カウンタのブロック線図。
【図２０】事象カウンタのブロック線図。
【図２１】アドレスカウンタのブロック線図。
【図２２】ＣＡＭ及びＹデコーダの一部の線図。
【図２３】基準セル選択回路のブロック線図。
【図２４】一致変換／反転回路のブロック線図。
【図２５】データラッチ／比較器のブロック線図。
【図２６】状態レジスタの概略図。
３０ フラッシュメモリ ３２ 書込み状態機械 ３４ 次状態制御装置 ３５ 基準セル選択回路 ３６ メモリアレイ ６０ 指令状態機械 ７４ Ｘデコーダ ７６ Ｙデコーダ ７８ センス増幅器 ８０ 冗長行 ８２ 連想記憶装置 １８０ 発振器／位相発生器 １８２ 事象カウンタ １８４ 周期カウンタ １８６ アドレスカウンタ １８８ 状態レジスタ １９０ データラッチ／比較器 １９２ 一致変換／反転回路 １９４ プレコンディション基準セル選択回路 ９９９ マイクロプロセッサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミッキー・リー・ファンドリッチ アメリカ合衆国 95667 カリフォルニア 州・プレイサーヴィル・パンニング ウエ イ・234 (72)発明者 ニール・ミールケ アメリカ合衆国 94022 カリフォルニア 州・ロス アルトス ヒルズ・ラ ローマ ドライブ・25026
Claims (3)
- 【請求項１】 不揮発性半導体メモリと同一の基板上に
あり、不揮発性半導体メモリの消去を制御する回路にお
いて、 ａ）消去指令に応答して第１の制御信号と、第２の制御
信号とを発生するシーケンサ回路と； ｂ）第１の制御信号によりイネーブルされ、不揮発性半
導体アレイのプレコンディショニングを制御するプレコ
ンディション制御装置と； ｃ）第２の制御信号によりイネーブルされ、不揮発性半
導体アレイの消去を制御する消去制御装置とを具備する
回路。 - 【請求項２】 不揮発性半導体メモリと同一の基板上に
あり、一対の互いに短絡する行を有する不揮発性半導体
メモリの消去を制御する回路において、 ａ）一対の短絡行と置換えるための一対の冗長行と； ｂ）消去指令に応答して第１の制御信号と、第２の制御
信号とを発生するシーケンサ回路と； ｃ）第１の制御信号によりイネーブルされ、対の短絡行
と対の冗長行との置換えをディスエーブルすることによ
り、短絡行を含む不揮発性半導体アレイのプレコンディ
ショニングを制御するプレコンディション制御装置と； ｄ）第２の制御信号によりイネーブルされ、不揮発性半
導体アレイの消去を制御する消去制御装置とを具備する
回路。 - 【請求項３】 不揮発性半導体メモリと同一の基板上に
あり、２つの短絡行を有する不揮発性半導体メモリアレ
イの消去及びプログラミングを制御する回路において、 ａ）２つの短絡行と置換えるための２つの冗長行と； ｂ）プログラム指令によりイネーブルされ、不揮発性半
導体メモリアレイのプログラミングを制御し、短絡行を
冗長行と置換えるプログラム制御装置と； ｃ）消去指令に応答して第１の制御信号と、第２の制御
信号とを発生するシーケンサ回路と； ｄ）第１の制御信号に応答し、２つの冗長行をディスエ
ーブルすることにより、２つの短絡行を含む不揮発性半
導体アレイのプレコンディショニングを制御するプレコ
ンディション制御装置と； ｅ）第２の制御信号に応答して、短絡行及び冗長行を含
めて不揮発性半導体アレイの消去を制御する消去制御装
置とを具備する回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/871,485 US5327383A (en) | 1992-04-21 | 1992-04-21 | Method and circuitry for erasing a nonvolatile semiconductor memory incorporating row redundancy |
| US871485 | 1992-04-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318398A true JPH06318398A (ja) | 1994-11-15 |
Family
ID=25357554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11665993A Pending JPH06318398A (ja) | 1992-04-21 | 1993-04-21 | 行冗長性を取入れた不揮発性半導体メモリを消去する回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5327383A (ja) |
| JP (1) | JPH06318398A (ja) |
| IT (1) | IT1272355B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249900A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 電気的に書込み・消去可能な不揮発性半導体記憶装置 |
| JP2011165310A (ja) * | 2010-02-09 | 2011-08-25 | Infineon Technologies Ag | Ｎｖｍオーバーラッピング書き込み方法 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
| US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
| JP2856621B2 (ja) * | 1993-02-24 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置 |
| US5513136A (en) * | 1993-09-27 | 1996-04-30 | Intel Corporation | Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations |
| SG49632A1 (en) * | 1993-10-26 | 1998-06-15 | Intel Corp | Programmable code store circuitry for a nonvolatile semiconductor memory device |
| US5438546A (en) * | 1994-06-02 | 1995-08-01 | Intel Corporation | Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories |
| US5537357A (en) * | 1994-06-27 | 1996-07-16 | Intel Corporation | Method for preconditioning a nonvolatile memory array |
| US5490109A (en) * | 1994-06-28 | 1996-02-06 | Intel Corporation | Method and apparatus for preventing over-erasure of flash EEPROM memory devices |
| US5517138A (en) * | 1994-09-30 | 1996-05-14 | Intel Corporation | Dual row selection using multiplexed tri-level decoder |
| US5491660A (en) * | 1994-11-18 | 1996-02-13 | Texas Instruments Incorporated | On-chip operation control for memories |
| MY121210A (en) * | 1995-02-24 | 2006-01-28 | Intel Corp | Nonvolatile memory with output mode configuration |
| US5890193A (en) * | 1995-07-28 | 1999-03-30 | Micron Technology, Inc. | Architecture for state machine for controlling internal operations of flash memory |
| US6041389A (en) * | 1995-11-16 | 2000-03-21 | E Cirrus Logic, Inc. | Memory architecture using content addressable memory, and systems and methods using the same |
| JP3976839B2 (ja) * | 1996-07-09 | 2007-09-19 | 株式会社ルネサステクノロジ | 不揮発性メモリシステムおよび不揮発性半導体メモリ |
| US6009016A (en) * | 1996-07-09 | 1999-12-28 | Hitachi, Ltd. | Nonvolatile memory system semiconductor memory and writing method |
| GB9614551D0 (en) * | 1996-07-11 | 1996-09-04 | Memory Corp Plc | Memory system |
| US5835413A (en) * | 1996-12-20 | 1998-11-10 | Intel Corporation | Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels |
| US5787039A (en) * | 1997-03-06 | 1998-07-28 | Macronix International Co., Ltd. | Low current floating gate programming with bit-by-bit verification |
| US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
| JP3228225B2 (ja) * | 1998-06-01 | 2001-11-12 | 日本電気株式会社 | 記憶装置の消去装置、記憶装置の消去方法及びそのプログラムを記憶した記憶媒体 |
| US6381174B1 (en) | 2001-03-12 | 2002-04-30 | Micron Technology, Inc. | Non-volatile memory device with redundant columns |
| US6469932B2 (en) * | 2001-03-12 | 2002-10-22 | Micron Technology, Inc. | Memory with row redundancy |
| US6711056B2 (en) | 2001-03-12 | 2004-03-23 | Micron Technology, Inc. | Memory with row redundancy |
| US6584017B2 (en) * | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US7120068B2 (en) * | 2002-07-29 | 2006-10-10 | Micron Technology, Inc. | Column/row redundancy architecture using latches programmed from a look up table |
| US6888731B2 (en) * | 2002-11-29 | 2005-05-03 | Mosaid Technologies Incorporated | Method and apparatus for replacing defective rows in a semiconductor memory array |
| US6771541B1 (en) | 2003-02-25 | 2004-08-03 | Nexflash Technologies, Inc. | Method and apparatus for providing row redundancy in nonvolatile semiconductor memory |
| US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
| US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
| US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
| US7395404B2 (en) * | 2004-12-16 | 2008-07-01 | Sandisk Corporation | Cluster auto-alignment for storing addressable data packets in a non-volatile memory array |
| US7716538B2 (en) * | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
| US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
| US7457167B2 (en) * | 2006-10-26 | 2008-11-25 | Atmel Corporation | Method for preventing over-erasing of unused column redundant memory cells in a flash memory having single-transistor memory cells |
| US7477547B2 (en) * | 2007-03-28 | 2009-01-13 | Sandisk Corporation | Flash memory refresh techniques triggered by controlled scrub data reads |
| US7573773B2 (en) * | 2007-03-28 | 2009-08-11 | Sandisk Corporation | Flash memory with data refresh triggered by controlled scrub data reads |
| KR100898039B1 (ko) * | 2007-05-21 | 2009-05-19 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 |
| US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
| US9146882B2 (en) * | 2013-02-04 | 2015-09-29 | International Business Machines Corporation | Securing the contents of a memory device |
| US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
| US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
| US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
| US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
| US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
| US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
| FR3044818B1 (fr) * | 2015-12-02 | 2018-03-30 | Stmicroelectronics (Rousset) Sas | Procede de gestion d'une ligne defectueuse du plan memoire d'une memoire non volatile et dispositif de memoire correspondant |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943948A (en) * | 1986-06-05 | 1990-07-24 | Motorola, Inc. | Program check for a non-volatile memory |
| US5222046A (en) * | 1988-02-17 | 1993-06-22 | Intel Corporation | Processor controlled command port architecture for flash memory |
| US5053990A (en) * | 1988-02-17 | 1991-10-01 | Intel Corporation | Program/erase selection for flash memory |
| KR900019027A (ko) * | 1988-05-23 | 1990-12-22 | 미다 가쓰시게 | 불휘발성 반도체 기억장치 |
| JP2698834B2 (ja) * | 1988-11-22 | 1998-01-19 | 株式会社日立製作所 | 不揮発性記憶装置 |
| US5031142A (en) * | 1989-02-10 | 1991-07-09 | Intel Corporation | Reset circuit for redundant memory using CAM cells |
| US5077691A (en) * | 1989-10-23 | 1991-12-31 | Advanced Micro Devices, Inc. | Flash EEPROM array with negative gate voltage erase operation |
| US5113373A (en) * | 1990-08-06 | 1992-05-12 | Advanced Micro Devices, Inc. | Power control circuit |
| KR940006611B1 (ko) * | 1990-08-20 | 1994-07-23 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법 |
| US5237535A (en) * | 1991-10-09 | 1993-08-17 | Intel Corporation | Method of repairing overerased cells in a flash memory |
-
1992
- 1992-04-21 US US07/871,485 patent/US5327383A/en not_active Expired - Lifetime
-
1993
- 1993-04-21 IT ITMI930784A patent/IT1272355B/it active IP Right Grant
- 1993-04-21 JP JP11665993A patent/JPH06318398A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249900A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 電気的に書込み・消去可能な不揮発性半導体記憶装置 |
| JP2011165310A (ja) * | 2010-02-09 | 2011-08-25 | Infineon Technologies Ag | Ｎｖｍオーバーラッピング書き込み方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI930784A1 (it) | 1994-10-21 |
| ITMI930784A0 (it) | 1993-04-21 |
| US5327383A (en) | 1994-07-05 |
| IT1272355B (it) | 1997-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420795B2 (ja) | 不揮発性半導体メモリの短絡行をプレコンディショニングする方法及び回路 | |
| JPH06318398A (ja) | 行冗長性を取入れた不揮発性半導体メモリを消去する回路 | |
| US5355464A (en) | Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory | |
| US5414664A (en) | Flash EPROM with block erase flags for over-erase protection | |
| JP3654915B2 (ja) | フラッシュメモリにおける過消去セルの修復方法 | |
| US5377145A (en) | Circuitry and method for programming and erasing a non-volatile semiconductor memory | |
| US6272586B1 (en) | Memory system having programmable control parameters | |
| US7038946B2 (en) | Non-volatile semiconductor memory device | |
| EP1041577B1 (en) | Non-volatile semiconductor memory device and data erase controlling method for use therein | |
| EP0700570B1 (en) | Flash eprom with block erase flags for over-erase protection | |
| US6028798A (en) | Low voltage test mode operation enable scheme with hardware safeguard | |
| US5369647A (en) | Circuitry and method for testing a write state machine | |
| US5546561A (en) | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory | |
| JPH06180999A (ja) | 同時読出し／書込み機能付きフローティングゲート非揮発型メモリ及びこれを備えたマイクロプロセッサ装置 | |
| JPH0210596A (ja) | メモリの消去法およびプログラミング法 | |
| US5265059A (en) | Circuitry and method for discharging a drain of a cell of a non-volatile semiconductor memory | |
| US5729169A (en) | Controllable one-shot circuit and method for controlling operation of memory circuit using same | |
| US6469932B2 (en) | Memory with row redundancy | |
| US5581509A (en) | Double-row address decoding and selection circuitry for an electrically erasable and programmable non-volatile memory device with redundancy, particularly for flash EEPROM devices | |
| JP2540028B2 (ja) | 集積プログラミング回路 | |
| US5412793A (en) | Method for testing erase characteristics of a flash memory array | |
| US7136307B2 (en) | Write state machine architecture for flash memory internal instructions | |
| KR19980032946A (ko) | 부트 블럭 방식을 채용하는 불휘발성 메모리의 데이타 소거 메카니즘 | |
| US5537357A (en) | Method for preconditioning a nonvolatile memory array | |
| KR0138791B1 (ko) | 프로세서로 제어되는 플레시 메모리용 지령포트 구조 |