JPH06314955A - デジタル信号処理装置及びその係数切換え方法 - Google Patents
デジタル信号処理装置及びその係数切換え方法Info
- Publication number
- JPH06314955A JPH06314955A JP5125152A JP12515293A JPH06314955A JP H06314955 A JPH06314955 A JP H06314955A JP 5125152 A JP5125152 A JP 5125152A JP 12515293 A JP12515293 A JP 12515293A JP H06314955 A JPH06314955 A JP H06314955A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- group
- output
- switching
- multipliers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】
【目的】 係数の切換え時にノイズが生じることがな
く、しかも回路規模が大きくないデジタルフイルタを提
供する。 【構成】 入力信号を遅延させる複数の遅延手段（Ｄ1
〜Ｄn ）と、遅延された信号を設定された係数に応じて
乗算する複数の乗算手段（乗算器ａ0 〜ａn ，設定され
る係数の絶対値が比較的大きい係数群の乗算器ａx 〜ａ
y ，ｂx 〜ｂy ）と、乗算手段からの出力を加算する加
算手段（加算器ＡＤa ，ＡＤb ，ＡＤf ）と、クロスフ
ェード手段Ｃとからなるデジタルフイルタである。係数
切換え時は、切換え前の旧係数群（乗算器ａx 〜ａy ）
による出力と切換え後の新係数群（乗算器ｂx 〜ｂy ）
による出力とをクロスフェードして、最初に、係数の絶
対値が比較的大きい係数群を切換える。その後に、残余
の係数群（乗算器ａ0 〜ａx-1 及び乗算器ａy+1 〜
ａn ）を切換える。
く、しかも回路規模が大きくないデジタルフイルタを提
供する。 【構成】 入力信号を遅延させる複数の遅延手段（Ｄ1
〜Ｄn ）と、遅延された信号を設定された係数に応じて
乗算する複数の乗算手段（乗算器ａ0 〜ａn ，設定され
る係数の絶対値が比較的大きい係数群の乗算器ａx 〜ａ
y ，ｂx 〜ｂy ）と、乗算手段からの出力を加算する加
算手段（加算器ＡＤa ，ＡＤb ，ＡＤf ）と、クロスフ
ェード手段Ｃとからなるデジタルフイルタである。係数
切換え時は、切換え前の旧係数群（乗算器ａx 〜ａy ）
による出力と切換え後の新係数群（乗算器ｂx 〜ｂy ）
による出力とをクロスフェードして、最初に、係数の絶
対値が比較的大きい係数群を切換える。その後に、残余
の係数群（乗算器ａ0 〜ａx-1 及び乗算器ａy+1 〜
ａn ）を切換える。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＳＰを使用したデジ
タル信号処理装置における係数切換え方法に係り、特
に、係数をリアルタイムで随時切換えて信号処理する、
例えば立体音像処理装置に使用して好適なデジタル信号
処理装置及びその係数切換え方法を提供するものであ
る。
タル信号処理装置における係数切換え方法に係り、特
に、係数をリアルタイムで随時切換えて信号処理する、
例えば立体音像処理装置に使用して好適なデジタル信号
処理装置及びその係数切換え方法を提供するものであ
る。
【０００２】
【従来の技術】最近では、ＤＳＰ（デジタル・シグナル
・プロセッサー）を使用したデジタル信号処理装置で音
声信号を処理して、音像位置を自由に設定する試みがあ
る。ＤＳＰにより、同一（単一）の音声信号を畳み込み
演算して、一対のスピーカで再生すると、音像の定位位
置を自由に設定できる。このようなものとして、例えば
特公平２−５２８８６号公報記載の「オーデイオ信号伝
送回路」、特公平４−３０７００号公報記載の「音像定
位装置及び音場再生装置」がある。
・プロセッサー）を使用したデジタル信号処理装置で音
声信号を処理して、音像位置を自由に設定する試みがあ
る。ＤＳＰにより、同一（単一）の音声信号を畳み込み
演算して、一対のスピーカで再生すると、音像の定位位
置を自由に設定できる。このようなものとして、例えば
特公平２−５２８８６号公報記載の「オーデイオ信号伝
送回路」、特公平４−３０７００号公報記載の「音像定
位装置及び音場再生装置」がある。
【０００３】このような音像定位装置においては、畳み
込み演算するＤＳＰの係数を随時切換えて音像の定位位
置を変えことができる。ところが、ＤＳＰの係数を切換
えるとき、旧係数と新係数との特性（例えば、周波数特
性や位相特性）が異なるので、処理した出力信号に不連
続点（例えば、ゲインの差）ができ、耳障りなノイズが
生じてしまう。
込み演算するＤＳＰの係数を随時切換えて音像の定位位
置を変えことができる。ところが、ＤＳＰの係数を切換
えるとき、旧係数と新係数との特性（例えば、周波数特
性や位相特性）が異なるので、処理した出力信号に不連
続点（例えば、ゲインの差）ができ、耳障りなノイズが
生じてしまう。
【０００４】このため、図５に示すように、２つのＤＳ
Ｐを使用して、旧係数と新係数とにそれぞれ設定された
２のＤＳＰの出力をクロスフェードさせて、係数切換え
時のノイズを減少させることが考えられる。同図中、Ｄ
ＳＰ１及びＤＳＰ２は、縦続されたｎ個の遅延素子Ｄ
と、遅延出力を設定された係数で乗算処理する乗算器ａ
0 〜ａn と、乗算出力を加算する加算器ＡＤとで構成さ
れたデジタル・シグナル・プロセッサーである。また、
クロスフェード手段Ｃは、例えば２つのアッテネータと
加算器からなるもので、ＤＳＰ１，ＤＳＰ２の出力を切
換えたり、クロスフェード処理する。そして、通常時
は、上記ＤＳＰ１またはＤＳＰ２の一方のみを使用し、
係数の切換え時には、切換えの前後にあたる旧係数と新
係数数とをＤＳＰ１，ＤＳＰ２とにそれぞれ設定して、
その出力をクロスフェードさせることにより徐々に切換
え、ノイズの発生を防止する。
Ｐを使用して、旧係数と新係数とにそれぞれ設定された
２のＤＳＰの出力をクロスフェードさせて、係数切換え
時のノイズを減少させることが考えられる。同図中、Ｄ
ＳＰ１及びＤＳＰ２は、縦続されたｎ個の遅延素子Ｄ
と、遅延出力を設定された係数で乗算処理する乗算器ａ
0 〜ａn と、乗算出力を加算する加算器ＡＤとで構成さ
れたデジタル・シグナル・プロセッサーである。また、
クロスフェード手段Ｃは、例えば２つのアッテネータと
加算器からなるもので、ＤＳＰ１，ＤＳＰ２の出力を切
換えたり、クロスフェード処理する。そして、通常時
は、上記ＤＳＰ１またはＤＳＰ２の一方のみを使用し、
係数の切換え時には、切換えの前後にあたる旧係数と新
係数数とをＤＳＰ１，ＤＳＰ２とにそれぞれ設定して、
その出力をクロスフェードさせることにより徐々に切換
え、ノイズの発生を防止する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た係数切換え方法では、デジタル信号処理装置として、
２つのＤＳＰが必要となり、回路規模が大きくなるとい
う問題があった。 つまり、民生用のＤＳＰでは、その
回路規模（すなわち、演算処理能力）が限定されている
ので、単一のＤＳＰで２つのＤＳＰとしての機能を果た
させるには、その機能を２分する必要が生じて、畳み込
み演算するＤＳＰの係数が２分されるので、処理精度が
悪くなる。そこで、本発明は、デジタル信号処理装置の
回路規模を余り大きくすることなく、ＤＳＰの係数切換
える時のノイズ発生を防止した、デジタル信号処理装置
及びその係数切換え方法を提供するものである。
た係数切換え方法では、デジタル信号処理装置として、
２つのＤＳＰが必要となり、回路規模が大きくなるとい
う問題があった。 つまり、民生用のＤＳＰでは、その
回路規模（すなわち、演算処理能力）が限定されている
ので、単一のＤＳＰで２つのＤＳＰとしての機能を果た
させるには、その機能を２分する必要が生じて、畳み込
み演算するＤＳＰの係数が２分されるので、処理精度が
悪くなる。そこで、本発明は、デジタル信号処理装置の
回路規模を余り大きくすることなく、ＤＳＰの係数切換
える時のノイズ発生を防止した、デジタル信号処理装置
及びその係数切換え方法を提供するものである。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、図１に示すように、入力信号を遅延させる
複数の遅延手段（Ｄ1 〜Ｄn ）と、前記遅延手段により
遅延された信号を設定された係数に応じて乗算し、か
つ、設定される係数の絶対値が比較的大きい係数群につ
いてのみ設けられた第１及び第２の乗算手段群（乗算器
ａx 〜ａy ，乗算器ｂx 〜ｂy ）と、前記第１及び第２
の乗算手段群からの出力を加算する第１及び第２の加算
手段（加算器ＡＤa と加算器ＡＤb ）と、係数切換え時
には、前記第１及び第２の加算手段からの出力をクロス
フェードするクロスフェード手段（Ｃ）と、前記遅延手
段により遅延された信号を設定された係数に応じて乗算
し、かつ、設定される係数の絶対値が比較的大きくない
係数群について設けられた第３の乗算手段群（乗算器ａ
0 〜ａx-1 及び乗算器ａy+1 〜ａn ）と、前記クロスフ
ェード手段からの出力と前記第３の乗算手段群からの出
力とを加算する最終加算手段（加算器ＡＤf ）とからな
り、設定される係数の絶対値が比較的大きい係数群につ
いては、切換え前の旧係数群による出力と切換え後の新
係数群による出力とをクロスフェードしながら係数切換
えをするようにしたことを特徴とするデジタル信号処理
装置を提供する。
するために、図１に示すように、入力信号を遅延させる
複数の遅延手段（Ｄ1 〜Ｄn ）と、前記遅延手段により
遅延された信号を設定された係数に応じて乗算し、か
つ、設定される係数の絶対値が比較的大きい係数群につ
いてのみ設けられた第１及び第２の乗算手段群（乗算器
ａx 〜ａy ，乗算器ｂx 〜ｂy ）と、前記第１及び第２
の乗算手段群からの出力を加算する第１及び第２の加算
手段（加算器ＡＤa と加算器ＡＤb ）と、係数切換え時
には、前記第１及び第２の加算手段からの出力をクロス
フェードするクロスフェード手段（Ｃ）と、前記遅延手
段により遅延された信号を設定された係数に応じて乗算
し、かつ、設定される係数の絶対値が比較的大きくない
係数群について設けられた第３の乗算手段群（乗算器ａ
0 〜ａx-1 及び乗算器ａy+1 〜ａn ）と、前記クロスフ
ェード手段からの出力と前記第３の乗算手段群からの出
力とを加算する最終加算手段（加算器ＡＤf ）とからな
り、設定される係数の絶対値が比較的大きい係数群につ
いては、切換え前の旧係数群による出力と切換え後の新
係数群による出力とをクロスフェードしながら係数切換
えをするようにしたことを特徴とするデジタル信号処理
装置を提供する。
【０００７】さらに、入力信号を遅延させる複数の遅延
手段と、前記遅延手段により遅延された信号を設定され
た係数に応じて乗算する複数の乗算手段と、乗算手段か
らの出力を加算する加算手段とからなるデジタル信号処
理装置における係数切換え方法において、係数切換え時
には、設定される係数の絶対値が比較的大きい係数群に
ついて、切換え前の旧係数群による出力と切換え後の新
係数群による出力とをクロスフェードして切換え、その
後に、残余の係数群を切換えるようにしたことを特徴と
するデジタル信号処理装置における係数切換え方法を提
供するものである。
手段と、前記遅延手段により遅延された信号を設定され
た係数に応じて乗算する複数の乗算手段と、乗算手段か
らの出力を加算する加算手段とからなるデジタル信号処
理装置における係数切換え方法において、係数切換え時
には、設定される係数の絶対値が比較的大きい係数群に
ついて、切換え前の旧係数群による出力と切換え後の新
係数群による出力とをクロスフェードして切換え、その
後に、残余の係数群を切換えるようにしたことを特徴と
するデジタル信号処理装置における係数切換え方法を提
供するものである。
【０００８】
【作用】上記のようなデジタル信号処理装置及びその係
数切換え方法によれば、設定される係数の絶対値が比較
的大きい係数群については、切換え前の旧係数群による
出力と切換え後の新係数群による出力とがクロスフェー
ドされて出力され、処理した出力信号に不連続点（ゲイ
ンの差）が生じることがない。さらに、設定される係数
の絶対値が比較的大きくない係数群については、係数の
絶対値が比較的大きい係数群の切換え後に、通常の係数
切換えがなされる。
数切換え方法によれば、設定される係数の絶対値が比較
的大きい係数群については、切換え前の旧係数群による
出力と切換え後の新係数群による出力とがクロスフェー
ドされて出力され、処理した出力信号に不連続点（ゲイ
ンの差）が生じることがない。さらに、設定される係数
の絶対値が比較的大きくない係数群については、係数の
絶対値が比較的大きい係数群の切換え後に、通常の係数
切換えがなされる。
【０００９】
【実施例】本発明になるデジタル信号処理装置及びその
係数切換え方法の一実施例を以下図面と共に詳細に説明
する。 （実施例１）図１は、縦続された１組の遅延素子群Ｄ1
〜Ｄn で構成されたデジタル信号処理装置（デジタルフ
ィルタ）を示すものである。遅延素子群Ｄ1 〜Ｄn は、
所定のクロックで入力信号を遅延させる遅延手段であ
り、後述する乗算器ａ0 〜ａn （ａx 〜ａy を含む）及
びｂx 〜ｂy により、各遅延出力と設定された係数との
乗算が実行される。乗算結果は加算されて出力信号とし
て出力され、デジタル信号処理装置は全係数が（ｎ＋
１）個のデジタルフィルタとして機能するように構成さ
れている。
係数切換え方法の一実施例を以下図面と共に詳細に説明
する。 （実施例１）図１は、縦続された１組の遅延素子群Ｄ1
〜Ｄn で構成されたデジタル信号処理装置（デジタルフ
ィルタ）を示すものである。遅延素子群Ｄ1 〜Ｄn は、
所定のクロックで入力信号を遅延させる遅延手段であ
り、後述する乗算器ａ0 〜ａn （ａx 〜ａy を含む）及
びｂx 〜ｂy により、各遅延出力と設定された係数との
乗算が実行される。乗算結果は加算されて出力信号とし
て出力され、デジタル信号処理装置は全係数が（ｎ＋
１）個のデジタルフィルタとして機能するように構成さ
れている。
【００１０】乗算器ａx 〜ａy ，乗算器ｂx 〜ｂy は、
設定される係数の絶対値が比較的大きい係数群について
のみ設けられた第１及び第２の乗算手段群である。第１
及び第２の乗算手段群は、時間的に同じ位置にある係数
群である。加算器ＡＤa ，加算器ＡＤb は、前記した乗
算器ａx 〜ａy ，乗算器ｂx 〜ｂy からの乗算結果を加
算する第１及び第２の加算手段である。加算器ＡＤa と
加算器ＡＤb との加算出力は、クロスフェード手段Ｃよ
り係数の切換え時にはクロスフェード処理されて出力さ
れ、係数の切換え時以外の時では一方の加算出力のみが
出力されるように構成されている。クロスフェード処理
とは、図３に示すように、一方の例えば加算器ＡＤa の
出力レベルを１から０へ下げ、他方の加算器ＡＤｂの出
力レベルを０から１へ上げて、加算器ＡＤa の出力から
加算器ＡＤｂの出力へ徐々に変化切換えすることであ
る。
設定される係数の絶対値が比較的大きい係数群について
のみ設けられた第１及び第２の乗算手段群である。第１
及び第２の乗算手段群は、時間的に同じ位置にある係数
群である。加算器ＡＤa ，加算器ＡＤb は、前記した乗
算器ａx 〜ａy ，乗算器ｂx 〜ｂy からの乗算結果を加
算する第１及び第２の加算手段である。加算器ＡＤa と
加算器ＡＤb との加算出力は、クロスフェード手段Ｃよ
り係数の切換え時にはクロスフェード処理されて出力さ
れ、係数の切換え時以外の時では一方の加算出力のみが
出力されるように構成されている。クロスフェード処理
とは、図３に示すように、一方の例えば加算器ＡＤa の
出力レベルを１から０へ下げ、他方の加算器ＡＤｂの出
力レベルを０から１へ上げて、加算器ＡＤa の出力から
加算器ＡＤｂの出力へ徐々に変化切換えすることであ
る。
【００１１】また、乗算器ａ0 〜ａx-1 及び乗算器ａ
y+1 〜ａn は、設定される係数の絶対値が比較的大きく
ない係数群について設けられた第３の乗算手段群であ
る。加算器ＡＤf は、前記した乗算器ａ0 〜ａx-1 ，乗
算器ａy+1 〜ａn からの出力（、すなわち前記したクロ
スフェード手段Ｃからの出力）と、前記第３の乗算手段
群からの出力（、すなわち乗算器ａ0 〜ａx-1 及び乗算
器ａy+1 〜ａn からの出力）とを加算する最終加算手段
である。加算器ＡＤf からは、最終的に処理された信号
が出力される。
y+1 〜ａn は、設定される係数の絶対値が比較的大きく
ない係数群について設けられた第３の乗算手段群であ
る。加算器ＡＤf は、前記した乗算器ａ0 〜ａx-1 ，乗
算器ａy+1 〜ａn からの出力（、すなわち前記したクロ
スフェード手段Ｃからの出力）と、前記第３の乗算手段
群からの出力（、すなわち乗算器ａ0 〜ａx-1 及び乗算
器ａy+1 〜ａn からの出力）とを加算する最終加算手段
である。加算器ＡＤf からは、最終的に処理された信号
が出力される。
【００１２】ここで、設定される係数の絶対値が比較的
大きい係数群と、設定される係数の絶対値が比較的大き
くない係数群とについて、説明する。図４は、（Ａ）及
び（Ｂ）は、いずれも、ＤＳＰにより畳み込み演算処理
するためのインパルス応答を示すものである。両者は、
音声信号を処理して同じ音像位置に音像定位させるため
のインパルス応答で、実験的データに基ずくもので、そ
の最終処理方法のみ異なる。同図（Ａ）は、最小二乗法
で算出した係数のインパルス応答群の１つで、同図
（Ｂ）は、窓掛け法よる切り出し係数のインパルス応答
群の１つである。
大きい係数群と、設定される係数の絶対値が比較的大き
くない係数群とについて、説明する。図４は、（Ａ）及
び（Ｂ）は、いずれも、ＤＳＰにより畳み込み演算処理
するためのインパルス応答を示すものである。両者は、
音声信号を処理して同じ音像位置に音像定位させるため
のインパルス応答で、実験的データに基ずくもので、そ
の最終処理方法のみ異なる。同図（Ａ）は、最小二乗法
で算出した係数のインパルス応答群の１つで、同図
（Ｂ）は、窓掛け法よる切り出し係数のインパルス応答
群の１つである。
【００１３】この例から明らかなように、最小二乗法で
算出した係数のインパルス応答群では、全係数中、比較
的前半部分が大きな係数値となる。これに対して、窓掛
け法よる切り出し係数では、全係数中、比較的中央部分
が大きな係数値となる。なお、どちらの係数群によって
装置を構成するかは、種々の要因を考慮して決定され
る。 したがって、例えば、同図（Ａ）に示した最小二
乗法で算出した係数のインパルス応答群で装置を構成す
る場合では、全係数中の前半部分について、乗算器ａx
〜ａy ，乗算器ｂx 〜ｂy からなる第１及び第２の乗算
手段群が構成されることになるが、例えば、同図（Ｂ）
に示した窓掛け法よる切り出し係数のインパルス応答群
で装置を構成する場合では、全係数中の中央部分につい
て、乗算器ａx 〜ａy ，乗算器ｂx 〜ｂy からなる第１
及び第２の乗算手段群が構成される。
算出した係数のインパルス応答群では、全係数中、比較
的前半部分が大きな係数値となる。これに対して、窓掛
け法よる切り出し係数では、全係数中、比較的中央部分
が大きな係数値となる。なお、どちらの係数群によって
装置を構成するかは、種々の要因を考慮して決定され
る。 したがって、例えば、同図（Ａ）に示した最小二
乗法で算出した係数のインパルス応答群で装置を構成す
る場合では、全係数中の前半部分について、乗算器ａx
〜ａy ，乗算器ｂx 〜ｂy からなる第１及び第２の乗算
手段群が構成されることになるが、例えば、同図（Ｂ）
に示した窓掛け法よる切り出し係数のインパルス応答群
で装置を構成する場合では、全係数中の中央部分につい
て、乗算器ａx 〜ａy ，乗算器ｂx 〜ｂy からなる第１
及び第２の乗算手段群が構成される。
【００１４】次に、上記のように構成されたデジタル信
号処理装置及びその動作（係数切換え方法）について説
明する。 （ａ）係数の切換え時以外の通常処理 係数の切換え時以外の通常処理の時では、クロスフェー
ド手段Ｃにより、第１の乗算手段群（乗算器ａx 〜
ａy ），または第２の乗算手段群（乗算器ｂx 〜ｂy ）
からの加算出力の一方を選択する。この選択された加算
出力と、第３の乗算手段群（乗算器ａ0 〜ａx-1 及び乗
算器ａy+1 〜ａn ）の出力とが加算されて、係数が（ｎ
＋１）個のデジタルフィルタの処理出力として最終出力
される。
号処理装置及びその動作（係数切換え方法）について説
明する。 （ａ）係数の切換え時以外の通常処理 係数の切換え時以外の通常処理の時では、クロスフェー
ド手段Ｃにより、第１の乗算手段群（乗算器ａx 〜
ａy ），または第２の乗算手段群（乗算器ｂx 〜ｂy ）
からの加算出力の一方を選択する。この選択された加算
出力と、第３の乗算手段群（乗算器ａ0 〜ａx-1 及び乗
算器ａy+1 〜ａn ）の出力とが加算されて、係数が（ｎ
＋１）個のデジタルフィルタの処理出力として最終出力
される。
【００１５】（ｂ）係数の切換え時の処理 また、係数が（ｎ＋１）個のデジタルフィルタ（として
機能するデジタル信号処理装置）の係数（全係数）を切
換えて、その特性を変更するときでは、設定される係数
の絶対値が比較的大きい係数群について、切換え前の旧
係数群による出力と切換え後の新係数群による出力とを
クロスフェードして切換え、その後に、残余の係数群を
切換える。ここで、切換え前の旧係数群が、例えば第１
の乗算手段群（乗算器ａx 〜ａy ）と、第３の乗算手段
群（乗算器ａ0 〜ａx-1 及び乗算器ａy+1 〜ａn ）に設
定され、これを新係数群に切換える場合とする。
機能するデジタル信号処理装置）の係数（全係数）を切
換えて、その特性を変更するときでは、設定される係数
の絶対値が比較的大きい係数群について、切換え前の旧
係数群による出力と切換え後の新係数群による出力とを
クロスフェードして切換え、その後に、残余の係数群を
切換える。ここで、切換え前の旧係数群が、例えば第１
の乗算手段群（乗算器ａx 〜ａy ）と、第３の乗算手段
群（乗算器ａ0 〜ａx-1 及び乗算器ａy+1 〜ａn ）に設
定され、これを新係数群に切換える場合とする。
【００１６】最初に、第２の乗算手段群（乗算器ｂx 〜
ｂy ）に、その位置に対応した新係数（これは、新係数
群の一部である）を設定する。そして、図３に示すよう
に、クロスフェード手段Ｃにより、加算器ＡＤa と加算
器ＡＤb との加算出力を、クロスフェード処理して、旧
係数群である第１の乗算手段群（乗算器ａx 〜ａy ）の
出力から、新係数群である第２の乗算手段群（乗算器ｂ
x 〜ｂy ）の出力に徐々に切換える。
ｂy ）に、その位置に対応した新係数（これは、新係数
群の一部である）を設定する。そして、図３に示すよう
に、クロスフェード手段Ｃにより、加算器ＡＤa と加算
器ＡＤb との加算出力を、クロスフェード処理して、旧
係数群である第１の乗算手段群（乗算器ａx 〜ａy ）の
出力から、新係数群である第２の乗算手段群（乗算器ｂ
x 〜ｂy ）の出力に徐々に切換える。
【００１７】新係数群である第２の乗算手段群（乗算器
ｂx 〜ｂy ）の出力に切換えた後に、第３の乗算手段群
（乗算器ａ0 〜ａx-1 及び乗算器ａy+1 〜ａn ）の位置
に対応した新係数（これは、新係数群の残りの部分であ
る）を設定する。これにより、第２の乗算手段群（乗算
器ｂx 〜ｂy ）と、第３の乗算手段群（乗算器ａ0 〜ａ
x-1 及び乗算器ａy+1 〜ａn ）に、新係数群が設定され
たことになり、係数の切換えが完了する。
ｂx 〜ｂy ）の出力に切換えた後に、第３の乗算手段群
（乗算器ａ0 〜ａx-1 及び乗算器ａy+1 〜ａn ）の位置
に対応した新係数（これは、新係数群の残りの部分であ
る）を設定する。これにより、第２の乗算手段群（乗算
器ｂx 〜ｂy ）と、第３の乗算手段群（乗算器ａ0 〜ａ
x-1 及び乗算器ａy+1 〜ａn ）に、新係数群が設定され
たことになり、係数の切換えが完了する。
【００１８】以上のようなデジタル信号処理装置及びそ
の係数切換え方法によれば、設定される係数の絶対値が
比較的大きい係数群については、切換え前の旧係数群に
よる出力と切換え後の新係数群による出力とがクロスフ
ェードされて出力されるので、処理した出力信号に不連
続点（ゲインの差）ができることがなく、耳障りなノイ
ズが生じることがない。さらに、設定される係数の絶対
値が比較的大きくない係数群については、係数の絶対値
が比較的大きい係数群の切換え後に、通常の係数切換え
をするように構成したので、不必要に乗算手段（乗算
器）が大きくなり、回路規模が増大することもなく、ま
た、ノイズが生じることもない。
の係数切換え方法によれば、設定される係数の絶対値が
比較的大きい係数群については、切換え前の旧係数群に
よる出力と切換え後の新係数群による出力とがクロスフ
ェードされて出力されるので、処理した出力信号に不連
続点（ゲインの差）ができることがなく、耳障りなノイ
ズが生じることがない。さらに、設定される係数の絶対
値が比較的大きくない係数群については、係数の絶対値
が比較的大きい係数群の切換え後に、通常の係数切換え
をするように構成したので、不必要に乗算手段（乗算
器）が大きくなり、回路規模が増大することもなく、ま
た、ノイズが生じることもない。
【００１９】また、設定される係数の絶対値が比較的大
きい係数群の数が多く、クロスフェード処理の対象とな
る係数の数が多くなる場合に、そのすべてついて第１及
び第２の乗算手段群の対象とすると、回路規模が再び増
大しまう。この場合、設定される係数の絶対値が比較的
大きい係数群の一部分ついてだけ、第１及び第２の乗算
手段群の対象としても良い。この時、（そのすべてつい
て第１及び第２の乗算手段群の対象とする時と比較し
て）クロスフェード処理する時間を長くすると、切換え
時にノイズが生じることがない。
きい係数群の数が多く、クロスフェード処理の対象とな
る係数の数が多くなる場合に、そのすべてついて第１及
び第２の乗算手段群の対象とすると、回路規模が再び増
大しまう。この場合、設定される係数の絶対値が比較的
大きい係数群の一部分ついてだけ、第１及び第２の乗算
手段群の対象としても良い。この時、（そのすべてつい
て第１及び第２の乗算手段群の対象とする時と比較し
て）クロスフェード処理する時間を長くすると、切換え
時にノイズが生じることがない。
【００２０】（実施例２）図２は、縦続された２組の遅
延素子群Ｄ1 〜Ｄn と、遅延素子群Ｄx 〜Ｄy+1で構成
されたデジタル信号処理装置（デジタルフィルタ）を示
すものである。遅延素子群Ｄ1 〜Ｄn は、所定のクロッ
クで入力信号を遅延させる遅延手段であり、乗算器ａ0
〜ａn （ａx 〜ａy を含む）により、各遅延出力と設定
された係数との乗算が実行される。遅延素子群Ｄx 〜Ｄ
y+1 も、所定のクロックで入力信号を遅延させる遅延手
段であり、乗算器ｂx 〜ｂy により、各遅延出力と設定
された係数との乗算が実行される。これも、図１で詳述
したデジタル信号処理装置（全係数が（ｎ＋１）個のデ
ジタルフィルタ）と、同様な係数切換えが可能である。
なお、１つの遅延素子と乗算器とが基本機能単位として
（セットとして）構成されているＤＳＰチップでは、図
２の実施例のように構成すると良い。
延素子群Ｄ1 〜Ｄn と、遅延素子群Ｄx 〜Ｄy+1で構成
されたデジタル信号処理装置（デジタルフィルタ）を示
すものである。遅延素子群Ｄ1 〜Ｄn は、所定のクロッ
クで入力信号を遅延させる遅延手段であり、乗算器ａ0
〜ａn （ａx 〜ａy を含む）により、各遅延出力と設定
された係数との乗算が実行される。遅延素子群Ｄx 〜Ｄ
y+1 も、所定のクロックで入力信号を遅延させる遅延手
段であり、乗算器ｂx 〜ｂy により、各遅延出力と設定
された係数との乗算が実行される。これも、図１で詳述
したデジタル信号処理装置（全係数が（ｎ＋１）個のデ
ジタルフィルタ）と、同様な係数切換えが可能である。
なお、１つの遅延素子と乗算器とが基本機能単位として
（セットとして）構成されているＤＳＰチップでは、図
２の実施例のように構成すると良い。
【００２１】
【発明の効果】以上詳述したように、本発明になるによ
れば、設定される係数の絶対値が比較的大きい係数群に
ついては、切換え前の旧係数群による出力と切換え後の
新係数群による出力とがクロスフェードされて出力され
るので、処理した出力信号に不連続点（ゲインの差）が
できることがなく、耳障りなノイズが生じることがな
い。 さらに、設定される係数の絶対値が比較的大きく
ない係数群については、係数の絶対値が比較的大きい係
数群の切換え後に、通常の係数切換えをするように構成
したので、不必要に乗算手段（乗算器）が大きくなり、
回路規模が増大することもなく、また、ノイズが生じる
こともない。したがって、例えば畳み込み演算用ＤＳＰ
を有する音像定位装置に使用すれば、ノイズが生じるこ
とがなく、その係数を切換えて音像の定位位置を変える
ことができる。
れば、設定される係数の絶対値が比較的大きい係数群に
ついては、切換え前の旧係数群による出力と切換え後の
新係数群による出力とがクロスフェードされて出力され
るので、処理した出力信号に不連続点（ゲインの差）が
できることがなく、耳障りなノイズが生じることがな
い。 さらに、設定される係数の絶対値が比較的大きく
ない係数群については、係数の絶対値が比較的大きい係
数群の切換え後に、通常の係数切換えをするように構成
したので、不必要に乗算手段（乗算器）が大きくなり、
回路規模が増大することもなく、また、ノイズが生じる
こともない。したがって、例えば畳み込み演算用ＤＳＰ
を有する音像定位装置に使用すれば、ノイズが生じるこ
とがなく、その係数を切換えて音像の定位位置を変える
ことができる。
【図１】本発明になるデジタル信号処理装置（及びその
係数切換え方法）の一実施例を示す構成図である。
係数切換え方法）の一実施例を示す構成図である。
【図２】第２の実施例を示す構成図である。
【図３】デジタル信号処理装置（及びその係数切換え方
法）におけるクロスフェード処理を説明する図である。
法）におけるクロスフェード処理を説明する図である。
【図４】デジタル信号処理装置（及びその係数切換え方
法）において、設定される係数の絶対値が比較的大きい
係数群について説明する図で、ＤＳＰにより畳み込み演
算処理するためのインパルス応答の例を示すものであ
る。
法）において、設定される係数の絶対値が比較的大きい
係数群について説明する図で、ＤＳＰにより畳み込み演
算処理するためのインパルス応答の例を示すものであ
る。
【図５】係数切換え方法の一例を説明する図である。
【符号の説明】 Ｄ1 〜Ｄn ，Ｄx 〜Ｄy+1 遅延手段 ａx 〜ａy ，ｂx 〜ｂy 第１及び第２の乗算手段群
（乗算器） ａ0 〜ａx-1 ，ａy+1 〜ａn 第３の乗算手段群（乗算
器） ＡＤa ，ＡＤb 第１及び第２の加算手段（加算器） ＡＤf 最終加算手段（加算器） Ｃ クロスフェード手段
（乗算器） ａ0 〜ａx-1 ，ａy+1 〜ａn 第３の乗算手段群（乗算
器） ＡＤa ，ＡＤb 第１及び第２の加算手段（加算器） ＡＤf 最終加算手段（加算器） Ｃ クロスフェード手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/31 Ｄ 9194−5Ｌ Ｇ１０Ｋ 15/12
Claims (2)
- 【請求項１】入力信号を遅延させる複数の遅延手段と、 前記遅延手段により遅延された信号を設定された係数に
応じて乗算し、かつ、設定される係数の絶対値が比較的
大きい係数群についてのみ設けられた第１及び第２の乗
算手段群と、前記第１及び第２の乗算手段群からの出力
を加算する第１及び第２の加算手段と、 係数切換え時には、前記第１及び第２の加算手段からの
出力をクロスフェードするクロスフェード手段と、 前記遅延手段により遅延された信号を設定された係数に
応じて乗算し、かつ、設定される係数の絶対値が比較的
大きくない係数群について設けられた第３の乗算手段群
と、 前記クロスフェード手段からの出力と前記第３の乗算手
段群からの出力とを加算する最終加算手段とからなり、 設定される係数の絶対値が比較的大きい係数群について
は、切換え前の旧係数群による出力と切換え後の新係数
群による出力とをクロスフェードしながら係数切換えを
するようにしたことを特徴とするデジタル信号処理装
置。 - 【請求項２】入力信号を遅延させる複数の遅延手段と、
前記遅延手段により遅延された信号を設定された係数に
応じて乗算する複数の乗算手段と、乗算手段からの出力
を加算する加算手段とからなるデジタル信号処理装置に
おける係数切換え方法において、 係数切換え時には、設定される係数の絶対値が比較的大
きい係数群について、切換え前の旧係数群による出力と
切換え後の新係数群による出力とをクロスフェードして
切換え、その後に、残余の係数群を切換えるようにした
ことを特徴とするデジタル信号処理装置における係数切
換え方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125152A JPH06314955A (ja) | 1993-04-28 | 1993-04-28 | デジタル信号処理装置及びその係数切換え方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125152A JPH06314955A (ja) | 1993-04-28 | 1993-04-28 | デジタル信号処理装置及びその係数切換え方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314955A true JPH06314955A (ja) | 1994-11-08 |
Family
ID=14903163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5125152A Pending JPH06314955A (ja) | 1993-04-28 | 1993-04-28 | デジタル信号処理装置及びその係数切換え方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012018093A1 (ja) * | 2010-08-04 | 2012-02-09 | シャープ株式会社 | 信号処理装置、テレビ、信号処理方法、プログラムおよび記録媒体 |
-
1993
- 1993-04-28 JP JP5125152A patent/JPH06314955A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012018093A1 (ja) * | 2010-08-04 | 2012-02-09 | シャープ株式会社 | 信号処理装置、テレビ、信号処理方法、プログラムおよび記録媒体 |
| JP2012039232A (ja) * | 2010-08-04 | 2012-02-23 | Sharp Corp | 信号処理装置、テレビ、信号処理方法、プログラムおよび記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101184641B1 (ko) | 오디오 신호 처리 시스템 및 그 방법 | |
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| KR0175515B1 (ko) | 테이블 조사 방식의 스테레오 구현 장치와 방법 | |
| US6658117B2 (en) | Sound field effect control apparatus and method | |
| US20060177074A1 (en) | Early reflection reproduction apparatus and method of sound field effect reproduction | |
| JPH0698400A (ja) | 音像定位装置 | |
| JPH05265477A (ja) | 音場補正装置 | |
| US6978027B1 (en) | Reverberation processor for interactive audio applications | |
| WO2003096746A1 (fr) | Appareil audio et son programme de reproduction | |
| US6208687B1 (en) | Filter switching method | |
| JPH1094099A (ja) | ステレオ音響システム | |
| KR100410793B1 (ko) | 의사 스테레오화 장치 | |
| JP2966181B2 (ja) | 音場信号再生装置 | |
| JP2003263179A (ja) | 残響付与装置、残響付与方法、プログラムおよび記録媒体 | |
| JPH06314955A (ja) | デジタル信号処理装置及びその係数切換え方法 | |
| JP3275133B2 (ja) | 中央サウンドイメージ回路をもつステレオ効果増強装置 | |
| JP3255348B2 (ja) | 遅延量制御装置及び音像制御装置 | |
| US5703956A (en) | External memory control circuit for sound field processing digital signal processor | |
| JP2001189999A (ja) | ステレオ感強調装置およびステレオ感強調方法 | |
| JPH05207597A (ja) | 音場再生装置 | |
| JP3485758B2 (ja) | 疑似ステレオ回路 | |
| JPH06335094A (ja) | 音場再生装置 | |
| JP3304611B2 (ja) | オーディオ信号処理装置 | |
| JP3428149B2 (ja) | デジタル信号処理装置 | |
| JP2006323395A (ja) | 信号処理装置並びに音響再生装置 |