JPH06314842A - 半導体発光素子およびその作製方法 - Google Patents
半導体発光素子およびその作製方法Info
- Publication number
- JPH06314842A JPH06314842A JP10242493A JP10242493A JPH06314842A JP H06314842 A JPH06314842 A JP H06314842A JP 10242493 A JP10242493 A JP 10242493A JP 10242493 A JP10242493 A JP 10242493A JP H06314842 A JPH06314842 A JP H06314842A
- Authority
- JP
- Japan
- Prior art keywords
- type
- wafer
- type semiconductor
- active layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 発光動作領域と埋込層との間に成長界面を持
たないＬＤとその簡便な作製方法を提供し、ＬＤ形成に
要する時間を短縮するとともに、界面リーク電流の発生
を防ぎ歩留まりを向上させる。 【構成】 ｐ型半導体層よりなるｐ型部分と活性層内の
非発光動作領域に水素原子を添加する。ｎ型ＧａＡｓ基
板上にII-VI族化合物を含む半導体薄膜を多層積層し、
ｐｎ接合を有するウエハを形成した後、ウエハの表面上
で活性層内の発光させたい領域に対応する領域に保護膜
を形成し、水素ガス、水素原子のみからなる分子または
イオンガス、少なくとも硫黄またはセレンを組成に含ん
だ水素化合物ガスの内、少なくともどれか一種類のガス
を含む雰囲気中でプラズマ処理、熱処理、イオン注入の
内何れか一つを施した後、保護膜を除去し、ウエハ表面
の所定の領域に電極を形成する。
たないＬＤとその簡便な作製方法を提供し、ＬＤ形成に
要する時間を短縮するとともに、界面リーク電流の発生
を防ぎ歩留まりを向上させる。 【構成】 ｐ型半導体層よりなるｐ型部分と活性層内の
非発光動作領域に水素原子を添加する。ｎ型ＧａＡｓ基
板上にII-VI族化合物を含む半導体薄膜を多層積層し、
ｐｎ接合を有するウエハを形成した後、ウエハの表面上
で活性層内の発光させたい領域に対応する領域に保護膜
を形成し、水素ガス、水素原子のみからなる分子または
イオンガス、少なくとも硫黄またはセレンを組成に含ん
だ水素化合物ガスの内、少なくともどれか一種類のガス
を含む雰囲気中でプラズマ処理、熱処理、イオン注入の
内何れか一つを施した後、保護膜を除去し、ウエハ表面
の所定の領域に電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体薄膜が多層に積
み重なった構造を有する半導体発光素子に関し、特に、
半導体レーザダイオードに適用して有効な技術に関する
ものである。
み重なった構造を有する半導体発光素子に関し、特に、
半導体レーザダイオードに適用して有効な技術に関する
ものである。
【０００２】
【従来の技術】従来の半導体レーザダイオード（以下Ｌ
Ｄと称する）の作製方法は、図５に示すようなプロセス
に従い、埋込構造を形成することで注入電流の挟窄化を
実現していた。
Ｄと称する）の作製方法は、図５に示すようなプロセス
に従い、埋込構造を形成することで注入電流の挟窄化を
実現していた。
【０００３】以下、図５を用いて従来のＬＤ及びその作
製方法を模式的に簡単に説明する。
製方法を模式的に簡単に説明する。
【０００４】まず始めに、図５-(１)に示すように、ｎ
型基板５１上にｎ型半導体層５２、活性層５３、ｐ型半
導体層５４を成長させ、ｐｎ接合を有する多層の半導体
層をｎ型基板５１上に形成する。
型基板５１上にｎ型半導体層５２、活性層５３、ｐ型半
導体層５４を成長させ、ｐｎ接合を有する多層の半導体
層をｎ型基板５１上に形成する。
【０００５】続いて、図５-(２)に示すように、フォト
リソグラフィ技術を用いて、ｐ型半導体層５４の上面の
内、所望の発光領域に対応する部分にＳｉＯ2等の保護
膜５５を形成する。
リソグラフィ技術を用いて、ｐ型半導体層５４の上面の
内、所望の発光領域に対応する部分にＳｉＯ2等の保護
膜５５を形成する。
【０００６】さらに、図５-(３)に示すように、ドライ
あるいはウェットエッチングにより、ｎ型基板５１上の
多層半導体層の内、保護膜５５によって保護されていな
い部分を除去する。
あるいはウェットエッチングにより、ｎ型基板５１上の
多層半導体層の内、保護膜５５によって保護されていな
い部分を除去する。
【０００７】次に、図５-(４)に示すように、図５-(４)
中、左右方向にもｐｎ接合ができるように半導体膜を再
成長させることで埋め込む（埋め込みは半絶縁体膜で行
なってもよい）。
中、左右方向にもｐｎ接合ができるように半導体膜を再
成長させることで埋め込む（埋め込みは半絶縁体膜で行
なってもよい）。
【０００８】最後に、図５-(５)に示すように、保護膜
５５を除去した後、電極５８を形成してＬＤの作製が完
了する。
５５を除去した後、電極５８を形成してＬＤの作製が完
了する。
【０００９】図５-(５)からわかるように、発光領域に
相当する活性層５３と、発光に必要な電流が注入され所
定のダイオード動作を行う半導体層５４及び５２とから
なる領域（以下、発光動作領域と称する）が、その他の
半導体層５６及び５７とからなる領域（以下、埋込層と
称する）の中に埋め込まれた構造となっている。
相当する活性層５３と、発光に必要な電流が注入され所
定のダイオード動作を行う半導体層５４及び５２とから
なる領域（以下、発光動作領域と称する）が、その他の
半導体層５６及び５７とからなる領域（以下、埋込層と
称する）の中に埋め込まれた構造となっている。
【００１０】このような埋込構造にすることにより、注
入電流は挟窄化され、図５-(５)中の左右方向へ漏れる
ことなく発光動作領域を流れるようになり、レーザ光放
出に必要な注入電流の効率を向上させ、ＬＤの発光特性
を向上させていた。
入電流は挟窄化され、図５-(５)中の左右方向へ漏れる
ことなく発光動作領域を流れるようになり、レーザ光放
出に必要な注入電流の効率を向上させ、ＬＤの発光特性
を向上させていた。
【００１１】
【発明が解決しようとする課題】しかしながら、前記従
来のＬＤにおいては、前記埋込層と発光動作領域との界
面内をリーク電流が流れるため、ＬＤの発光特性を劣化
させ、製品の歩留まりの低下を引き起こすという問題が
あった。
来のＬＤにおいては、前記埋込層と発光動作領域との界
面内をリーク電流が流れるため、ＬＤの発光特性を劣化
させ、製品の歩留まりの低下を引き起こすという問題が
あった。
【００１２】また、ＬＤが電流挟窄機構を備えたものに
するには、その作製に多くの工程を踏まねばならず、製
品に至るまでに多くの時間を要するという問題があっ
た。
するには、その作製に多くの工程を踏まねばならず、製
品に至るまでに多くの時間を要するという問題があっ
た。
【００１３】本発明は、前記問題点を解決するために成
されたものであり、本発明の目的は、発光動作領域と埋
込層との間に位置し、リーク電流の原因となる成長界面
を持たないＬＤを提供することにある。
されたものであり、本発明の目的は、発光動作領域と埋
込層との間に位置し、リーク電流の原因となる成長界面
を持たないＬＤを提供することにある。
【００１４】本発明の他の目的は、ＬＤ作製に要する時
間を短縮することが可能な技術を提供することにある。
間を短縮することが可能な技術を提供することにある。
【００１５】本発明の前記並びに、その他の目的及び新
規な特徴は、本明細書の記述及び添付図面によって明ら
かにする。
規な特徴は、本明細書の記述及び添付図面によって明ら
かにする。
【００１６】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、ｎ型ＧａＡｓ基板上にＺｎ，Ｍｇ，Ｃ
ｄ，Ｓ，Ｓｅの内、少なくとも２種類以上の元素からな
るII-VI族化合物を含む半導体薄膜が多層に積み重なっ
た構造を有し、前記半導体薄膜積層体の、ｐ型半導体層
よりなるｐ型部分とｎ型半導体層よりなるｎ型部分で活
性層を挟んでｐｎ接合が形成されている半導体発光素子
において、前記活性層及び前記ｐ型部分に形成される非
発光動作領域の少なくとも一部に水素原子を添加したこ
とを特徴とする。
に、本発明は、ｎ型ＧａＡｓ基板上にＺｎ，Ｍｇ，Ｃ
ｄ，Ｓ，Ｓｅの内、少なくとも２種類以上の元素からな
るII-VI族化合物を含む半導体薄膜が多層に積み重なっ
た構造を有し、前記半導体薄膜積層体の、ｐ型半導体層
よりなるｐ型部分とｎ型半導体層よりなるｎ型部分で活
性層を挟んでｐｎ接合が形成されている半導体発光素子
において、前記活性層及び前記ｐ型部分に形成される非
発光動作領域の少なくとも一部に水素原子を添加したこ
とを特徴とする。
【００１７】ｎ型ＧａＡｓ基板上にＺｎ，Ｍｇ，Ｃｄ，
Ｓ，Ｓｅの内、少なくとも２種類以上の元素からなるII
-VI族化合物を含む半導体薄膜を多層積層し、前記半導
体薄膜積層体の、ｐ型半導体層よりなるｐ型部分とｎ型
半導体層よりなるｎ型部分で活性層を挟んでｐｎ接合が
形成されているウエハを形成した後、該ウエハの表面上
で、前記活性層内の発光させたい領域に対応する領域に
保護膜を形成し、引き続き、水素ガス、水素原子のみか
らなる分子またはイオンガス、少なくとも硫黄またはセ
レンを組成に含んだ水素化合物ガスの内、少なくともど
れか一種類のガスを含む雰囲気中でプラズマ処理、熱処
理、イオン注入の内何れか一つを施した後、前記保護膜
を除去し、最後に前記ウエハ表面の所定の領域に電極を
形成することを特徴とする。
Ｓ，Ｓｅの内、少なくとも２種類以上の元素からなるII
-VI族化合物を含む半導体薄膜を多層積層し、前記半導
体薄膜積層体の、ｐ型半導体層よりなるｐ型部分とｎ型
半導体層よりなるｎ型部分で活性層を挟んでｐｎ接合が
形成されているウエハを形成した後、該ウエハの表面上
で、前記活性層内の発光させたい領域に対応する領域に
保護膜を形成し、引き続き、水素ガス、水素原子のみか
らなる分子またはイオンガス、少なくとも硫黄またはセ
レンを組成に含んだ水素化合物ガスの内、少なくともど
れか一種類のガスを含む雰囲気中でプラズマ処理、熱処
理、イオン注入の内何れか一つを施した後、前記保護膜
を除去し、最後に前記ウエハ表面の所定の領域に電極を
形成することを特徴とする。
【００１８】
【作用】前記した手段によれば、活性層及び前記ｐ型部
分に形成される非発光動作領域に添加された水素原子
が、近傍に存在するアクセプタ不純物と結合し、非発光
動作領域が高抵抗化するとともに、成長界面を持たない
構造となるので、発光動作領域外への電流の漏れを防止
することが可能となる。これにより、ＬＤの発光特性お
よび歩留まりを向上させることができる。
分に形成される非発光動作領域に添加された水素原子
が、近傍に存在するアクセプタ不純物と結合し、非発光
動作領域が高抵抗化するとともに、成長界面を持たない
構造となるので、発光動作領域外への電流の漏れを防止
することが可能となる。これにより、ＬＤの発光特性お
よび歩留まりを向上させることができる。
【００１９】また、従来の複雑な埋め込みプロセスを行
なうこと無く、電流挟窄機構を有するＬＤを容易に作製
することが可能になるので、ＬＤ作製に要する時間を短
縮することができる。
なうこと無く、電流挟窄機構を有するＬＤを容易に作製
することが可能になるので、ＬＤ作製に要する時間を短
縮することができる。
【００２０】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００２１】（実施例１）図１は本発明による実施例１
のＬＤの作製法の各工程における断面図であり、図１の
(４)は本実施例１のＬＤの構成を示す断面図である。図
１の(４)において、１は基板、２，３，４はｎ型半導体
層、５は活性層、６，７はｐ型半導体層、９ａ，９ｂは
電極で、ｎ型半導体層２，３，４からｎ型部分が形成さ
れ、ｐ型半導体層６，７からｐ型部分が形成されてい
る。灰色の部分が、水素原子が添加されたｐ型半導体層
６，７及び活性層５内の非発光動作領域であり、これが
高抵抗層となり、灰色の付けられていない部分が、ｐ型
半導体層６，７及び活性層５内の発光動作領域である。
のＬＤの作製法の各工程における断面図であり、図１の
(４)は本実施例１のＬＤの構成を示す断面図である。図
１の(４)において、１は基板、２，３，４はｎ型半導体
層、５は活性層、６，７はｐ型半導体層、９ａ，９ｂは
電極で、ｎ型半導体層２，３，４からｎ型部分が形成さ
れ、ｐ型半導体層６，７からｐ型部分が形成されてい
る。灰色の部分が、水素原子が添加されたｐ型半導体層
６，７及び活性層５内の非発光動作領域であり、これが
高抵抗層となり、灰色の付けられていない部分が、ｐ型
半導体層６，７及び活性層５内の発光動作領域である。
【００２２】本実施例１においては、発光素子を形成す
る半導体薄膜層が、Ｚｎ，Ｍｇ，Ｃｄ，Ｓ，Ｓｅのうち
少なくとも２種類以上の元素からなるII-VI族化合物で
ある場合を選ぶとともに、水素雰囲気中のｒｆ(高周波)
プラズマにより発生した原子状水素にさらすことで、水
素原子を含む高抵抗層を形成する。
る半導体薄膜層が、Ｚｎ，Ｍｇ，Ｃｄ，Ｓ，Ｓｅのうち
少なくとも２種類以上の元素からなるII-VI族化合物で
ある場合を選ぶとともに、水素雰囲気中のｒｆ(高周波)
プラズマにより発生した原子状水素にさらすことで、水
素原子を含む高抵抗層を形成する。
【００２３】以下、本実施例１のＬＤの作製法を詳細に
説明する。
説明する。
【００２４】（ＬＤ用ウェハの成長）ｎ型ＧａＡｓ基板
１上に分子線エピキタキシー法（以下、ＭＢＥ法と称す
る）を用いて、厚さ０.１μｍの塩素ドープＺｎＳｅ
（電子濃度５×１０18個／cm3）からなるｎ型半導体層
２、厚さ２.５μｍの塩素ドープＺｎＳ0.1Ｓｅ0.9（電
子濃度１×１０18個／cm3）あるいは塩素ドープｎ型Ｚ
ｎ0.8Ｍｇ0.2Ｓ0.15Ｓｅ0.8 5（電子濃度１×１０18個／
cm3）からなるｎ型半導体層３、厚さ０.５μｍの塩素ド
ープＺｎＳｅ（電子濃度１×１０18個／cm3）からなる
ｎ型半導体層４、厚さ１０ｎｍのノンドープＺｎ0.8Ｃ
ｄ0.2Ｓｅ井戸層と厚さ１０ｎｍノンドープＺｎＳｅバ
リア層とを交互に５回繰り返した多重量子井戸構造の活
性層５、厚さ０.５μｍの窒素ドープＺｎＳｅ（正孔濃
度２×１０17個／cm3）からなるｐ型半導体層６、厚さ
１.５μｍの窒素ドープＺｎＳ0.1Ｓｅ0.9（正孔濃度２
×１０17個／cm3）あるいは窒素ドープＺｎ0.8Ｍｇ0.2
Ｓ0.15Ｓｅ0.85（正孔濃度２×１０1 7個／cm3）からな
るｐ型半導体層７を順に基板温度３００℃で成長し、図
１の(１)に示すようなウェハを得た。
１上に分子線エピキタキシー法（以下、ＭＢＥ法と称す
る）を用いて、厚さ０.１μｍの塩素ドープＺｎＳｅ
（電子濃度５×１０18個／cm3）からなるｎ型半導体層
２、厚さ２.５μｍの塩素ドープＺｎＳ0.1Ｓｅ0.9（電
子濃度１×１０18個／cm3）あるいは塩素ドープｎ型Ｚ
ｎ0.8Ｍｇ0.2Ｓ0.15Ｓｅ0.8 5（電子濃度１×１０18個／
cm3）からなるｎ型半導体層３、厚さ０.５μｍの塩素ド
ープＺｎＳｅ（電子濃度１×１０18個／cm3）からなる
ｎ型半導体層４、厚さ１０ｎｍのノンドープＺｎ0.8Ｃ
ｄ0.2Ｓｅ井戸層と厚さ１０ｎｍノンドープＺｎＳｅバ
リア層とを交互に５回繰り返した多重量子井戸構造の活
性層５、厚さ０.５μｍの窒素ドープＺｎＳｅ（正孔濃
度２×１０17個／cm3）からなるｐ型半導体層６、厚さ
１.５μｍの窒素ドープＺｎＳ0.1Ｓｅ0.9（正孔濃度２
×１０17個／cm3）あるいは窒素ドープＺｎ0.8Ｍｇ0.2
Ｓ0.15Ｓｅ0.85（正孔濃度２×１０1 7個／cm3）からな
るｐ型半導体層７を順に基板温度３００℃で成長し、図
１の(１)に示すようなウェハを得た。
【００２５】ここでは、結晶成長にＭＢＥ法を用いた
が、ＭＯＶＰＥ法(有機金属気相エピタキシャル成長法)
またはガスソースＭＢＥ法を用いることも可能である。
が、ＭＯＶＰＥ法(有機金属気相エピタキシャル成長法)
またはガスソースＭＢＥ法を用いることも可能である。
【００２６】（ＳｉＯ2膜形成）次に、図１の(２)に示
すように、ウエハの上面全体に厚さ２００ｎｍ程度のＳ
ｉＯ2膜をｒｆマグネトロンスパッタ法により形成した
後、フォトリソグラフィ技術を用いて、幅５μｍのスト
ライプ状のＳｉＯ2膜(保護膜)８を形成した。なお、Ｓ
ｉＯ2膜８のエッチングにはエッチャントとしてフッ酸
を用いた。
すように、ウエハの上面全体に厚さ２００ｎｍ程度のＳ
ｉＯ2膜をｒｆマグネトロンスパッタ法により形成した
後、フォトリソグラフィ技術を用いて、幅５μｍのスト
ライプ状のＳｉＯ2膜(保護膜)８を形成した。なお、Ｓ
ｉＯ2膜８のエッチングにはエッチャントとしてフッ酸
を用いた。
【００２７】ここでは、保護膜８としてＳｉＯ2膜を用
いたが、シリコン窒化膜等であってもよい。
いたが、シリコン窒化膜等であってもよい。
【００２８】（プラズマ処理）次に、このウェハを図３
に示すプラズマ処理装置の基板ホルダー１５上に載せ、
ガス導入ノズル１０より毎分５００ｃｃの水素ガスを流
す。処理炉１４の圧力は、ロータリーポンプ１２の手前
に設けたニードルバルブ１１を調節して、１Ｔｏｒｒに
保持する。高周波コイル１３に周波数１３.５６ＭＨ
ｚ、電力３００Ｗのｒｆ(高周波)出力を印加して処理炉
１４内部にｒｆプラズマを形成する。このｒｆプラズマ
により形成された原子状水素中に２０分間ウェハを保持
することにより、ＳｉＯ2膜８で保護されていない表面
よりウエハの膜中へ水素原子が拡散し、図１の(３)に示
すようにｐ型半導体層６，７及び活性層５の内、灰色で
示した領域(非発光動作領域)に水素原子が添加される。
に示すプラズマ処理装置の基板ホルダー１５上に載せ、
ガス導入ノズル１０より毎分５００ｃｃの水素ガスを流
す。処理炉１４の圧力は、ロータリーポンプ１２の手前
に設けたニードルバルブ１１を調節して、１Ｔｏｒｒに
保持する。高周波コイル１３に周波数１３.５６ＭＨ
ｚ、電力３００Ｗのｒｆ(高周波)出力を印加して処理炉
１４内部にｒｆプラズマを形成する。このｒｆプラズマ
により形成された原子状水素中に２０分間ウェハを保持
することにより、ＳｉＯ2膜８で保護されていない表面
よりウエハの膜中へ水素原子が拡散し、図１の(３)に示
すようにｐ型半導体層６，７及び活性層５の内、灰色で
示した領域(非発光動作領域)に水素原子が添加される。
【００２９】このようなプラズマ処理の効果は以下の条
件で処理した場合に確認されている。
件で処理した場合に確認されている。
【００３０】ｒｆ電力１００〜１０００Ｗ、 処理炉圧
０.０１〜１００Ｔｏｒｒ、処理時間５〜６０分間、
水素ガス流量１０〜２０００ｃｃ／分、また、水
素ガスだけでなく、セレン化水素あるいは硫化水素、も
しくは、これらを混合した雰囲気中で、このプラズマ処
理を行なっても同様の効果が得られた。
０.０１〜１００Ｔｏｒｒ、処理時間５〜６０分間、
水素ガス流量１０〜２０００ｃｃ／分、また、水
素ガスだけでなく、セレン化水素あるいは硫化水素、も
しくは、これらを混合した雰囲気中で、このプラズマ処
理を行なっても同様の効果が得られた。
【００３１】（電極形成）プラズマ処理後、弗酸により
ＳｉＯ2膜８をエッチングして取り除く。続いて、イオ
ンビームエッチング技術により、アルゴンビームを用い
てウエハ上面を１０ｎｍ程度エッチングし、清浄な表面
を出す。次に、イオンビームスパッタ法により、清浄化
されたウエハ上面に厚さ０.２μｍの金を真空蒸着し
て、金電極９ａを形成する。
ＳｉＯ2膜８をエッチングして取り除く。続いて、イオ
ンビームエッチング技術により、アルゴンビームを用い
てウエハ上面を１０ｎｍ程度エッチングし、清浄な表面
を出す。次に、イオンビームスパッタ法により、清浄化
されたウエハ上面に厚さ０.２μｍの金を真空蒸着し
て、金電極９ａを形成する。
【００３２】一方、基板１側については、厚さ４０ｎｍ
のクロムと厚さ０.５μｍの金を順次真空蒸着して、金-
クロム電極９ｂを形成する。
のクロムと厚さ０.５μｍの金を順次真空蒸着して、金-
クロム電極９ｂを形成する。
【００３３】最後に、金属電極と半導体との密着性の向
上を図るため、窒素雰囲気中、２５０℃、３０秒の条件
でフラッシュアニールして、図１の(４)に示すＬＤが得
られた。
上を図るため、窒素雰囲気中、２５０℃、３０秒の条件
でフラッシュアニールして、図１の(４)に示すＬＤが得
られた。
【００３４】（素子特性）劈開によりＬＤから切り出し
たＬＤチップをジャンクションダウンでダイアモンドヒ
ートシンク(図示していない)上に金錫共晶合金を用いて
マウントした時の室温での光出力-注入電流特性を図２
に示す。
たＬＤチップをジャンクションダウンでダイアモンドヒ
ートシンク(図示していない)上に金錫共晶合金を用いて
マウントした時の室温での光出力-注入電流特性を図２
に示す。
【００３５】図２において、横軸は注入電流をｍＡ単位
で、縦軸は光出力を任意目盛（arbitrary units）で表
したものである。レーザの共振器長は１.２ｍｍであ
り、測定は、パルス幅１μｓｅｃ、繰り返し１ＫＨｚの
パルス電圧を印加して行った。
で、縦軸は光出力を任意目盛（arbitrary units）で表
したものである。レーザの共振器長は１.２ｍｍであ
り、測定は、パルス幅１μｓｅｃ、繰り返し１ＫＨｚの
パルス電圧を印加して行った。
【００３６】本測定結果では、レーザ発振のしきい値電
流は３２ｍＡであり、発振レーザ光の波長は５０２ｎｍ
であった。このしきい値電流は、同じ多層構造のウェハ
を用いて作製した従来の埋込構造を有する、ウインド幅
２０μｍのウインドストライプ型ＬＤチップのしきい値
電流：１２０ｍＡと比較して低いしきい値となってい
る。
流は３２ｍＡであり、発振レーザ光の波長は５０２ｎｍ
であった。このしきい値電流は、同じ多層構造のウェハ
を用いて作製した従来の埋込構造を有する、ウインド幅
２０μｍのウインドストライプ型ＬＤチップのしきい値
電流：１２０ｍＡと比較して低いしきい値となってい
る。
【００３７】以上の説明からわかるように、本実施例１
のＬＤ及びその作製方法によれば、次のような効果を得
ることができる。
のＬＤ及びその作製方法によれば、次のような効果を得
ることができる。
【００３８】すなわち、ｐ型半導体層６，７及び活性層
５内の非発光動作領域に添加された水素原子が、近傍に
存在するアクセプタ不純物と結合し、非発光動作領域が
高抵抗化するとともに、図１の(４)から明らかなように
界面を持たない構造となるので、非発光動作領域及び界
面への電流の漏れを防止することが可能となる。これに
より、従来の複雑な埋め込みプロセスを行うこと無く、
電流挟窄機構を有するＬＤの作製が可能になり、ＬＤの
発光特性および歩留まりが向上する。
５内の非発光動作領域に添加された水素原子が、近傍に
存在するアクセプタ不純物と結合し、非発光動作領域が
高抵抗化するとともに、図１の(４)から明らかなように
界面を持たない構造となるので、非発光動作領域及び界
面への電流の漏れを防止することが可能となる。これに
より、従来の複雑な埋め込みプロセスを行うこと無く、
電流挟窄機構を有するＬＤの作製が可能になり、ＬＤの
発光特性および歩留まりが向上する。
【００３９】（実施例２）実施例２は、前記実施例１に
おいて用いたプラズマ処理の代わりに、加熱したタング
ステンフィラメントを用いて熱処理により原子状水素を
発生させ、ウエハのｐ型半導体層及び活性層５内の非発
光領域に水素原子を拡散するものである。
おいて用いたプラズマ処理の代わりに、加熱したタング
ステンフィラメントを用いて熱処理により原子状水素を
発生させ、ウエハのｐ型半導体層及び活性層５内の非発
光領域に水素原子を拡散するものである。
【００４０】本実施例２では、図１の(２)に示す、Ｓｉ
Ｏ2膜８をストライプ状に形成した段階までは実施例１
と同様のプロセスでウエハを形成した。
Ｏ2膜８をストライプ状に形成した段階までは実施例１
と同様のプロセスでウエハを形成した。
【００４１】この後、ウェハを図４に示す熱処理装置の
原子状水素処理炉２１内の試料ホルダー１６上に設置
し、抵抗加熱１９により３００℃に保持するとともに、
ノズル１７より水素ガスを毎分２００ｃｃ供給し、ニー
ドルバルブ２０により処理炉２１の圧力を０.１Ｔｏｒ
ｒに保持する。このとき、水素ガスは、直流電流により
１５００℃に加熱されたタングステンフィラメント１８
と接触することで、原子状水素となり、試料ウエハの表
面に到達する。到達した原子状水素はＳｉＯ2膜８で保
護されていない部分よりウエハの膜中に拡散し、図１の
(３)の灰色で示した領域(非発光動作領域)に水素原子が
添加される。
原子状水素処理炉２１内の試料ホルダー１６上に設置
し、抵抗加熱１９により３００℃に保持するとともに、
ノズル１７より水素ガスを毎分２００ｃｃ供給し、ニー
ドルバルブ２０により処理炉２１の圧力を０.１Ｔｏｒ
ｒに保持する。このとき、水素ガスは、直流電流により
１５００℃に加熱されたタングステンフィラメント１８
と接触することで、原子状水素となり、試料ウエハの表
面に到達する。到達した原子状水素はＳｉＯ2膜８で保
護されていない部分よりウエハの膜中に拡散し、図１の
(３)の灰色で示した領域(非発光動作領域)に水素原子が
添加される。
【００４２】水素原子をウエハに添加させる際の上記し
た熱処理方法は、以下の条件範囲内で効果が確認されて
いる。
た熱処理方法は、以下の条件範囲内で効果が確認されて
いる。
【００４３】 フィラメント温度１２００℃〜２０００℃°、 試料温度１００℃〜４５０℃、 処理圧力０.００１Ｔｏｒｒ〜１Ｔｏｒｒ、 その後、実施例１と同様に電極を形成して図１の(４)に
示すＬＤを得た後、実施例１と同様にしてＬＤチップの
光出力-注入電流特性を測定したところ、同様の特性結
果が得られ、しきい値電流は４３ｍＡであった。このし
きい値電流は、同じ多層構造のウェハを用いて作製した
従来の埋込構造を有する、ウインド幅２０μｍのウイン
ドストライプ型ＬＤチップのしきい値電流：１２０ｍＡ
と比較して低いしきい値となっている。
示すＬＤを得た後、実施例１と同様にしてＬＤチップの
光出力-注入電流特性を測定したところ、同様の特性結
果が得られ、しきい値電流は４３ｍＡであった。このし
きい値電流は、同じ多層構造のウェハを用いて作製した
従来の埋込構造を有する、ウインド幅２０μｍのウイン
ドストライプ型ＬＤチップのしきい値電流：１２０ｍＡ
と比較して低いしきい値となっている。
【００４４】以上の説明から明らかなように、本実施例
２のＬＤ及びその作製方法によれば、実施例１と同様の
効果を得ることができる。
２のＬＤ及びその作製方法によれば、実施例１と同様の
効果を得ることができる。
【００４５】なお、前記実施例１，２においては、活性
層５が多重量子井戸構造の場合を取り上げて説明した
が、単一量子井戸を活性層５に用いても良い。さらに、
活性層５に対して、ｐ型のドーピングを行っても、同様
のプロセスが可能である。
層５が多重量子井戸構造の場合を取り上げて説明した
が、単一量子井戸を活性層５に用いても良い。さらに、
活性層５に対して、ｐ型のドーピングを行っても、同様
のプロセスが可能である。
【００４６】以上、本発明を実施例に基づき具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において、種々変更可能
であることはいうまでもない。
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において、種々変更可能
であることはいうまでもない。
【００４７】例えば、前記実施例１，２ではプラズマ処
理、熱処理により水素原子を拡散させる方法について記
載したが、本発明はこれに限定されるものではなく、イ
オン注入法によっても、同様な効果が得られた。
理、熱処理により水素原子を拡散させる方法について記
載したが、本発明はこれに限定されるものではなく、イ
オン注入法によっても、同様な効果が得られた。
【００４８】また、前記実施例１，２では、原子状水素
を得るのに水素ガス、セレン化水素ガス、硫化水素ガス
もしくはこれらの混合ガスを原料ガスに選んだが、本発
明はこれに限定されるものではなく、セレン、硫黄の少
なくともどちらか一方を含むその他の水素化合物であっ
てもよい。もちろん、水素原子ガス及び水素原子のみか
らなる分子またはイオンガスであってもよい。
を得るのに水素ガス、セレン化水素ガス、硫化水素ガス
もしくはこれらの混合ガスを原料ガスに選んだが、本発
明はこれに限定されるものではなく、セレン、硫黄の少
なくともどちらか一方を含むその他の水素化合物であっ
てもよい。もちろん、水素原子ガス及び水素原子のみか
らなる分子またはイオンガスであってもよい。
【００４９】
【発明の効果】以上説明したように、本発明の半導体発
光素子によれば、発光動作領域を再成長により埋め込む
必要がないため、作製工程が簡便化され、作製所要時間
も従来の埋め込みプロセスと比較して１／２程度に短縮
される。さらに、発光動作領域と非発光動作領域との間
に成長界面がないため、一般によく起きる界面への電流
のリークもなく素子特性が向上する。その結果、歩留ま
りも大きく向上しており、産業上極めて有効である。
光素子によれば、発光動作領域を再成長により埋め込む
必要がないため、作製工程が簡便化され、作製所要時間
も従来の埋め込みプロセスと比較して１／２程度に短縮
される。さらに、発光動作領域と非発光動作領域との間
に成長界面がないため、一般によく起きる界面への電流
のリークもなく素子特性が向上する。その結果、歩留ま
りも大きく向上しており、産業上極めて有効である。
【図１】 本発明による実施例１のＬＤ及びその作製法
の各工程における断面図である。
の各工程における断面図である。
【図２】 本発明による実施例１のＬＤと従来の埋込構
造を有するＬＤの光出力-注入電流の特性を示す図であ
る。
造を有するＬＤの光出力-注入電流の特性を示す図であ
る。
【図３】 実施例１で使用したプラズマ処理炉を示す図
である。
である。
【図４】 実施例２で使用したタングステンフィラメン
トを用いた熱処理装置を示す図である。
トを用いた熱処理装置を示す図である。
【図５】 従来の埋込構造を有するＬＤ及びその作製方
法の各工程における模式図である。
法の各工程における模式図である。
１…ｎ型ＧａＡｓ基板、２…塩素またはヨウ素をドープ
したＺｎＳｅ（０.１μｍ）のｎ型半導体層、３…塩素
またはヨウ素をドープしたＺｎＳ0.1Ｓｅ0.9（２.５μ
ｍ）あるいは塩素またはヨウ素をドープしたＺｎ0.8Ｍ
ｇ0.2Ｓ0.15Ｓｅ0.85（２.５μｍ）のｎ型半導体層、４
…塩素またはヨウ素をドープしたＺｎＳｅ（０.５μ
ｍ）のｎ型半導体層、５…多重量子井戸活性層（ＺｎＳ
ｅ（１０ｎｍ）／Ｚｎ0.8Ｃｄ0.2Ｓｅ（１０ｎｍ）繰り
返し５回）、６…窒素をドープしたＺｎＳｅ（０.５μ
ｍ）のｐ型半導体層、７…窒素をドープしたＺｎＳ0.1
Ｓｅ0.9（１.５μｍ）あるいは窒素をドープしたＺｎ
0.8Ｍｇ0.2Ｓ0.15Ｓｅ0.85（１.５μｍ）のｐ型半導体
層、８…ＳｉＯ2膜、９ａ…金電極、９ｂ…金-クロム電
極、１０…ガス導入ノズル、１１…ニードルバルブ、１
２…ロータリーポンプ、１３…高周波コイル、１４…プ
ラズマ処理炉、１５…基板ホルダー、１６…試料ホルダ
ー、１７…ノズル、１８…タングステンフィラメント、
１９…抵抗加熱用ヒーター、２０…ニードルバルブ、２
１…原子状水素処理炉。
したＺｎＳｅ（０.１μｍ）のｎ型半導体層、３…塩素
またはヨウ素をドープしたＺｎＳ0.1Ｓｅ0.9（２.５μ
ｍ）あるいは塩素またはヨウ素をドープしたＺｎ0.8Ｍ
ｇ0.2Ｓ0.15Ｓｅ0.85（２.５μｍ）のｎ型半導体層、４
…塩素またはヨウ素をドープしたＺｎＳｅ（０.５μ
ｍ）のｎ型半導体層、５…多重量子井戸活性層（ＺｎＳ
ｅ（１０ｎｍ）／Ｚｎ0.8Ｃｄ0.2Ｓｅ（１０ｎｍ）繰り
返し５回）、６…窒素をドープしたＺｎＳｅ（０.５μ
ｍ）のｐ型半導体層、７…窒素をドープしたＺｎＳ0.1
Ｓｅ0.9（１.５μｍ）あるいは窒素をドープしたＺｎ
0.8Ｍｇ0.2Ｓ0.15Ｓｅ0.85（１.５μｍ）のｐ型半導体
層、８…ＳｉＯ2膜、９ａ…金電極、９ｂ…金-クロム電
極、１０…ガス導入ノズル、１１…ニードルバルブ、１
２…ロータリーポンプ、１３…高周波コイル、１４…プ
ラズマ処理炉、１５…基板ホルダー、１６…試料ホルダ
ー、１７…ノズル、１８…タングステンフィラメント、
１９…抵抗加熱用ヒーター、２０…ニードルバルブ、２
１…原子状水素処理炉。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大野 哲一郎 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 ｎ型ＧａＡｓ基板上にＺｎ，Ｍｇ，Ｃ
ｄ，Ｓ，Ｓｅの内、少なくとも２種類以上の元素からな
るII-VI族化合物を含む半導体薄膜が多層に積み重なっ
た構造を有し、前記半導体薄膜積層体の、ｐ型半導体層
よりなるｐ型部分とｎ型半導体層よりなるｎ型部分で活
性層を挟んでｐｎ接合が形成されている半導体発光素子
において、前記活性層及び前記ｐ型部分に形成される非
発光動作領域の少なくとも一部に水素原子を添加したこ
とを特徴とする半導体発光素子。 - 【請求項２】 ｎ型ＧａＡｓ基板上にＺｎ，Ｍｇ，Ｃ
ｄ，Ｓ，Ｓｅの内、少なくとも２種類以上の元素からな
るII-VI族化合物を含む半導体薄膜を多層積層し、前記
半導体薄膜積層体の、ｐ型半導体層よりなるｐ型部分と
ｎ型半導体層よりなるｎ型部分で活性層を挟んでｐｎ接
合が形成されているウエハを形成した後、該ウエハの表
面上で、前記活性層内の発光させたい領域に対応する領
域に保護膜を形成し、引き続き、水素ガス、水素原子の
みからなる分子またはイオンガス、少なくとも硫黄また
はセレンを組成に含んだ水素化合物ガスの内、少なくと
もどれか一種類のガスを含む雰囲気中でプラズマ処理、
熱処理、イオン注入の内何れか一つを施した後、前記保
護膜を除去し、最後に前記ウエハ表面の所定の領域に電
極を形成することを特徴とする半導体発光素子の作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242493A JPH06314842A (ja) | 1993-04-28 | 1993-04-28 | 半導体発光素子およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242493A JPH06314842A (ja) | 1993-04-28 | 1993-04-28 | 半導体発光素子およびその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314842A true JPH06314842A (ja) | 1994-11-08 |
Family
ID=14327078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242493A Pending JPH06314842A (ja) | 1993-04-28 | 1993-04-28 | 半導体発光素子およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221952A1 (de) * | 2002-05-13 | 2003-11-27 | Forschungsverbund Berlin Ev | Verfahren zur Passivierung der Spiegelflächen von optischen Halbleiterbauelementen |
-
1993
- 1993-04-28 JP JP10242493A patent/JPH06314842A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221952A1 (de) * | 2002-05-13 | 2003-11-27 | Forschungsverbund Berlin Ev | Verfahren zur Passivierung der Spiegelflächen von optischen Halbleiterbauelementen |
| DE10221952B4 (de) * | 2002-05-13 | 2007-07-12 | Forschungsverbund Berlin E.V. | Verfahren zur Passivierung der Spiegelflächen von optischen Halbleiterbauelementen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209096B2 (ja) | ３族窒化物化合物半導体発光素子 | |
| US5998232A (en) | Planar technology for producing light-emitting devices | |
| US6258617B1 (en) | Method of manufacturing blue light emitting element | |
| US6100174A (en) | GaN group compound semiconductor device and method for producing the same | |
| JP3293996B2 (ja) | 半導体装置 | |
| US20060233969A1 (en) | Hybrid beam deposition system and methods for fabricating metal oxide-zno films, p-type zno films, and zno-based II-VI compound semiconductor devices | |
| JPH08330628A (ja) | 半導体発光素子、及びその製造方法 | |
| JP3259931B2 (ja) | 半導体発光素子および半導体表示装置 | |
| JP3165374B2 (ja) | 化合物半導体の電極の形成方法 | |
| JP3727106B2 (ja) | ３族窒化物半導体レーザダイオードの製造方法 | |
| JP2005525704A (ja) | 光半導体素子のミラー型表面の不動態化方法 | |
| JP3637662B2 (ja) | ３族窒化物半導体発光素子 | |
| JPH06314842A (ja) | 半導体発光素子およびその作製方法 | |
| JPH11186600A (ja) | 化合物半導体発光素子 | |
| JP2001068782A (ja) | 半導体発光装置およびその製造方法 | |
| JP3792003B2 (ja) | 半導体発光素子 | |
| JP3460181B2 (ja) | 垂直共振器型発光素子及びその製造方法 | |
| US5215929A (en) | Method of manufacturing pn-junction device II-VI compound semiconductor | |
| JPH07162083A (ja) | 半導体レーザ装置及びその製造方法 | |
| US20040247007A1 (en) | Edge-emitting type semiconductor laser | |
| JPH1140892A (ja) | Ｉｉｉ 族窒化物半導体素子およびその製造方法 | |
| JPH0870155A (ja) | 半導体発光素子 | |
| JPH10107320A (ja) | ３族窒化物半導体発光素子及びその製造方法 | |
| JP4060438B2 (ja) | 低転位密度の薄膜成長法 | |
| JP2003051637A (ja) | 窒化物半導体レーザ装置とその光学装置 |