JPH06314254A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH06314254A JPH06314254A JP12519493A JP12519493A JPH06314254A JP H06314254 A JPH06314254 A JP H06314254A JP 12519493 A JP12519493 A JP 12519493A JP 12519493 A JP12519493 A JP 12519493A JP H06314254 A JPH06314254 A JP H06314254A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- speed
- data transfer
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04541—Specific driving circuit
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 転送速度が異なる二つの装置間で緩衝用メモ
リを介してデータを転送する場合に、転送時間が無駄に
長くなるのを防止すると共に、緩衝用メモリの有効利用
を図る。 【構成】 送信側の送出速度Ｖ1及び受信側の処理速度
Ｖ2を検出し（S10）、Ｖ1＜Ｖ2のときはＢ1＝Ｐi・（１
−Ｖ1／Ｖ2）、Ｖ1≧Ｖ2のときはＢ2＝Ｐi・（１−Ｖ2／
Ｖ1）により（Ｐi：転送データのサイズ）、必要な緩衝
用メモリの最大蓄積量Ｂ1又はＢ2を算出する（S20、S3
0、S80）。これに基づきメモリバンクを切り換えること
により、ＦＩＦＯメモリ内で最大蓄積量Ｂ1又はＢ2の領
域を緩衝用領域として確保し、それ以外の領域は他の用
途に使用する（S40、S90）。次に、ＦＩＦＯメモリにお
ける転送データの蓄積量を調べ（S50、S100）、蓄積量
が、Ｖ1＜Ｖ2のときはＢ1、Ｖ1≧Ｖ2のときは１ライン
分になった時点で、受信側によるＦＩＦＯメモリからの
データの取り出しを開始させる（S70）。
リを介してデータを転送する場合に、転送時間が無駄に
長くなるのを防止すると共に、緩衝用メモリの有効利用
を図る。 【構成】 送信側の送出速度Ｖ1及び受信側の処理速度
Ｖ2を検出し（S10）、Ｖ1＜Ｖ2のときはＢ1＝Ｐi・（１
−Ｖ1／Ｖ2）、Ｖ1≧Ｖ2のときはＢ2＝Ｐi・（１−Ｖ2／
Ｖ1）により（Ｐi：転送データのサイズ）、必要な緩衝
用メモリの最大蓄積量Ｂ1又はＢ2を算出する（S20、S3
0、S80）。これに基づきメモリバンクを切り換えること
により、ＦＩＦＯメモリ内で最大蓄積量Ｂ1又はＢ2の領
域を緩衝用領域として確保し、それ以外の領域は他の用
途に使用する（S40、S90）。次に、ＦＩＦＯメモリにお
ける転送データの蓄積量を調べ（S50、S100）、蓄積量
が、Ｖ1＜Ｖ2のときはＢ1、Ｖ1≧Ｖ2のときは１ライン
分になった時点で、受信側によるＦＩＦＯメモリからの
データの取り出しを開始させる（S70）。
Description
【０００１】
【産業上の利用分野】本発明は、データの処理速度が異
なる二つの装置の間で緩衝用メモリを介して行なわれる
データ転送を制御するデータ転送制御装置に関する。
なる二つの装置の間で緩衝用メモリを介して行なわれる
データ転送を制御するデータ転送制御装置に関する。
【０００２】
【従来の技術】製版において、ドラム型の入力機（送信
側装置）が読み取った画像のデータをドラム型の出力機
（受信側装置）へ転送して、その出力機で感材等へ画像
を記録するということが行なわれている。この画像の入
力及び出力において入力機や出力機の動作を途中で一旦
停止させると、再び動作を開始するときに画像のつなぎ
合わせのための処理が必要となる。特に、スパイラル走
査の場合には、正確なつなぎ合わせ処理ができないと出
力画像におけるライン切れが発生する。このため、入力
機から出力機への画像データの転送において、入力機の
データ送出速度と出力機のデータ処理速度が異なる場
合、入力機や出力機の動作を途中で停止させることない
ように、緩衝用のメモリが必要となる。そこで従来は、
図３に示すように入力機８１と出力機８２との間に緩衝
用メモリとして先入れ先出し方式のメモリ（ＦＩＦＯメ
モリ）８４を挿入し、このＦＩＦＯメモリ８４を介して
画像データを転送することにより、入力機８１のデータ
送出速度と出力機８２のデータ処理速度との差を吸収し
て入力機や出力機が動作の途中で停止することを防止し
ていた。
側装置）が読み取った画像のデータをドラム型の出力機
（受信側装置）へ転送して、その出力機で感材等へ画像
を記録するということが行なわれている。この画像の入
力及び出力において入力機や出力機の動作を途中で一旦
停止させると、再び動作を開始するときに画像のつなぎ
合わせのための処理が必要となる。特に、スパイラル走
査の場合には、正確なつなぎ合わせ処理ができないと出
力画像におけるライン切れが発生する。このため、入力
機から出力機への画像データの転送において、入力機の
データ送出速度と出力機のデータ処理速度が異なる場
合、入力機や出力機の動作を途中で停止させることない
ように、緩衝用のメモリが必要となる。そこで従来は、
図３に示すように入力機８１と出力機８２との間に緩衝
用メモリとして先入れ先出し方式のメモリ（ＦＩＦＯメ
モリ）８４を挿入し、このＦＩＦＯメモリ８４を介して
画像データを転送することにより、入力機８１のデータ
送出速度と出力機８２のデータ処理速度との差を吸収し
て入力機や出力機が動作の途中で停止することを防止し
ていた。
【０００３】例えば、出力機８２の処理速度が入力機８
１の送出速度よりも速い場合には、まず入力機８１から
画像データを送出してＦＩＦＯメモリ８４に蓄積し、所
定量が蓄積された時点で出力機８２が画像データの受け
取り（ＦＩＦＯメモリ８４からの取り出し）を開始す
る。これにより、出力機８２が動作の途中で停止するこ
とがないので、出力画像においてライン切れを起こした
り、絵柄にゴミが入ったりするという事態を回避するこ
とができる。
１の送出速度よりも速い場合には、まず入力機８１から
画像データを送出してＦＩＦＯメモリ８４に蓄積し、所
定量が蓄積された時点で出力機８２が画像データの受け
取り（ＦＩＦＯメモリ８４からの取り出し）を開始す
る。これにより、出力機８２が動作の途中で停止するこ
とがないので、出力画像においてライン切れを起こした
り、絵柄にゴミが入ったりするという事態を回避するこ
とができる。
【０００４】一方、出力機８２の処理速度が入力機８１
の送出速度よりも遅い場合には、入力機８１から送出さ
れたデータのうち出力機８２が処理し切れないデータは
ＦＩＦＯメモリ８４に蓄積され、後に出力機８２がＦＩ
ＦＯメモリ８４からそのデータを取り出す。これによ
り、出力機８２によるデータの取りこぼしを起こすこと
なく、データ転送を行なうことができる。
の送出速度よりも遅い場合には、入力機８１から送出さ
れたデータのうち出力機８２が処理し切れないデータは
ＦＩＦＯメモリ８４に蓄積され、後に出力機８２がＦＩ
ＦＯメモリ８４からそのデータを取り出す。これによ
り、出力機８２によるデータの取りこぼしを起こすこと
なく、データ転送を行なうことができる。
【０００５】
【発明が解決しようとする課題】しかし、上記従来のデ
ータ転送には以下のような問題がある。すなわち、出力
機８２の処理速度が入力機８１の送出速度よりも速い場
合には、予めＦＩＦＯメモリ８４に所定量のデータを蓄
積してから出力機８２にデータ受取を開始させている
が、このときのデータ蓄積量は、転送すべき画像データ
の全量又は転送途中で受信側が受け取るべきデータが決
して無くならないように十分な量を確保していため、多
くの場合、実際に必要な蓄積量に比べ多大なデータ量と
なっていた。この結果、出力機によるデータの受け取り
開始時期が必要以上に遅れ、転送時間が無駄に長くなる
という問題があった。また、出力機８２の処理速度が入
力機８１の送出速度よりも遅い場合及び速い場合のいず
れの場合も、緩衝用メモリとして所定容量のＦＩＦＯメ
モリ８４が必要となるが、転送される画像データのサイ
ズは一定していないため、転送対象となる可能性のある
画像データの最大サイズに対応した容量のＦＩＦＯメモ
リを実装する必要がある。しかし、最大サイズ又はそれ
に近いサイズの画像データを転送する頻度が高くない場
合には、データ転送に必要な容量は実装されているＦＩ
ＦＯメモリの容量よりもかなり少なくてよいことが多
く、メモリの利用効率は低いものとなっていた。
ータ転送には以下のような問題がある。すなわち、出力
機８２の処理速度が入力機８１の送出速度よりも速い場
合には、予めＦＩＦＯメモリ８４に所定量のデータを蓄
積してから出力機８２にデータ受取を開始させている
が、このときのデータ蓄積量は、転送すべき画像データ
の全量又は転送途中で受信側が受け取るべきデータが決
して無くならないように十分な量を確保していため、多
くの場合、実際に必要な蓄積量に比べ多大なデータ量と
なっていた。この結果、出力機によるデータの受け取り
開始時期が必要以上に遅れ、転送時間が無駄に長くなる
という問題があった。また、出力機８２の処理速度が入
力機８１の送出速度よりも遅い場合及び速い場合のいず
れの場合も、緩衝用メモリとして所定容量のＦＩＦＯメ
モリ８４が必要となるが、転送される画像データのサイ
ズは一定していないため、転送対象となる可能性のある
画像データの最大サイズに対応した容量のＦＩＦＯメモ
リを実装する必要がある。しかし、最大サイズ又はそれ
に近いサイズの画像データを転送する頻度が高くない場
合には、データ転送に必要な容量は実装されているＦＩ
ＦＯメモリの容量よりもかなり少なくてよいことが多
く、メモリの利用効率は低いものとなっていた。
【０００６】データ転送時間が無駄に長くなったり、緩
衝用メモリが有効に利用されないという上記問題は、デ
ータの処理速度（送出速度と処理速度）が異なる二つの
装置の間で緩衝用メモリを介してデータ転送を行なう場
合に一般に生じるものである。
衝用メモリが有効に利用されないという上記問題は、デ
ータの処理速度（送出速度と処理速度）が異なる二つの
装置の間で緩衝用メモリを介してデータ転送を行なう場
合に一般に生じるものである。
【０００７】そこで、本発明は、データの処理速度が異
なる二つの装置の間で緩衝用メモリを介してデータ転送
を行なう場合に、転送時間が無駄に長くなるのを防止す
るとともに、その緩衝用メモリの有効利用を可能とする
データ転送制御装置を提供することを目的とする。
なる二つの装置の間で緩衝用メモリを介してデータ転送
を行なう場合に、転送時間が無駄に長くなるのを防止す
るとともに、その緩衝用メモリの有効利用を可能とする
データ転送制御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に成された請求項１に記載のデータ転送制御装置は、送
信側装置から先入れ先出し方式の緩衝用メモリを介して
受信側装置へデータを転送する場合において、送信側装
置がデータを送出する送出速度よりも受信側装置がデー
タを処理する処理速度の方が速いときに、該データ転送
を制御するデータ転送制御装置であって、送信側装置が
送出するデータを前記緩衝用メモリへ書き込み、前記緩
衝用メモリに蓄積されるデータ蓄積量が前記送出速度と
前記処理速度により定まる基準データ量に達した時点
で、前記緩衝用メモリからデータを読み出して受信側装
置に向けて送出を開始する制御手段を備えた構成として
いる。
に成された請求項１に記載のデータ転送制御装置は、送
信側装置から先入れ先出し方式の緩衝用メモリを介して
受信側装置へデータを転送する場合において、送信側装
置がデータを送出する送出速度よりも受信側装置がデー
タを処理する処理速度の方が速いときに、該データ転送
を制御するデータ転送制御装置であって、送信側装置が
送出するデータを前記緩衝用メモリへ書き込み、前記緩
衝用メモリに蓄積されるデータ蓄積量が前記送出速度と
前記処理速度により定まる基準データ量に達した時点
で、前記緩衝用メモリからデータを読み出して受信側装
置に向けて送出を開始する制御手段を備えた構成として
いる。
【０００９】また、請求項２に記載のデータ転送制御装
置は、送信側装置から先入れ先出し方式の緩衝用メモリ
を介して受信側装置へデータを転送する場合に該データ
転送を制御するデータ転送制御装置であって、データ転
送に必要な前記緩衝用メモリの最大蓄積量を送信側装置
のデータ送出速度及び受信装置のデータ処理速度より算
出し、前記緩衝用メモリ内で最大蓄積量のメモリ領域を
確保して該領域を送信側装置及び受信側装置にデータ転
送のために使用させ、前記緩衝用メモリにおける該領域
以外の領域を他の用途に使用させるメモリ管理手段を備
えた構成としている。
置は、送信側装置から先入れ先出し方式の緩衝用メモリ
を介して受信側装置へデータを転送する場合に該データ
転送を制御するデータ転送制御装置であって、データ転
送に必要な前記緩衝用メモリの最大蓄積量を送信側装置
のデータ送出速度及び受信装置のデータ処理速度より算
出し、前記緩衝用メモリ内で最大蓄積量のメモリ領域を
確保して該領域を送信側装置及び受信側装置にデータ転
送のために使用させ、前記緩衝用メモリにおける該領域
以外の領域を他の用途に使用させるメモリ管理手段を備
えた構成としている。
【００１０】さらに、請求項３に記載のデータ転送制御
装置は、請求項１又は請求項２に記載のデータ転送制御
装置において、送信側装置がデータを送出する速度を測
定することにより前記送出速度を検出する第１速度検出
手段と、受信側装置がデータを処理する速度を測定する
ことにより前記処理速度を検出する第２速度検出手段
と、を設けた構成としている。
装置は、請求項１又は請求項２に記載のデータ転送制御
装置において、送信側装置がデータを送出する速度を測
定することにより前記送出速度を検出する第１速度検出
手段と、受信側装置がデータを処理する速度を測定する
ことにより前記処理速度を検出する第２速度検出手段
と、を設けた構成としている。
【００１１】
【作用】図５に示すように、請求項１に記載のデータ転
送制御装置によれば、送信側装置１２がデータを送出す
ると、そのデータは、緩衝用メモリ１４に書き込まれ
る。この書き込みにより緩衝用メモリ１４にデータが蓄
積されていき、蓄積されているデータ蓄積量が基準デー
タ量に達した時点で、制御手段１８は、緩衝用メモリ１
４からのデータの読み出しを開始する。すなわち制御手
段は１８、緩衝用メモリ１４に読出開始信号Ｒを入力す
ることにより、先に書き込まれたデータから順に読み出
して受信側装置１６へ向けて送出する。なお、基準デー
タ量は、転送されるデータ量、送信側装置の送出速度及
び受信側装置の処理速度により定まる。送信側装置１２
のデータ送出速度よりも受信側装置１６のデータ処理速
度の方が速いため、データ転送が進むにしたがって緩衝
用メモリ１４に蓄積されているデータは次第に減少して
いく。蓄積データの量がほぼ０となった時点で、送信側
装置のデータ送出と受信側装置のデータ処理とがほぼ同
時に終了し、これによりデータ量Ｐiの転送が完了す
る。
送制御装置によれば、送信側装置１２がデータを送出す
ると、そのデータは、緩衝用メモリ１４に書き込まれ
る。この書き込みにより緩衝用メモリ１４にデータが蓄
積されていき、蓄積されているデータ蓄積量が基準デー
タ量に達した時点で、制御手段１８は、緩衝用メモリ１
４からのデータの読み出しを開始する。すなわち制御手
段は１８、緩衝用メモリ１４に読出開始信号Ｒを入力す
ることにより、先に書き込まれたデータから順に読み出
して受信側装置１６へ向けて送出する。なお、基準デー
タ量は、転送されるデータ量、送信側装置の送出速度及
び受信側装置の処理速度により定まる。送信側装置１２
のデータ送出速度よりも受信側装置１６のデータ処理速
度の方が速いため、データ転送が進むにしたがって緩衝
用メモリ１４に蓄積されているデータは次第に減少して
いく。蓄積データの量がほぼ０となった時点で、送信側
装置のデータ送出と受信側装置のデータ処理とがほぼ同
時に終了し、これによりデータ量Ｐiの転送が完了す
る。
【００１２】図６に示すように、請求項２に記載のデー
タ転送制御装置によれば、メモリ管理手段１９は、転送
されるデータ量、送信側装置の送出速度及び受信側装置
の処理速度よりデータ転送に必要な緩衝用メモリの最大
蓄積量を算出する。次にメモリ管理手段１９は、緩衝用
メモリ１４内で最大蓄積量のメモリ領域を確保してその
領域を送信側装置から受信側装置へのデータ転送のため
に使用させ、緩衝用メモリ１４において確保されたメモ
リ領域以外の領域を他の用途に使用させる。この最大蓄
積量のメモリ領域のみをデータ転送のための緩衝用領域
として使用させることにより、送信側及び受信側の両装
置の動作を中断させることなく、送信側装置１２から受
信側装置１６へデータが正しく転送される。一方、この
最大蓄積量のメモリ領域以外のメモリ領域は他の用途
（例えば他の二つの装置の間におけるデータ転送のため
の緩衝用メモリとしての用途等）に使用されるため、緩
衝用メモリ１４全体が効率よく利用される。
タ転送制御装置によれば、メモリ管理手段１９は、転送
されるデータ量、送信側装置の送出速度及び受信側装置
の処理速度よりデータ転送に必要な緩衝用メモリの最大
蓄積量を算出する。次にメモリ管理手段１９は、緩衝用
メモリ１４内で最大蓄積量のメモリ領域を確保してその
領域を送信側装置から受信側装置へのデータ転送のため
に使用させ、緩衝用メモリ１４において確保されたメモ
リ領域以外の領域を他の用途に使用させる。この最大蓄
積量のメモリ領域のみをデータ転送のための緩衝用領域
として使用させることにより、送信側及び受信側の両装
置の動作を中断させることなく、送信側装置１２から受
信側装置１６へデータが正しく転送される。一方、この
最大蓄積量のメモリ領域以外のメモリ領域は他の用途
（例えば他の二つの装置の間におけるデータ転送のため
の緩衝用メモリとしての用途等）に使用されるため、緩
衝用メモリ１４全体が効率よく利用される。
【００１３】請求項３に記載のデータ転送制御装置によ
れば、実測により、第１速度検出手段２２が送信側装置
１２の送出速度Ｖ1を、第２速度検出手段２６が受信側
装置１６の処理速度Ｖ2を、それぞれ検出する（図５、
図６参照）。この検出された送出速度Ｖ1及び処理速度
Ｖ2を用いて、請求項１又は請求項２に記載のデータ転
送制御装置において前記基準データ量又は最大蓄積量の
値が算出される。したがって、データ転送時点のこれら
の速度が以前に比べて変動している場合には、変動後の
速度が実測され、その変動後の値を用いて前記基準デー
タ量又は最大蓄積量が算出される。
れば、実測により、第１速度検出手段２２が送信側装置
１２の送出速度Ｖ1を、第２速度検出手段２６が受信側
装置１６の処理速度Ｖ2を、それぞれ検出する（図５、
図６参照）。この検出された送出速度Ｖ1及び処理速度
Ｖ2を用いて、請求項１又は請求項２に記載のデータ転
送制御装置において前記基準データ量又は最大蓄積量の
値が算出される。したがって、データ転送時点のこれら
の速度が以前に比べて変動している場合には、変動後の
速度が実測され、その変動後の値を用いて前記基準デー
タ量又は最大蓄積量が算出される。
【００１４】
【実施例】以下、図面を参照しつつ本発明の実施例につ
いて説明する。図２は、本発明のデータ転送制御装置を
製版における画像データの転送に使用した場合の実施例
を示す図である。この場合、送信側装置は、原稿ドラム
３２と、それを回転させるモータ３３と、その回転速度
を検出するエンコーダ３４と、入力ヘッド３５と、処理
回路５２等から構成され、受信側装置は、出力ドラム４
２と、それを回転させるモータ４３と、その回転速度を
検出するエンコーダ４４と、露光ヘッド４５と、処理回
路５６等から構成され、データ転送制御装置は、ＦＩＦ
Ｏメモリ５４と、送信側のＣＰＵ６０と、それに接続さ
れるスイッチ６２及びメモリ６４と、受信側のＣＰＵ７
０と、それに接続されるメモリ７４とから構成される。
このような構成において、入力ヘッド３５は、原稿ドラ
ム３２上の原稿３１を読み取って画像データを出力す
る。この画像データは処理回路５２で階調補正や色補正
等の処理をされた後、ＦＩＦＯメモリ５４に送出され、
ＦＩＦＯメモリ５４に書き込まれる。受信側の処理回路
５６は、ＦＩＦＯメモリ５４から読み出された画像デー
タを受け取り、画像出力側の装置に応じた階調補正や色
補正等の処理をした後、露光ヘッド４５へ送る。露光ヘ
ッド４５は、送られてきた画像データに基づき出力ドラ
ム４２上の感材４１に画像を出力する。
いて説明する。図２は、本発明のデータ転送制御装置を
製版における画像データの転送に使用した場合の実施例
を示す図である。この場合、送信側装置は、原稿ドラム
３２と、それを回転させるモータ３３と、その回転速度
を検出するエンコーダ３４と、入力ヘッド３５と、処理
回路５２等から構成され、受信側装置は、出力ドラム４
２と、それを回転させるモータ４３と、その回転速度を
検出するエンコーダ４４と、露光ヘッド４５と、処理回
路５６等から構成され、データ転送制御装置は、ＦＩＦ
Ｏメモリ５４と、送信側のＣＰＵ６０と、それに接続さ
れるスイッチ６２及びメモリ６４と、受信側のＣＰＵ７
０と、それに接続されるメモリ７４とから構成される。
このような構成において、入力ヘッド３５は、原稿ドラ
ム３２上の原稿３１を読み取って画像データを出力す
る。この画像データは処理回路５２で階調補正や色補正
等の処理をされた後、ＦＩＦＯメモリ５４に送出され、
ＦＩＦＯメモリ５４に書き込まれる。受信側の処理回路
５６は、ＦＩＦＯメモリ５４から読み出された画像デー
タを受け取り、画像出力側の装置に応じた階調補正や色
補正等の処理をした後、露光ヘッド４５へ送る。露光ヘ
ッド４５は、送られてきた画像データに基づき出力ドラ
ム４２上の感材４１に画像を出力する。
【００１５】画像の入力から出力までの上記動作におい
て、ＦＩＦＯメモリ５４はデータ転送のための緩衝用メ
モリとして機能し、ＣＰＵ６０はメモリ６４に格納され
たプログラムに基づきデータ転送の制御手段として、Ｃ
ＰＵ７０はメモリ７４に格納された所定のプログラムに
基づきデータ転送の制御手段及びＦＩＦＯメモリ５４に
対するメモリ管理手段として、それぞれ機能する。ま
た、原稿ドラム３２の回転速度を検出するエンコーダ３
４は、送信側の処理回路５２がＦＩＦＯメモリ５４へ向
けてデータを送出する速度Ｖ1を検出する検出手段とし
て機能し、出力ドラム４２の回転速度を検出するエンコ
ーダ４４は、受信側の処理回路５６がＦＩＦＯメモリ５
４からデータを受け取る速度Ｖ2（受信側装置の処理速
度）を検出する検出手段として機能する。
て、ＦＩＦＯメモリ５４はデータ転送のための緩衝用メ
モリとして機能し、ＣＰＵ６０はメモリ６４に格納され
たプログラムに基づきデータ転送の制御手段として、Ｃ
ＰＵ７０はメモリ７４に格納された所定のプログラムに
基づきデータ転送の制御手段及びＦＩＦＯメモリ５４に
対するメモリ管理手段として、それぞれ機能する。ま
た、原稿ドラム３２の回転速度を検出するエンコーダ３
４は、送信側の処理回路５２がＦＩＦＯメモリ５４へ向
けてデータを送出する速度Ｖ1を検出する検出手段とし
て機能し、出力ドラム４２の回転速度を検出するエンコ
ーダ４４は、受信側の処理回路５６がＦＩＦＯメモリ５
４からデータを受け取る速度Ｖ2（受信側装置の処理速
度）を検出する検出手段として機能する。
【００１６】以下、画像入力側（送信側装置）から画像
出力側（受信側装置）へのデータ転送における制御動作
について説明する。送信側装置において画像の読み取り
（画像入力）を開始する際には、スイッチ６２により、
原稿３１におけるトリミング領域や読取解像度等が入力
された後、走査開始が指示される。ＣＰＵ６０は、メモ
リ６４に格納された所定のプログラムに基づいて動作
し、トリミング領域及び読取解像度に基づいて入力ヘッ
ド３５が読み取る画像のデータ量、すなわち、送信側装
置から受信側装置へ転送するデータ量Ｐiを算出し、こ
れを受信側のＣＰＵ７０へ送る。また、ＣＰＵ６０は、
エンコーダ３４の検出出力Ｅ1に基づいてＦＩＦＯメモ
リ５４へのデータの送出速度Ｖ1を算出し、これもＣＰ
Ｕ７０へ送る。原稿３１の読み取りが開始されると、そ
の読み取りによって得られた画像データは、処理回路５
２で前記処理が行なわれた後、ＦＩＦＯメモリ５４に向
けて送出される。これにより、送信側装置から送出され
る画像データがＦＩＦＯメモリ５４に蓄積されていく。
受信側のＣＰＵ７０は、メモリ７４に格納された所定の
プログラムに基づいて動作し、受信側にあるＦＩＦＯメ
モリ５４からのデータ取り出しの開始時期（画像出力の
開始時期）を制御する。
出力側（受信側装置）へのデータ転送における制御動作
について説明する。送信側装置において画像の読み取り
（画像入力）を開始する際には、スイッチ６２により、
原稿３１におけるトリミング領域や読取解像度等が入力
された後、走査開始が指示される。ＣＰＵ６０は、メモ
リ６４に格納された所定のプログラムに基づいて動作
し、トリミング領域及び読取解像度に基づいて入力ヘッ
ド３５が読み取る画像のデータ量、すなわち、送信側装
置から受信側装置へ転送するデータ量Ｐiを算出し、こ
れを受信側のＣＰＵ７０へ送る。また、ＣＰＵ６０は、
エンコーダ３４の検出出力Ｅ1に基づいてＦＩＦＯメモ
リ５４へのデータの送出速度Ｖ1を算出し、これもＣＰ
Ｕ７０へ送る。原稿３１の読み取りが開始されると、そ
の読み取りによって得られた画像データは、処理回路５
２で前記処理が行なわれた後、ＦＩＦＯメモリ５４に向
けて送出される。これにより、送信側装置から送出され
る画像データがＦＩＦＯメモリ５４に蓄積されていく。
受信側のＣＰＵ７０は、メモリ７４に格納された所定の
プログラムに基づいて動作し、受信側にあるＦＩＦＯメ
モリ５４からのデータ取り出しの開始時期（画像出力の
開始時期）を制御する。
【００１７】すなわち、画像の入力処理速度よりも画像
の出力処理速度の方が速い場合には、単位時間当たりに
ＦＩＦＯメモリ５４に入るデータ量Ｖ1よりもＦＩＦＯ
メモリ５４から取り出されるデータ量Ｖ2の方が多いた
め、ＦＩＦＯメモリ５４に所定量のデータを蓄積した後
にデータの取り出しを開始する必要がある。ＣＰＵ７０
は、モニタ信号ＭＯＮによりＦＩＦＯメモリ５４に蓄積
されているデータ蓄積量を監視し、このデータ蓄積量が
次式により与えられる基準データ量Ｂに達した時点で、
ＦＩＦＯメモリ５４に読出開始信号Ｒを出力することに
より、ＦＩＦＯメモリ５４からのデータの出力を開始さ
せる。 Ｂ＝Ｐi・（１−Ｖ1／Ｖ2）＋α …(1) ただし、 Ｐi：送信側装置から受信側装置へ転送される画像デー
タ量 α ：両装置の処理速度Ｖ1，Ｖ2の測定誤差を補償する
ための補償データ量 これにより、ＦＩＦＯメモリ５４に蓄積されているデー
タが先に書き込まれたものから順に読み出されて処理回
路５６へ送られる。すなわち、ＦＩＦＯメモリ５４から
のデータの取り出しが開始される。データの取り出しが
開始されると、これに合わせて感材４１への画像出力
（露光ヘッド４５の動作）が開始される。上記(1)式の
算出において、Ｖ1は送信側のＣＰＵ６０から送られて
来る値を用い、Ｖ2はエンコーダ４４の検出出力Ｅ2に基
づいて算出した値を用いる。また、補償データ量αは、
両装置の処理速度の測定誤差により、処理途中でＦＩＦ
Ｏメモリ５４のデータ蓄積量が０になり、送信側装置の
処理が中断しないように、余分に蓄積されるデータ量で
ある。両装置の処理速度の測定誤差がないと仮定した場
合には、αを０に設定すればよい。
の出力処理速度の方が速い場合には、単位時間当たりに
ＦＩＦＯメモリ５４に入るデータ量Ｖ1よりもＦＩＦＯ
メモリ５４から取り出されるデータ量Ｖ2の方が多いた
め、ＦＩＦＯメモリ５４に所定量のデータを蓄積した後
にデータの取り出しを開始する必要がある。ＣＰＵ７０
は、モニタ信号ＭＯＮによりＦＩＦＯメモリ５４に蓄積
されているデータ蓄積量を監視し、このデータ蓄積量が
次式により与えられる基準データ量Ｂに達した時点で、
ＦＩＦＯメモリ５４に読出開始信号Ｒを出力することに
より、ＦＩＦＯメモリ５４からのデータの出力を開始さ
せる。 Ｂ＝Ｐi・（１−Ｖ1／Ｖ2）＋α …(1) ただし、 Ｐi：送信側装置から受信側装置へ転送される画像デー
タ量 α ：両装置の処理速度Ｖ1，Ｖ2の測定誤差を補償する
ための補償データ量 これにより、ＦＩＦＯメモリ５４に蓄積されているデー
タが先に書き込まれたものから順に読み出されて処理回
路５６へ送られる。すなわち、ＦＩＦＯメモリ５４から
のデータの取り出しが開始される。データの取り出しが
開始されると、これに合わせて感材４１への画像出力
（露光ヘッド４５の動作）が開始される。上記(1)式の
算出において、Ｖ1は送信側のＣＰＵ６０から送られて
来る値を用い、Ｖ2はエンコーダ４４の検出出力Ｅ2に基
づいて算出した値を用いる。また、補償データ量αは、
両装置の処理速度の測定誤差により、処理途中でＦＩＦ
Ｏメモリ５４のデータ蓄積量が０になり、送信側装置の
処理が中断しないように、余分に蓄積されるデータ量で
ある。両装置の処理速度の測定誤差がないと仮定した場
合には、αを０に設定すればよい。
【００１８】上記のようにしてデータ転送が制御される
と、受信側が取り出すべきデータは常にＦＩＦＯメモリ
５４に存在するため、受信側における画像出力を中断さ
せることなく、ＦＩＦＯメモリ５４からデータを取り出
すことができる。また、ＦＩＦＯメモリ５４に蓄積され
ているデータ蓄積量がほぼ０となった時点で、送信側か
らのデータの送出と受信側によるデータの取り出しがほ
ぼ同時に終了するため、データ転送の時間が無駄に長く
なることはない。
と、受信側が取り出すべきデータは常にＦＩＦＯメモリ
５４に存在するため、受信側における画像出力を中断さ
せることなく、ＦＩＦＯメモリ５４からデータを取り出
すことができる。また、ＦＩＦＯメモリ５４に蓄積され
ているデータ蓄積量がほぼ０となった時点で、送信側か
らのデータの送出と受信側によるデータの取り出しがほ
ぼ同時に終了するため、データ転送の時間が無駄に長く
なることはない。
【００１９】なお、上記のデータ転送の制御では、モニ
タ信号ＭＯＮによってＦＩＦＯメモリ５４におけるデー
タ蓄積量を監視しているが、送信側からのデータ送出が
開始されてからＦＩＦＯメモリ５４に(1)式により与え
られる基準データ量Ｂが蓄積されるまでの時間を算出
し、これに基づいてＦＩＦＯメモリ５４からのデータ取
り出しの開始時期を決定してもよい。すなわち、送信側
からＦＩＦＯメモリ５４へのデータの送出開始から次式
により定まる時間ｔが経過した時点で、受信側にＦＩＦ
Ｏメモリ５４からのデータの取り出しを開始させてもよ
い。 ｔ＝Ｐi／Ｖ1 − Ｐi／Ｖ2 ＋ β ここで、βは、(1)式の補償データ量αを時間に換算し
たもので、両装置の処理速度の測定誤差がないと仮定し
た場合は０に設定される。このようにしてデータ取り出
しの開始時期を決定すると、ＦＩＦＯメモリ５４におけ
るデータ蓄積量を監視することなく、上記と同様の効果
が得られる。
タ信号ＭＯＮによってＦＩＦＯメモリ５４におけるデー
タ蓄積量を監視しているが、送信側からのデータ送出が
開始されてからＦＩＦＯメモリ５４に(1)式により与え
られる基準データ量Ｂが蓄積されるまでの時間を算出
し、これに基づいてＦＩＦＯメモリ５４からのデータ取
り出しの開始時期を決定してもよい。すなわち、送信側
からＦＩＦＯメモリ５４へのデータの送出開始から次式
により定まる時間ｔが経過した時点で、受信側にＦＩＦ
Ｏメモリ５４からのデータの取り出しを開始させてもよ
い。 ｔ＝Ｐi／Ｖ1 − Ｐi／Ｖ2 ＋ β ここで、βは、(1)式の補償データ量αを時間に換算し
たもので、両装置の処理速度の測定誤差がないと仮定し
た場合は０に設定される。このようにしてデータ取り出
しの開始時期を決定すると、ＦＩＦＯメモリ５４におけ
るデータ蓄積量を監視することなく、上記と同様の効果
が得られる。
【００２０】一方、画像の入力速度よりも画像の出力速
度の方が遅い場合には、ＣＰＵ７０は、送信側からのデ
ータの送出が開始されてＦＩＦＯメモリ５４にデータが
蓄積され始めた時点で、ＦＩＦＯメモリ５４からのデー
タの取り出しを開始させる。この場合、単位時間当たり
にＦＩＦＯメモリ５４に入るデータ量Ｖ1よりもＦＩＦ
Ｏメモリ５４から取り出されるデータ量Ｖ2の方が少な
いため、データ転送が進むにつれてＦＩＦＯメモリ５４
にデータが蓄積されるが、この蓄積されたデータは後で
受信側によって取り出される。したがって、送信側と受
信側の両装置の動作は、処理途中で中断することがな
い。
度の方が遅い場合には、ＣＰＵ７０は、送信側からのデ
ータの送出が開始されてＦＩＦＯメモリ５４にデータが
蓄積され始めた時点で、ＦＩＦＯメモリ５４からのデー
タの取り出しを開始させる。この場合、単位時間当たり
にＦＩＦＯメモリ５４に入るデータ量Ｖ1よりもＦＩＦ
Ｏメモリ５４から取り出されるデータ量Ｖ2の方が少な
いため、データ転送が進むにつれてＦＩＦＯメモリ５４
にデータが蓄積されるが、この蓄積されたデータは後で
受信側によって取り出される。したがって、送信側と受
信側の両装置の動作は、処理途中で中断することがな
い。
【００２１】次に、上記データ転送において緩衝用メモ
リとして使用するＦＩＦＯメモリ５４に対するメモリ管
理について説明する。上記のようにデータ転送を制御す
ると、画像の入力速度よりも画像の出力速度の方が速い
場合（Ｖ1＜Ｖ2）にＦＩＦＯメモリ５４に蓄積されるデ
ータの量は、ＦＩＦＯメモリ５４からのデータの取り出
しを開始する時点で最大となり、このときのデータ蓄積
量（以下「最大蓄積量」という）Ｂ1は、(1)式で算出さ
れるデータ蓄積量Ｂと同じである。一方、画像の入力速
度よりも画像の出力速度の方が遅い場合（Ｖ1＞Ｖ2）に
ＦＩＦＯメモリ５４に蓄積されるデータ蓄積量は、ＦＩ
ＦＯメモリ５４への送信側からのデータの送出が終了し
た時点で最大となり、このときのデータ蓄積量（以下
「最大蓄積量」という）Ｂ2は、 Ｂ2＝Ｐi・（１−Ｖ2／Ｖ1）＋γ …(2) である。ここで、γは、(1)式のαと同様な補償データ
量である。
リとして使用するＦＩＦＯメモリ５４に対するメモリ管
理について説明する。上記のようにデータ転送を制御す
ると、画像の入力速度よりも画像の出力速度の方が速い
場合（Ｖ1＜Ｖ2）にＦＩＦＯメモリ５４に蓄積されるデ
ータの量は、ＦＩＦＯメモリ５４からのデータの取り出
しを開始する時点で最大となり、このときのデータ蓄積
量（以下「最大蓄積量」という）Ｂ1は、(1)式で算出さ
れるデータ蓄積量Ｂと同じである。一方、画像の入力速
度よりも画像の出力速度の方が遅い場合（Ｖ1＞Ｖ2）に
ＦＩＦＯメモリ５４に蓄積されるデータ蓄積量は、ＦＩ
ＦＯメモリ５４への送信側からのデータの送出が終了し
た時点で最大となり、このときのデータ蓄積量（以下
「最大蓄積量」という）Ｂ2は、 Ｂ2＝Ｐi・（１−Ｖ2／Ｖ1）＋γ …(2) である。ここで、γは、(1)式のαと同様な補償データ
量である。
【００２２】したがって、上記最大蓄積量Ｂ1とＢ2のう
ちの大きい方の値に対応した容量のＦＩＦＯメモリ５４
を実装すればよい。しかし、転送される画像データの量
（画像データサイズ）Ｐiは一定していないため、実際
には、転送対象となる可能性のある画像データの最大サ
イズに対応した容量のＦＩＦＯメモリ５４を実装してい
る。この結果、画像が小さい場合、ＦＩＦＯメモリ５４
は実際のデータ転送に必要とされる以上の容量となって
いるため、ＣＰＵ７０は、データの転送に先だって、最
大蓄積量Ｂ1又はＢ2に基づいてデータ転送における緩衝
用領域として必要なメモリ領域を確保し、そのメモリ領
域以外のメモリ領域を他の用途に使用できるようにして
いる。具体的には、図４に示すように、ＦＩＦＯメモリ
５４をメモリ領域（１）〜（１０）に対応する１０個の
メモリバンク（各メモリバンクの容量は２［Mbyte］）
から成る構成とし、各メモリバンクの入力側及び出力側
にバススイッチＩＳＷ１〜ＩＳＷ１０、ＯＳＷ１〜ＯＳ
Ｗ１０をそれぞれ設ける。これらのバススイッチＩＳＷ
１〜ＩＳＷ１０、ＯＳＷ１〜ＯＳＷ１０をＣＰＵ７０か
ら出力されるメモリバンク切換信号ＭＥＭに基づいて適
切に切り換えることにより、所定のメモリバンクを今回
のデータ転送のための緩衝用領域として使用し、それ以
外のメモリバンクを他の用途に使用する。例えば、原稿
ドラム３２の回転速度を９００［rpm］、出力ドラム４
２の回転速度を１０００［rpm］とすると、前記のＶ1及
びＶ2はこれらの回転速度に比例するため、 Ｖ1／Ｖ2＝９００／１０００＝０．９ となる。したがって、転送すべき画像データのサイズを
Ｐi＝３０［Mbyte］とすると、データ転送のための緩衝
用領域として必要なメモリ容量は、α＝０．２［Mbyt
e］とした場合、 Ｂ1＝３０・（１−０．９）＋０．２＝３．２［Mbyte］ となる（実際には、絵柄の画像の場合においてラインず
れを防止するため、上記Ｂ1を１ラインのデータ量の倍
数にする必要がある）。この計算結果より、メモリ領域
（１）及び（２）のメモリバンク（４［Mbyte］の領
域）については入力側及び出力側のバススイッチをａ側
に設定して今回の画像データの転送に使用し、メモリ領
域（３）〜（１０）のメモリバンク（１６［Mbyte］の
領域）については入力側及び出力側のバススイッチをｂ
側に設定して他の用途に使用する。他の用途としては、
図４に示したように、別の製版装置における画像の入力
機９１から出力機９２への画像データの転送に使用する
他、ＣＰＵ７０のスタックエリアとして使用すること等
が考えられる。
ちの大きい方の値に対応した容量のＦＩＦＯメモリ５４
を実装すればよい。しかし、転送される画像データの量
（画像データサイズ）Ｐiは一定していないため、実際
には、転送対象となる可能性のある画像データの最大サ
イズに対応した容量のＦＩＦＯメモリ５４を実装してい
る。この結果、画像が小さい場合、ＦＩＦＯメモリ５４
は実際のデータ転送に必要とされる以上の容量となって
いるため、ＣＰＵ７０は、データの転送に先だって、最
大蓄積量Ｂ1又はＢ2に基づいてデータ転送における緩衝
用領域として必要なメモリ領域を確保し、そのメモリ領
域以外のメモリ領域を他の用途に使用できるようにして
いる。具体的には、図４に示すように、ＦＩＦＯメモリ
５４をメモリ領域（１）〜（１０）に対応する１０個の
メモリバンク（各メモリバンクの容量は２［Mbyte］）
から成る構成とし、各メモリバンクの入力側及び出力側
にバススイッチＩＳＷ１〜ＩＳＷ１０、ＯＳＷ１〜ＯＳ
Ｗ１０をそれぞれ設ける。これらのバススイッチＩＳＷ
１〜ＩＳＷ１０、ＯＳＷ１〜ＯＳＷ１０をＣＰＵ７０か
ら出力されるメモリバンク切換信号ＭＥＭに基づいて適
切に切り換えることにより、所定のメモリバンクを今回
のデータ転送のための緩衝用領域として使用し、それ以
外のメモリバンクを他の用途に使用する。例えば、原稿
ドラム３２の回転速度を９００［rpm］、出力ドラム４
２の回転速度を１０００［rpm］とすると、前記のＶ1及
びＶ2はこれらの回転速度に比例するため、 Ｖ1／Ｖ2＝９００／１０００＝０．９ となる。したがって、転送すべき画像データのサイズを
Ｐi＝３０［Mbyte］とすると、データ転送のための緩衝
用領域として必要なメモリ容量は、α＝０．２［Mbyt
e］とした場合、 Ｂ1＝３０・（１−０．９）＋０．２＝３．２［Mbyte］ となる（実際には、絵柄の画像の場合においてラインず
れを防止するため、上記Ｂ1を１ラインのデータ量の倍
数にする必要がある）。この計算結果より、メモリ領域
（１）及び（２）のメモリバンク（４［Mbyte］の領
域）については入力側及び出力側のバススイッチをａ側
に設定して今回の画像データの転送に使用し、メモリ領
域（３）〜（１０）のメモリバンク（１６［Mbyte］の
領域）については入力側及び出力側のバススイッチをｂ
側に設定して他の用途に使用する。他の用途としては、
図４に示したように、別の製版装置における画像の入力
機９１から出力機９２への画像データの転送に使用する
他、ＣＰＵ７０のスタックエリアとして使用すること等
が考えられる。
【００２３】上記のようにしてＦＩＦＯメモリ５４を管
理することにより、ＦＩＦＯメモリ５４全体を有効に利
用することができる。特に、最大サイズ（ＦＩＦＯメモ
リ５４の実装容量）又はそれに近いサイズの画像データ
を転送する頻度が高くない場合に効果がある。
理することにより、ＦＩＦＯメモリ５４全体を有効に利
用することができる。特に、最大サイズ（ＦＩＦＯメモ
リ５４の実装容量）又はそれに近いサイズの画像データ
を転送する頻度が高くない場合に効果がある。
【００２４】以上説明したデータ転送の制御（ＦＩＦＯ
メモリ５４からのデータ取り出しの開始時期すなわち画
像出力の開始時期の制御）及びＦＩＦＯメモリ５４に対
するメモリ管理の具体的な手順は、図１に示すフローチ
ャートの通りである。すなわち、ＣＰＵ７０がこのフロ
ーチャートに従って動作することにより、上記制御及び
メモリ管理が行なわれる。
メモリ５４からのデータ取り出しの開始時期すなわち画
像出力の開始時期の制御）及びＦＩＦＯメモリ５４に対
するメモリ管理の具体的な手順は、図１に示すフローチ
ャートの通りである。すなわち、ＣＰＵ７０がこのフロ
ーチャートに従って動作することにより、上記制御及び
メモリ管理が行なわれる。
【００２５】まずステップＳ１０において、原稿ドラム
３２及び出力ドラム４２を回転させて、その時のエンコ
ーダ３４及び４４の検出出力Ｅ1及びＥ2に基づいて送信
側の送出速度Ｖ1及び受信側の処理速度Ｖ2を検出し、ス
テップＳ２０において、送出速度Ｖ1が処理速度Ｖ2より
も遅いか否かを判定する。この結果、送出速度Ｖ1が処
理速度Ｖ2よりも遅ければステップＳ３０へ進む。
３２及び出力ドラム４２を回転させて、その時のエンコ
ーダ３４及び４４の検出出力Ｅ1及びＥ2に基づいて送信
側の送出速度Ｖ1及び受信側の処理速度Ｖ2を検出し、ス
テップＳ２０において、送出速度Ｖ1が処理速度Ｖ2より
も遅いか否かを判定する。この結果、送出速度Ｖ1が処
理速度Ｖ2よりも遅ければステップＳ３０へ進む。
【００２６】ステップＳ３０では、ステップＳ１０検出
されたＶ1、Ｖ2、及び送信側のＣＰＵ６０から送られて
くる画像データ量Ｐi（画像データのサイズすなわち送
信側装置から受信側装置へ転送されるデータ量の値）を
用いて、(1)式によりＦＩＦＯメモリ５４に蓄積される
最大蓄積量Ｂ1を計算する。次のステップＳ４０では、
この最大蓄積量Ｂ1に基づいて図４に示したＦＩＦＯメ
モリ５４のメモリバンクのバススイッチを切り換える。
これにより、最大蓄積量Ｂ1に相当するメモリ領域を今
回のデータ転送のための緩衝用領域として確保し、他の
メモリ領域は別の製版装置における画像の入力機９１か
ら出力機９２への画像データの転送のための緩衝用領域
として使用する。
されたＶ1、Ｖ2、及び送信側のＣＰＵ６０から送られて
くる画像データ量Ｐi（画像データのサイズすなわち送
信側装置から受信側装置へ転送されるデータ量の値）を
用いて、(1)式によりＦＩＦＯメモリ５４に蓄積される
最大蓄積量Ｂ1を計算する。次のステップＳ４０では、
この最大蓄積量Ｂ1に基づいて図４に示したＦＩＦＯメ
モリ５４のメモリバンクのバススイッチを切り換える。
これにより、最大蓄積量Ｂ1に相当するメモリ領域を今
回のデータ転送のための緩衝用領域として確保し、他の
メモリ領域は別の製版装置における画像の入力機９１か
ら出力機９２への画像データの転送のための緩衝用領域
として使用する。
【００２７】ステップＳ３０で算出した最大蓄積量Ｂ1
は、画像データを正しく転送するために画像出力の開始
時点においてＦＩＦＯメモリ５４に蓄積されていなけれ
ばならないデータ量でもある。したがって、ステップＳ
４０を実行した後は、モニタ信号ＭＯＮによってＦＩＦ
Ｏメモリ５４におけるデータ蓄積量を検出し（ステップ
Ｓ５０）、検出された蓄積量が最大蓄積量Ｂ1に達して
いるか否かを判定する（ステップＳ６０）という動作を
繰り返す。この間に送信側で画像入力（画像の読み取
り）が開始されると、入力された画像データがＦＩＦＯ
メモリ５４に向けて送出され、ＦＩＦＯメモリ５４に蓄
積されていく。そして蓄積量が最大蓄積量Ｂ1に達すれ
ばステップＳ５０→Ｓ６０→Ｓ５０の繰り返し動作を終
了してステップＳ７０へ進む。ステップＳ７０では、Ｃ
ＰＵ７０は、読出開始信号Ｒを出力してＦＩＦＯメモリ
５４に蓄積されたデータを取り出し、画像出力を開始さ
せる。
は、画像データを正しく転送するために画像出力の開始
時点においてＦＩＦＯメモリ５４に蓄積されていなけれ
ばならないデータ量でもある。したがって、ステップＳ
４０を実行した後は、モニタ信号ＭＯＮによってＦＩＦ
Ｏメモリ５４におけるデータ蓄積量を検出し（ステップ
Ｓ５０）、検出された蓄積量が最大蓄積量Ｂ1に達して
いるか否かを判定する（ステップＳ６０）という動作を
繰り返す。この間に送信側で画像入力（画像の読み取
り）が開始されると、入力された画像データがＦＩＦＯ
メモリ５４に向けて送出され、ＦＩＦＯメモリ５４に蓄
積されていく。そして蓄積量が最大蓄積量Ｂ1に達すれ
ばステップＳ５０→Ｓ６０→Ｓ５０の繰り返し動作を終
了してステップＳ７０へ進む。ステップＳ７０では、Ｃ
ＰＵ７０は、読出開始信号Ｒを出力してＦＩＦＯメモリ
５４に蓄積されたデータを取り出し、画像出力を開始さ
せる。
【００２８】一方、ステップＳ２０において送出速度Ｖ
1が処理速度Ｖ2よりも速いと判定された場合には、ステ
ップＳ８０へ進み、(2)式によりＦＩＦＯメモリ５４に
蓄積されるデータの最大蓄積量Ｂ2を計算する。次のス
テップＳ９０では、この最大蓄積量Ｂ2に基づきステッ
プＳ４０と同様に、図４に示したＦＩＦＯメモリ５４の
メモリバンクのバススイッチを切り換える。これによ
り、最大蓄積量Ｂ2に相当するメモリ領域を今回のデー
タ転送のための緩衝用領域として確保し、他のメモリ領
域は別の製版装置における画像の入力機９１から出力機
９２への画像データの転送のための緩衝用領域として使
用する。
1が処理速度Ｖ2よりも速いと判定された場合には、ステ
ップＳ８０へ進み、(2)式によりＦＩＦＯメモリ５４に
蓄積されるデータの最大蓄積量Ｂ2を計算する。次のス
テップＳ９０では、この最大蓄積量Ｂ2に基づきステッ
プＳ４０と同様に、図４に示したＦＩＦＯメモリ５４の
メモリバンクのバススイッチを切り換える。これによ
り、最大蓄積量Ｂ2に相当するメモリ領域を今回のデー
タ転送のための緩衝用領域として確保し、他のメモリ領
域は別の製版装置における画像の入力機９１から出力機
９２への画像データの転送のための緩衝用領域として使
用する。
【００２９】送出速度Ｖ1が処理速度Ｖ2よりも速い場
合、原理的には、送信側から送出されたデータがＦＩＦ
Ｏメモリ５４に蓄積され始めた時点で画像出力を開始さ
せればよい。しかし本実施例では、画像におけるライン
ずれを防止するためライン単位でデータを管理している
ので、ステップＳ９０を実行した後は、モニタ信号ＭＯ
ＮによってＦＩＦＯメモリ５４におけるデータの蓄積量
を検出し（ステップＳ１００）、１ライン分のデータ量
が蓄積されたか否かを判定する（ステップＳ１１０）と
いう動作を繰り返す。この間に送信側で画像入力が開始
されてＦＩＦＯメモリ５４に１ライン分のデータが蓄積
されると、その繰り返し動作を終了してステップＳ７０
へ進み、画像出力を開始させる。
合、原理的には、送信側から送出されたデータがＦＩＦ
Ｏメモリ５４に蓄積され始めた時点で画像出力を開始さ
せればよい。しかし本実施例では、画像におけるライン
ずれを防止するためライン単位でデータを管理している
ので、ステップＳ９０を実行した後は、モニタ信号ＭＯ
ＮによってＦＩＦＯメモリ５４におけるデータの蓄積量
を検出し（ステップＳ１００）、１ライン分のデータ量
が蓄積されたか否かを判定する（ステップＳ１１０）と
いう動作を繰り返す。この間に送信側で画像入力が開始
されてＦＩＦＯメモリ５４に１ライン分のデータが蓄積
されると、その繰り返し動作を終了してステップＳ７０
へ進み、画像出力を開始させる。
【００３０】ステップＳ７０の実行により、ＣＰＵ７０
によるデータ転送の制御及びメモリ管理の動作が終了す
る。
によるデータ転送の制御及びメモリ管理の動作が終了す
る。
【００３１】
【発明の効果】以上説明した通り、請求項１に記載のデ
ータ転送制御装置によれば、二つの装置の間での緩衝用
メモリを介したデータ転送において送信側の送出速度よ
りも受信側の処理速度の方が速い場合に、送信側からの
データの送出と受信側のデータの受取がほぼ同時に終了
するため、転送時間が無駄に長くなることはない。ま
た、データ転送中において受信側が受け取るべきデータ
は常に緩衝用メモリ内に存在するため、途中で中断する
ことなくデータ転送を正しく行なうことができる。
ータ転送制御装置によれば、二つの装置の間での緩衝用
メモリを介したデータ転送において送信側の送出速度よ
りも受信側の処理速度の方が速い場合に、送信側からの
データの送出と受信側のデータの受取がほぼ同時に終了
するため、転送時間が無駄に長くなることはない。ま
た、データ転送中において受信側が受け取るべきデータ
は常に緩衝用メモリ内に存在するため、途中で中断する
ことなくデータ転送を正しく行なうことができる。
【００３２】請求項２に記載のデータ転送制御装置によ
れば、上記のデータ転送において送出速度が処理速度よ
りも速い場合及び遅い場合のいずれの場合も、緩衝用メ
モリのうちデータ転送に必要な領域以外の領域を他の用
途に使用することができるため、緩衝用メモリの有効利
用が図れる。
れば、上記のデータ転送において送出速度が処理速度よ
りも速い場合及び遅い場合のいずれの場合も、緩衝用メ
モリのうちデータ転送に必要な領域以外の領域を他の用
途に使用することができるため、緩衝用メモリの有効利
用が図れる。
【００３３】請求項３に記載したように、データの送出
速度及び処理速度を実測し、この実測値に基づいてデー
タ転送を制御し又は緩衝用メモリを管理することによ
り、送出速度及び処理速度の変動を考慮してデータの受
取開始時刻やデータ転送に使用する緩衝用メモリ容量に
余裕を持たせるということが不要となる。これにより、
データ転送における時間及びメモリ容量の無駄を一層防
止することができる。
速度及び処理速度を実測し、この実測値に基づいてデー
タ転送を制御し又は緩衝用メモリを管理することによ
り、送出速度及び処理速度の変動を考慮してデータの受
取開始時刻やデータ転送に使用する緩衝用メモリ容量に
余裕を持たせるということが不要となる。これにより、
データ転送における時間及びメモリ容量の無駄を一層防
止することができる。
【図１】 本発明のデータ転送制御装置の動作の一例を
示すフローチャート。
示すフローチャート。
【図２】 本発明のデータ転送制御装置を製版における
画像データの転送に使用した場合の実施例を示す図。
画像データの転送に使用した場合の実施例を示す図。
【図３】 従来の製版装置における入力機から出力機へ
の画像データの転送を示す図。
の画像データの転送を示す図。
【図４】 前記実施例におけるＦＩＦＯメモリの構成を
示す図。
示す図。
【図５】 請求項１又は請求項３に記載の本発明のデー
タ転送制御装置の構成を示すブロック図。
タ転送制御装置の構成を示すブロック図。
【図６】 請求項２又は請求項３に記載の本発明のデー
タ転送制御装置の構成を示すブロック図。
タ転送制御装置の構成を示すブロック図。
１２…送信側装置 １４…緩衝用メモリ １６…受信側装置 １８…制御手段 １９…メモリ管理手段 ２２…第１速度検出
手段 ２６…第２速度検出手段 ５４…ＦＩＦＯメモ
リ（緩衝用メモリ） ６０…ＣＰＵ（制御手段） ７０…ＣＰＵ（制御
手段、メモリ管理手段） Ｖ1 …送出速度 Ｖ2 …処理速度 Ｒ …読出開始信号
手段 ２６…第２速度検出手段 ５４…ＦＩＦＯメモ
リ（緩衝用メモリ） ６０…ＣＰＵ（制御手段） ７０…ＣＰＵ（制御
手段、メモリ管理手段） Ｖ1 …送出速度 Ｖ2 …処理速度 Ｒ …読出開始信号
Claims (3)
- 【請求項１】 送信側装置から先入れ先出し方式の緩衝
用メモリを介して受信側装置へデータを転送する場合に
おいて、送信側装置がデータを送出する送出速度よりも
受信側装置がデータを処理する処理速度の方が速いとき
に、該データ転送を制御するデータ転送制御装置であっ
て、 送信側装置が送出するデータを前記緩衝用メモリへ書き
込み、前記緩衝用メモリに蓄積されるデータ蓄積量が前
記送出速度と前記処理速度により定まる基準データ量に
達した時点で、前記緩衝用メモリからデータを読み出し
て受信側装置に向けて送出を開始する制御手段を備える
ことを特徴とするデータ転送制御装置。 - 【請求項２】 送信側装置から先入れ先出し方式の緩衝
用メモリを介して受信側装置へデータを転送する場合に
該データ転送を制御するデータ転送制御装置であって、 データ転送に必要な前記緩衝用メモリの最大蓄積量を送
信側装置のデータ送出速度及び受信装置のデータ処理速
度より算出し、前記緩衝用メモリ内で最大蓄積量のメモ
リ領域を確保して該領域を送信側装置及び受信側装置に
データ転送のために使用させ、前記緩衝用メモリにおけ
る該領域以外の領域を他の用途に使用させるメモリ管理
手段を備えることを特徴とするデータ転送制御装置。 - 【請求項３】 請求項１又は請求項２に記載のデータ転
送制御装置において、 送信側装置がデータを送出する速度を測定することによ
り前記送出速度を検出する第１速度検出手段と、 受信側装置がデータを処理する速度を測定することによ
り前記処理速度を検出する第２速度検出手段と、を設け
たデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12519493A JPH06314254A (ja) | 1993-04-27 | 1993-04-27 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12519493A JPH06314254A (ja) | 1993-04-27 | 1993-04-27 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314254A true JPH06314254A (ja) | 1994-11-08 |
Family
ID=14904252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12519493A Pending JPH06314254A (ja) | 1993-04-27 | 1993-04-27 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323662A (ja) * | 2007-07-09 | 2007-12-13 | Canon Inc | データ転送方法 |
| US8308255B2 (en) | 2008-12-18 | 2012-11-13 | Seiko Epson Corporation | Image forming apparatus |
-
1993
- 1993-04-27 JP JP12519493A patent/JPH06314254A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323662A (ja) * | 2007-07-09 | 2007-12-13 | Canon Inc | データ転送方法 |
| US8308255B2 (en) | 2008-12-18 | 2012-11-13 | Seiko Epson Corporation | Image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8516163B2 (en) | Hardware-based concurrent direct memory access (DMA) engines on serial rapid input/output SRIO interface | |
| US7376853B2 (en) | Network apparatus, method for controlling the same, and program for the same | |
| JPH10210250A (ja) | 画像読取装置 | |
| JPH06314254A (ja) | データ転送制御装置 | |
| JPH0695716B2 (ja) | 画像通信装置 | |
| JP2002335357A (ja) | 通信端末装置 | |
| JPH04293349A (ja) | フアクシミリ装置 | |
| US5818609A (en) | Facsimile apparatus transmitting image data received from external computer | |
| JP2009055141A (ja) | データ処理装置及びデータ処理方法 | |
| US20050078333A1 (en) | Scanning device and host computer connected to the same | |
| JP2001184302A (ja) | バッファ制御回路 | |
| JP3347580B2 (ja) | 情報処理装置、及び記憶媒体 | |
| JP2950725B2 (ja) | 画像通信装置 | |
| JP2003323333A (ja) | メモリ装置及びその制御方法 | |
| JP2001331440A (ja) | データ受信処理装置 | |
| JPS6333185B2 (ja) | ||
| JP2004355041A (ja) | Ｄｍａ転送中継装置，ｄｍａ転送方法，及びｄｍａ転送システム | |
| JPH08307617A (ja) | 通信装置 | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| JPH03160873A (ja) | 画像読取装置 | |
| JP2001358865A (ja) | 画像読取システムおよび画像読取方法 | |
| JP2976456B2 (ja) | プロトコルトレース装置 | |
| JPH0531973A (ja) | 画像記録装置 | |
| JPS62136171A (ja) | フアクシミリ送信装置 | |
| JP2010170489A (ja) | 処理装置、画像形成装置及び処理方法 |