JPH06310660A - スパイラルインダクタ素子 - Google Patents
スパイラルインダクタ素子Info
- Publication number
- JPH06310660A JPH06310660A JP5097586A JP9758693A JPH06310660A JP H06310660 A JPH06310660 A JP H06310660A JP 5097586 A JP5097586 A JP 5097586A JP 9758693 A JP9758693 A JP 9758693A JP H06310660 A JPH06310660 A JP H06310660A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring metal
- insulating film
- wiring
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 スパイラルインダクタ素子の有効的な使用方
法を提供する。 【構成】 半絶縁性ＧａＡｓ基板１の主面に絶縁膜２ａ
を形成し、次に第一配線金属層３を形成する際に交差部
１０のように形状を変え、絶縁膜２ｂ、例えば窒化膜を
形成しコンタクトホール４を開ける。次にメッキ下地金
属層５を形成し、レジスト６のようにパターン形成した
後、第二配線金属層（Ａｕメッキ）７を形成する。次に
レジスト６を除去した後、イオンミリングにより第二配
線金属層（Ａｕメッキ）７以外の部分のメッキ下地金属
層５を除去し、半絶縁性ＧａＡｓ基板１の反対側の主面
に接地金属層８をＡｕ・Ｓｎ蒸着により形成する。
法を提供する。 【構成】 半絶縁性ＧａＡｓ基板１の主面に絶縁膜２ａ
を形成し、次に第一配線金属層３を形成する際に交差部
１０のように形状を変え、絶縁膜２ｂ、例えば窒化膜を
形成しコンタクトホール４を開ける。次にメッキ下地金
属層５を形成し、レジスト６のようにパターン形成した
後、第二配線金属層（Ａｕメッキ）７を形成する。次に
レジスト６を除去した後、イオンミリングにより第二配
線金属層（Ａｕメッキ）７以外の部分のメッキ下地金属
層５を除去し、半絶縁性ＧａＡｓ基板１の反対側の主面
に接地金属層８をＡｕ・Ｓｎ蒸着により形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＭＩＣ（Monolithic
Microwave IC）の構成要素として用いられる受動素子
の一種であるスパイラルインダクタ素子に関するもので
ある。
Microwave IC）の構成要素として用いられる受動素子
の一種であるスパイラルインダクタ素子に関するもので
ある。
【０００２】
【従来の技術】スパイラルインダクタ素子はプレーナ型
インダクタ素子の一種であり、MMICの回路素子（受動素
子）として、インピーダンス整合、高周波チョークの用
途に用いられる。プレーナ型インダクタ素子には、スパ
イラルインダクタ素子の他に、高インピーダンスライ
ン、メアンダラインがある。ストレートライン（高イン
ピーダンスライン）は形成可能なライン幅の限界から、
得られるインダクタンスは限られるので、高インダクタ
ンスを得るには面積が大きくなる。メアンダラインは小
面積を得ようとすると隣接線路間の負の相互インダクタ
ンスによるカップリングのために所望のインダクタンス
を得るには面積が大きくなってしまう。両インダクタ素
子のこのような欠点に対してスパイラルインダクタ素子
は小面積で高インダクタンスを得るのに有効である。
インダクタ素子の一種であり、MMICの回路素子（受動素
子）として、インピーダンス整合、高周波チョークの用
途に用いられる。プレーナ型インダクタ素子には、スパ
イラルインダクタ素子の他に、高インピーダンスライ
ン、メアンダラインがある。ストレートライン（高イン
ピーダンスライン）は形成可能なライン幅の限界から、
得られるインダクタンスは限られるので、高インダクタ
ンスを得るには面積が大きくなる。メアンダラインは小
面積を得ようとすると隣接線路間の負の相互インダクタ
ンスによるカップリングのために所望のインダクタンス
を得るには面積が大きくなってしまう。両インダクタ素
子のこのような欠点に対してスパイラルインダクタ素子
は小面積で高インダクタンスを得るのに有効である。
【０００３】一般に、ＧａＡｓ基板を用いたスパイラル
インダクタ素子は第二層配線（Ａｕメッキ）で引き回
し，スパイラルインダクタの中心から第二層配線と交差
して第一層配線、あるいはエアブリッジを用いて引き出
す構造となっている。
インダクタ素子は第二層配線（Ａｕメッキ）で引き回
し，スパイラルインダクタの中心から第二層配線と交差
して第一層配線、あるいはエアブリッジを用いて引き出
す構造となっている。
【０００４】以下図面を参照しながら、上記した従来の
スパイラルインダクタ素子について説明する。スパイラ
ルインダクタ素子は、その形状で主に正方形、長方形、
円形型に分けられる。以下、正方形型で説明することに
する。図４は従来のスパイラルインダクタ素子の平面
図、図５はその製造工程を説明するための断面図であ
る。図５（ａ）に示すように、半絶縁性ＧａＡｓ基板１
の主面に絶縁膜２ａとしてＳｉＯ、第一配線金属層３と
して蒸着によりＴｉ／Ａｕ／Ｔｉを形成した後、絶縁膜
２ｂとしてＳｉＮを形成しコンタクトホール４を開け
る。次に図５（ｂ）に示すように下地金属層５をＴｉ／
Ａｕで形成し、レジスト６のようにパターン形成した
後、第二配線金属層７をＡｕメッキにより形成する。次
に図５（ｃ）に示すようにこレジスト６を除去した後、
イオンミリングにより第二配線金属層７以外の部分の下
地金属層５を除去し、半絶縁性ＧａＡｓ基板１の反対側
の主面に接地金属層８をＡｕ・Ｓｎ蒸着により形成す
る。このようにして図４に示すスパイラルインダクタ素
子の構成を得るのである。
スパイラルインダクタ素子について説明する。スパイラ
ルインダクタ素子は、その形状で主に正方形、長方形、
円形型に分けられる。以下、正方形型で説明することに
する。図４は従来のスパイラルインダクタ素子の平面
図、図５はその製造工程を説明するための断面図であ
る。図５（ａ）に示すように、半絶縁性ＧａＡｓ基板１
の主面に絶縁膜２ａとしてＳｉＯ、第一配線金属層３と
して蒸着によりＴｉ／Ａｕ／Ｔｉを形成した後、絶縁膜
２ｂとしてＳｉＮを形成しコンタクトホール４を開け
る。次に図５（ｂ）に示すように下地金属層５をＴｉ／
Ａｕで形成し、レジスト６のようにパターン形成した
後、第二配線金属層７をＡｕメッキにより形成する。次
に図５（ｃ）に示すようにこレジスト６を除去した後、
イオンミリングにより第二配線金属層７以外の部分の下
地金属層５を除去し、半絶縁性ＧａＡｓ基板１の反対側
の主面に接地金属層８をＡｕ・Ｓｎ蒸着により形成す
る。このようにして図４に示すスパイラルインダクタ素
子の構成を得るのである。
【０００５】
【発明が解決しようとする課題】しかしながら図４、図
５に示した従来のスパイラルインダクタ素子では、第一
配線金属層３と第二配線金属層７の交差部がＭＩＭ（Me
tal-insulator-metal）型の等価容量として働くため
に，通常，寄生容量（個々の線路間のフリンジング容量
や対接地容量）、寄生インダクタンス（線路間の相互イ
ンダクタンス）で決まる高周波側の自己共振周波数が低
周波側に移動することで所望の伝送周波数利得の低下を
招くという問題を有していた。
５に示した従来のスパイラルインダクタ素子では、第一
配線金属層３と第二配線金属層７の交差部がＭＩＭ（Me
tal-insulator-metal）型の等価容量として働くため
に，通常，寄生容量（個々の線路間のフリンジング容量
や対接地容量）、寄生インダクタンス（線路間の相互イ
ンダクタンス）で決まる高周波側の自己共振周波数が低
周波側に移動することで所望の伝送周波数利得の低下を
招くという問題を有していた。
【０００６】本発明は上記問題点に鑑み、スパイラルイ
ンダクタ素子において、上記周波数特性を改善するとと
もに、この周波数特性を回路素子として積極的に利用す
る素子を提供することを目的とするものである。
ンダクタ素子において、上記周波数特性を改善するとと
もに、この周波数特性を回路素子として積極的に利用す
る素子を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記問題を解決する為、
本発明は半導体基板と、前記半導体基板上に形成された
第一の配線金属層と、前記第一の配線金属層上に絶縁膜
を介して形成された第二の配線金属層とを備えたスパイ
ラルインダクタ素子において、前記第一の配線金属層と
前記第二の配線金属層の交差部を含む層間領域の前記絶
縁膜の厚さが前記層間領域以外の前記絶縁膜の厚さと異
なることを特徴とするものである。
本発明は半導体基板と、前記半導体基板上に形成された
第一の配線金属層と、前記第一の配線金属層上に絶縁膜
を介して形成された第二の配線金属層とを備えたスパイ
ラルインダクタ素子において、前記第一の配線金属層と
前記第二の配線金属層の交差部を含む層間領域の前記絶
縁膜の厚さが前記層間領域以外の前記絶縁膜の厚さと異
なることを特徴とするものである。
【０００８】また，上記問題を解決する為、本発明は半
導体基板と、前記半導体基板上に形成された第一の配線
金属層と、前記第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、前記第一の配線金属層と前記第二の
配線金属層の交差部に、前記第一の配線金属層、前記第
二の配線金属層のうち少なくとも一方の形状が前記交差
部以外の前記第一の配線金属層、前記第二の配線金属層
の形状と異なる配線金属層を用いることを特徴とするも
のである。
導体基板と、前記半導体基板上に形成された第一の配線
金属層と、前記第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、前記第一の配線金属層と前記第二の
配線金属層の交差部に、前記第一の配線金属層、前記第
二の配線金属層のうち少なくとも一方の形状が前記交差
部以外の前記第一の配線金属層、前記第二の配線金属層
の形状と異なる配線金属層を用いることを特徴とするも
のである。
【０００９】また，上記問題を解決する為、本発明は半
導体基板と、前記半導体基板上に形成された第一の配線
金属層と、前記第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、前記第一の配線金属層と前記第二の
配線金属層の交差部を含む層間領域に、前記絶縁膜と異
なる材料を用いることを特徴とするものである。
導体基板と、前記半導体基板上に形成された第一の配線
金属層と、前記第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、前記第一の配線金属層と前記第二の
配線金属層の交差部を含む層間領域に、前記絶縁膜と異
なる材料を用いることを特徴とするものである。
【００１０】
【作用】本発明は上記した構成によって、半導体基板
と、半導体基板上に形成された第一の配線金属層と、第
一の配線金属層上に絶縁膜を介して形成された第二の配
線金属層とを備え、第一の配線金属層と第二の配線金属
層の交差部を含む層間領域の絶縁膜の厚さが上記層間領
域以外の絶縁膜の厚さと異なる構成とすることにより、
スパイラルインダクタ素子の自己共振周波数を変えて、
所望の伝送周波数利得の低下が避けられるとともに、こ
の自己共振による利得低下を高調波（基本周波数の逓倍
波）のトラップとして使用でき、回路素子として有効な
活用を図ることができる。
と、半導体基板上に形成された第一の配線金属層と、第
一の配線金属層上に絶縁膜を介して形成された第二の配
線金属層とを備え、第一の配線金属層と第二の配線金属
層の交差部を含む層間領域の絶縁膜の厚さが上記層間領
域以外の絶縁膜の厚さと異なる構成とすることにより、
スパイラルインダクタ素子の自己共振周波数を変えて、
所望の伝送周波数利得の低下が避けられるとともに、こ
の自己共振による利得低下を高調波（基本周波数の逓倍
波）のトラップとして使用でき、回路素子として有効な
活用を図ることができる。
【００１１】また、本発明は上記した構成によって、半
導体基板と、半導体基板上に形成された第一の配線金属
層と、第一の配線金属層上に絶縁膜を介して形成された
第二の配線金属層とを備え、第一の配線金属層と第二の
配線金属層の交差部に、第一の配線金属層、第二の配線
金属層のうち少なくとも一方の形状が上記交差部以外の
第一の配線金属層、第二の配線金属層の形状と異なる配
線金属層を用いる構成とすることにより、スパイラルイ
ンダクタ素子の自己共振周波数を変えて、所望の伝送周
波数利得の低下が避けられるとともに、この自己共振に
よる利得低下を高調波（基本周波数の逓倍波）のトラッ
プとして使用でき、回路素子として有効な活用を図るこ
とができる。
導体基板と、半導体基板上に形成された第一の配線金属
層と、第一の配線金属層上に絶縁膜を介して形成された
第二の配線金属層とを備え、第一の配線金属層と第二の
配線金属層の交差部に、第一の配線金属層、第二の配線
金属層のうち少なくとも一方の形状が上記交差部以外の
第一の配線金属層、第二の配線金属層の形状と異なる配
線金属層を用いる構成とすることにより、スパイラルイ
ンダクタ素子の自己共振周波数を変えて、所望の伝送周
波数利得の低下が避けられるとともに、この自己共振に
よる利得低下を高調波（基本周波数の逓倍波）のトラッ
プとして使用でき、回路素子として有効な活用を図るこ
とができる。
【００１２】また、本発明は上記した構成によって、半
導体基板と、半導体基板上に形成された第一の配線金属
層と、第一の配線金属層上に絶縁膜を介して形成された
第二の配線金属層とを備え、第一の配線金属層と第二の
配線金属層の交差部を含む層間領域に、上記絶縁膜と異
なる材料を用いる構成とすることにより、スパイラルイ
ンダクタ素子の自己共振周波数を変えて、所望の伝送周
波数利得の低下が避けられるとともに、この自己共振に
よる利得低下を高調波（基本周波数の逓倍波）のトラッ
プとして使用でき，回路素子として有効な活用を図るこ
とができる。
導体基板と、半導体基板上に形成された第一の配線金属
層と、第一の配線金属層上に絶縁膜を介して形成された
第二の配線金属層とを備え、第一の配線金属層と第二の
配線金属層の交差部を含む層間領域に、上記絶縁膜と異
なる材料を用いる構成とすることにより、スパイラルイ
ンダクタ素子の自己共振周波数を変えて、所望の伝送周
波数利得の低下が避けられるとともに、この自己共振に
よる利得低下を高調波（基本周波数の逓倍波）のトラッ
プとして使用でき，回路素子として有効な活用を図るこ
とができる。
【００１３】
【実施例】以下本発明のスパイラルインダクタ素子の実
施例について、図面を参照しながら説明する。
施例について、図面を参照しながら説明する。
【００１４】（実施例１）図１（ａ）は本発明の第１の
実施例を示すスパイラルインダクタ素子の平面図であ
る。図１（ｂ）は図１（ａ）のＡ−Ａ’における断面図
である。図１（ｃ）はＳパラメータの順方向伝送利得Ｓ
21の周波数特性説明図である。図１において、図４と同
一符号は同一または相当部分を示している。以下本発明
を図面を参照しながら説明する。
実施例を示すスパイラルインダクタ素子の平面図であ
る。図１（ｂ）は図１（ａ）のＡ−Ａ’における断面図
である。図１（ｃ）はＳパラメータの順方向伝送利得Ｓ
21の周波数特性説明図である。図１において、図４と同
一符号は同一または相当部分を示している。以下本発明
を図面を参照しながら説明する。
【００１５】図１（ａ），（ｂ）に示すように、厚さ１
５０μmの半絶縁性ＧａＡｓ基板１の主面上にＳｉＯ
（絶縁膜２ａ）を介して蒸着によりＴｉ／Ａｕ／Ｔｉ
（第一配線金属層３）が形成され、その上にＳｉＮ（絶
縁膜２ｂ）を介してメッキによりＡｕメッキ（第二配線
金属層７）が形成され、半絶縁性ＧａＡｓ基板１の反対
側の主面上に蒸着によりＡｕ／Ｓｎ（接地金属層８）が
形成されている。ここで絶縁膜２ｂの厚さを第一配線金
属層３と第二配線金属層７の交差領域９のみ変えること
により、例えばウエットエッチングあるいはドライエッ
チングにより絶縁膜２ｂの厚さを薄くする場合には第一
配線金属層３と第二配線金属層７の交差部の等価容量が
増え、 自己共振周波数ｆc∞１／√（ＬＣ）（L:インタ゛クタンス成分、
C:キャハ゜シタンス成分）…式(1) の関係から、図１（ｃ）に示すように自己共振周波数が
低周波側にシフトし、絶縁膜２ｂの厚さを適当に選ぶこ
とで、自己共振周波数を高調波帯域（２倍波、３倍波
等）に設定することが可能となり高調波トラップとして
有効性を発揮する（図中II）。また、所望伝送周波数利
得の改善も行える（図中Ｉ）。なお、絶縁膜２ｂ厚さを
交差領域９のみ厚くする場合においても、第一配線金属
層３と第二配線金属層７の交差部の等価容量が減り、上
式（１）から自己共振周波数が高周波側にシフトし同様
の効果が得られる。
５０μmの半絶縁性ＧａＡｓ基板１の主面上にＳｉＯ
（絶縁膜２ａ）を介して蒸着によりＴｉ／Ａｕ／Ｔｉ
（第一配線金属層３）が形成され、その上にＳｉＮ（絶
縁膜２ｂ）を介してメッキによりＡｕメッキ（第二配線
金属層７）が形成され、半絶縁性ＧａＡｓ基板１の反対
側の主面上に蒸着によりＡｕ／Ｓｎ（接地金属層８）が
形成されている。ここで絶縁膜２ｂの厚さを第一配線金
属層３と第二配線金属層７の交差領域９のみ変えること
により、例えばウエットエッチングあるいはドライエッ
チングにより絶縁膜２ｂの厚さを薄くする場合には第一
配線金属層３と第二配線金属層７の交差部の等価容量が
増え、 自己共振周波数ｆc∞１／√（ＬＣ）（L:インタ゛クタンス成分、
C:キャハ゜シタンス成分）…式(1) の関係から、図１（ｃ）に示すように自己共振周波数が
低周波側にシフトし、絶縁膜２ｂの厚さを適当に選ぶこ
とで、自己共振周波数を高調波帯域（２倍波、３倍波
等）に設定することが可能となり高調波トラップとして
有効性を発揮する（図中II）。また、所望伝送周波数利
得の改善も行える（図中Ｉ）。なお、絶縁膜２ｂ厚さを
交差領域９のみ厚くする場合においても、第一配線金属
層３と第二配線金属層７の交差部の等価容量が減り、上
式（１）から自己共振周波数が高周波側にシフトし同様
の効果が得られる。
【００１６】（実施例２）図２（ａ）は本発明の第２の
実施例を示すスパイラルインダクタ素子の平面図であ
る。図２（ｂ）はＳパラメータの順方向伝送利得Ｓ21の
周波数特性説明図である。図２において、図 と同一符
号は同一または相当部分を示している。以下本発明を図
面を参照しながら説明する。
実施例を示すスパイラルインダクタ素子の平面図であ
る。図２（ｂ）はＳパラメータの順方向伝送利得Ｓ21の
周波数特性説明図である。図２において、図 と同一符
号は同一または相当部分を示している。以下本発明を図
面を参照しながら説明する。
【００１７】図２（ａ）に示すように、厚さ１５０μm
の半絶縁性ＧａＡｓ基板１の主面上にＳｉＯ（絶縁膜２
ａ）を介して蒸着によりＴｉ／Ａｕ／Ｔｉ（第一配線金
属層３）が形成され、その上にＳｉＮ（絶縁膜２ｂ）を
介してメッキによりＡｕメッキ（第二配線金属層７）が
形成されている。半絶縁性ＧａＡｓ基板１の反対側の主
面上には蒸着によりＡｕ／Ｓｎ（接地金属層８）が形成
されている。ここで、第一配線金属層３と第二配線金属
層７の交差部の形状を変えることにより、例えば第一配
線金属層３において交差部１０のように配線幅を広くす
ると交差部１０の部分の等価容量が増え、上式（１）か
ら、図２（ｂ）に示すように自己共振周波数が低周波側
にシフトし、幅を適当に選ぶことで、自己共振周波数を
高調波帯域（２倍波、３倍波等）に設定することが可能
となり高調波トラップとして有効性を発揮する（図中I
I）。また、所望伝送周波数利得の改善も行える（図中
Ｉ）。なお、第一配線金属層３において交差部の配線幅
を狭くした場合、および第二配線金属層７の交差部の形
状を適当に変えた場合においても、交差部１０の部分の
等価容量を可変でき、上式（１）から自己共振周波数が
シフトし同様の効果が得られる。
の半絶縁性ＧａＡｓ基板１の主面上にＳｉＯ（絶縁膜２
ａ）を介して蒸着によりＴｉ／Ａｕ／Ｔｉ（第一配線金
属層３）が形成され、その上にＳｉＮ（絶縁膜２ｂ）を
介してメッキによりＡｕメッキ（第二配線金属層７）が
形成されている。半絶縁性ＧａＡｓ基板１の反対側の主
面上には蒸着によりＡｕ／Ｓｎ（接地金属層８）が形成
されている。ここで、第一配線金属層３と第二配線金属
層７の交差部の形状を変えることにより、例えば第一配
線金属層３において交差部１０のように配線幅を広くす
ると交差部１０の部分の等価容量が増え、上式（１）か
ら、図２（ｂ）に示すように自己共振周波数が低周波側
にシフトし、幅を適当に選ぶことで、自己共振周波数を
高調波帯域（２倍波、３倍波等）に設定することが可能
となり高調波トラップとして有効性を発揮する（図中I
I）。また、所望伝送周波数利得の改善も行える（図中
Ｉ）。なお、第一配線金属層３において交差部の配線幅
を狭くした場合、および第二配線金属層７の交差部の形
状を適当に変えた場合においても、交差部１０の部分の
等価容量を可変でき、上式（１）から自己共振周波数が
シフトし同様の効果が得られる。
【００１８】（実施例３）図３（ａ）は本発明の第３の
実施例を示すスパイラルインダクタ素子の平面図、図３
（ｂ）は図３（ａ）のＡ−Ａ’における断面図である。
図３（ｃ）はＳパラメータの順方向伝送利得Ｓ21の周波
数特性説明図である。図３において、図４，５と同一符
号は同一または相当部分を示している。以下本発明を図
面を参照しながら説明する。
実施例を示すスパイラルインダクタ素子の平面図、図３
（ｂ）は図３（ａ）のＡ−Ａ’における断面図である。
図３（ｃ）はＳパラメータの順方向伝送利得Ｓ21の周波
数特性説明図である。図３において、図４，５と同一符
号は同一または相当部分を示している。以下本発明を図
面を参照しながら説明する。
【００１９】図３（ａ）、（ｂ）に示すように、厚さ１
５０μmの半絶縁性ＧａＡｓ基板１の主面上にＳｉＯ
（絶縁膜２ａ）を介して蒸着によりＴｉ／Ａｕ／Ｔｉ
（第一配線金属層３）が形成され、その上にＳｉＮ（絶
縁膜２ｂ）を介してメッキによりＡｕメッキ（第二配線
金属層７）が形成され、半絶縁性ＧａＡｓ基板１の反対
側の主面上に蒸着によりＡｕ／Ｓｎ（接地金属層８）が
形成されている。ここで、第一配線金属層３と第二配線
金属層７配線金属層の交差領域９に絶縁膜２ｂと異なる
高抵抗・絶縁性材料１１として、強誘電体、もしくは強
磁性体を用いる。強誘電体を用いる場合、第一配線金属
層３と第二配線金属層７配線金属層の交差部の等価容量
は窒化膜に比べて数十倍に増えるため、上式（１）か
ら、自己共振周波数が約１／５となり図３（ｃ）に示す
ように低周波側にシフトする。強誘電体の材料（誘電率
ε）膜厚を適当に選ぶことにより、自己共振周波数を高
調波帯域（２倍波、３倍波等）に設定することが可能と
なり高調波トラップとして有効性を発揮する（図中I
I）。また、所望伝送周波数利得の改善も行える（図中
Ｉ）。なお、高抵抗・絶縁性材料１１として強磁性体を
用いる場合においても、交差領域９においてインダクタ
ンスが増え、上式（１）から自己共振周波数が低周波側
にシフトし同様の効果が得られる。
５０μmの半絶縁性ＧａＡｓ基板１の主面上にＳｉＯ
（絶縁膜２ａ）を介して蒸着によりＴｉ／Ａｕ／Ｔｉ
（第一配線金属層３）が形成され、その上にＳｉＮ（絶
縁膜２ｂ）を介してメッキによりＡｕメッキ（第二配線
金属層７）が形成され、半絶縁性ＧａＡｓ基板１の反対
側の主面上に蒸着によりＡｕ／Ｓｎ（接地金属層８）が
形成されている。ここで、第一配線金属層３と第二配線
金属層７配線金属層の交差領域９に絶縁膜２ｂと異なる
高抵抗・絶縁性材料１１として、強誘電体、もしくは強
磁性体を用いる。強誘電体を用いる場合、第一配線金属
層３と第二配線金属層７配線金属層の交差部の等価容量
は窒化膜に比べて数十倍に増えるため、上式（１）か
ら、自己共振周波数が約１／５となり図３（ｃ）に示す
ように低周波側にシフトする。強誘電体の材料（誘電率
ε）膜厚を適当に選ぶことにより、自己共振周波数を高
調波帯域（２倍波、３倍波等）に設定することが可能と
なり高調波トラップとして有効性を発揮する（図中I
I）。また、所望伝送周波数利得の改善も行える（図中
Ｉ）。なお、高抵抗・絶縁性材料１１として強磁性体を
用いる場合においても、交差領域９においてインダクタ
ンスが増え、上式（１）から自己共振周波数が低周波側
にシフトし同様の効果が得られる。
【００２０】
【発明の効果】以上のように本発明により次の効果がも
たらされる。 （１）半導体基板と、半導体基板上に形成された第一の
配線金属層と、第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、第一の配線金属層と第二の配線金属
層の交差部を含む層間領域の絶縁膜の厚さが上記層間領
域以外の絶縁膜の厚さと異なる構成とすることにより、
スパイラルインダクタ素子の自己共振周波数を変えて、
所望の伝送周波数利得の低下が避けられるとともに、こ
の自己共振による利得低下を高調波（基本周波数の逓倍
波）のトラップとして使用でき、回路素子として有効な
活用を図ることができる。 （２）半導体基板と、半導体基板上に形成された第一の
配線金属層と、第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、第一の配線金属層と第二の配線金属
層の交差部に、第一の配線金属層、第二の配線金属層の
うち少なくとも一方の形状が上記交差部以外の第一の配
線金属層、第二の配線金属層の形状と異なる配線金属層
を用いる構成とすることにより、スパイラルインダクタ
素子の自己共振周波数を変えて、所望の伝送周波数利得
の低下が避けられるとともに、この自己共振による利得
低下を高調波（基本周波数の逓倍波）のトラップとして
使用でき、回路素子として有効な活用を図ることができ
る。 （３）半導体基板と、半導体基板上に形成された第一の
配線金属層と、第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、第一の配線金属層と第二の配線金属
層の交差部を含む層間領域に、上記絶縁膜と異なる材料
を用いる構成とすることにより、スパイラルインダクタ
素子の自己共振周波数を変えて、所望の伝送周波数利得
の低下が避けられるとともに、この自己共振による利得
低下を高調波（基本周波数の逓倍波）のトラップとして
使用でき，回路素子として有効な活用を図ることができ
る。
たらされる。 （１）半導体基板と、半導体基板上に形成された第一の
配線金属層と、第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、第一の配線金属層と第二の配線金属
層の交差部を含む層間領域の絶縁膜の厚さが上記層間領
域以外の絶縁膜の厚さと異なる構成とすることにより、
スパイラルインダクタ素子の自己共振周波数を変えて、
所望の伝送周波数利得の低下が避けられるとともに、こ
の自己共振による利得低下を高調波（基本周波数の逓倍
波）のトラップとして使用でき、回路素子として有効な
活用を図ることができる。 （２）半導体基板と、半導体基板上に形成された第一の
配線金属層と、第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、第一の配線金属層と第二の配線金属
層の交差部に、第一の配線金属層、第二の配線金属層の
うち少なくとも一方の形状が上記交差部以外の第一の配
線金属層、第二の配線金属層の形状と異なる配線金属層
を用いる構成とすることにより、スパイラルインダクタ
素子の自己共振周波数を変えて、所望の伝送周波数利得
の低下が避けられるとともに、この自己共振による利得
低下を高調波（基本周波数の逓倍波）のトラップとして
使用でき、回路素子として有効な活用を図ることができ
る。 （３）半導体基板と、半導体基板上に形成された第一の
配線金属層と、第一の配線金属層上に絶縁膜を介して形
成された第二の配線金属層とを備えたスパイラルインダ
クタ素子において、第一の配線金属層と第二の配線金属
層の交差部を含む層間領域に、上記絶縁膜と異なる材料
を用いる構成とすることにより、スパイラルインダクタ
素子の自己共振周波数を変えて、所望の伝送周波数利得
の低下が避けられるとともに、この自己共振による利得
低下を高調波（基本周波数の逓倍波）のトラップとして
使用でき，回路素子として有効な活用を図ることができ
る。
【図１】（ａ）は本発明の第１の実施例であるスパイラ
ルインダクタ素子の平面図 （ｂ）は本発明の第１の実施例であるスパイラルインダ
クタ素子の断面図 （ｃ）は本発明の第１の実施例であるスパイラルインダ
クタ素子の伝送利得の周波数特性図
ルインダクタ素子の平面図 （ｂ）は本発明の第１の実施例であるスパイラルインダ
クタ素子の断面図 （ｃ）は本発明の第１の実施例であるスパイラルインダ
クタ素子の伝送利得の周波数特性図
【図２】（ａ）は本発明の第２の実施例であるスパイラ
ルインダクタ素子の平面図 （ｂ）は本発明の第２の実施例であるスパイラルインダ
クタ素子の伝送利得の周波数特性図
ルインダクタ素子の平面図 （ｂ）は本発明の第２の実施例であるスパイラルインダ
クタ素子の伝送利得の周波数特性図
【図３】（ａ）は本発明の第３の実施例であるスパイラ
ルインダクタ素子の平面図 （ｂ）は本発明の第３の実施例であるスパイラルインダ
クタ素子の断面図 （ｃ）は本発明の第３の実施例であるスパイラルインダ
クタ素子の伝送利得の周波数特性図
ルインダクタ素子の平面図 （ｂ）は本発明の第３の実施例であるスパイラルインダ
クタ素子の断面図 （ｃ）は本発明の第３の実施例であるスパイラルインダ
クタ素子の伝送利得の周波数特性図
【図４】従来のスパイラルインダクタ素子の平面図
【図５】従来のスパイラルインダクタ素子の製造工程を
示す断面図
示す断面図
１ 半絶縁性ＧａＡｓ基板 ２ａ 絶縁膜１ ２ｂ 絶縁膜２ ３ 第一配線金属層 ４ コンタクトホール ５ メッキ下地金属層 ６ レジスト ７ 第二配線金属層 ８ 接地金属層 ９ 第一配線金属層３と第二配線金属層７の交差領域 １０ 第一配線金属層３と第二配線金属層７の交差部 １１ 高抵抗・絶縁性材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 昌宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (5)
- 【請求項１】半導体基板と、前記半導体基板上に形成さ
れた第一の配線金属層と、前記第一の配線金属層上に絶
縁膜を介して形成された第二の配線金属層とを備え、前
記第一の配線金属層と前記第二の配線金属層の交差部を
含む層間領域の前記絶縁膜の厚さが前記層間領域以外の
前記絶縁膜の厚さと異なることを特徴とするスパイラル
インダクタ素子。 - 【請求項２】半導体基板と、前記半導体基板上に形成さ
れた第一の配線金属層と、前記第一の配線金属層上に絶
縁膜を介して形成された第二の配線金属層とを備え、前
記第一の配線金属層と前記第二の配線金属層の交差部
に、前記第一の配線金属層、前記第二の配線金属層のう
ち少なくとも一方の形状が前記交差部以外の前記第一の
配線金属層、前記第二の配線金属層の形状と異なる配線
金属層を用いることを特徴とするスパイラルインダクタ
素子。 - 【請求項３】半導体基板と、前記半導体基板上に形成さ
れた第一の配線金属層と、前記第一の配線金属層上に絶
縁膜を介して形成された第二の配線金属層とを備え、前
記第一の配線金属層と前記第二の配線金属層の交差部を
含む層間領域に、前記絶縁膜と異なる材料を用いること
を特徴とするスパイラルインダクタ素子。 - 【請求項４】第一の配線金属層と第二の配線金属層の交
差部を含む層間領域に、強誘電体を用いることを特徴と
する請求項３記載のスパイラルインダクタ素子。 - 【請求項５】第一の配線金属層と前記第二の配線金属層
の交差部を含む層間領域に、強磁性体を用いることを特
徴とする請求項３記載のスパイラルインダクタ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09758693A JP3161147B2 (ja) | 1993-04-23 | 1993-04-23 | スパイラルインダクタ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09758693A JP3161147B2 (ja) | 1993-04-23 | 1993-04-23 | スパイラルインダクタ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310660A true JPH06310660A (ja) | 1994-11-04 |
| JP3161147B2 JP3161147B2 (ja) | 2001-04-25 |
Family
ID=14196348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09758693A Expired - Fee Related JP3161147B2 (ja) | 1993-04-23 | 1993-04-23 | スパイラルインダクタ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161147B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013384A1 (en) * | 1999-08-17 | 2001-02-22 | Niigata Seimitsu Co., Ltd. | Inductor element |
| WO2011004803A1 (ja) * | 2009-07-08 | 2011-01-13 | 株式会社村田製作所 | コイル部品 |
| JP2014222707A (ja) * | 2013-05-13 | 2014-11-27 | 日東電工株式会社 | コイルプリント配線基板、受電モジュール、電池ユニットおよび受電通信モジュール |
| JP5837708B1 (ja) * | 2015-02-09 | 2015-12-24 | アンリツ株式会社 | 高周波用チョークコイルおよびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200491616Y1 (ko) * | 2018-04-26 | 2020-05-11 | 주식회사 바이블코리아 | 결속밴드가 설치된 책 표지 |
-
1993
- 1993-04-23 JP JP09758693A patent/JP3161147B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013384A1 (en) * | 1999-08-17 | 2001-02-22 | Niigata Seimitsu Co., Ltd. | Inductor element |
| US7046113B1 (en) | 1999-08-17 | 2006-05-16 | Niigata Seimitsu Co., Ltd. | Inductor element |
| CN100382208C (zh) * | 1999-08-17 | 2008-04-16 | 新泻精密株式会社 | 电感元件 |
| WO2011004803A1 (ja) * | 2009-07-08 | 2011-01-13 | 株式会社村田製作所 | コイル部品 |
| JP2014222707A (ja) * | 2013-05-13 | 2014-11-27 | 日東電工株式会社 | コイルプリント配線基板、受電モジュール、電池ユニットおよび受電通信モジュール |
| JP5837708B1 (ja) * | 2015-02-09 | 2015-12-24 | アンリツ株式会社 | 高周波用チョークコイルおよびその製造方法 |
| CN105869826A (zh) * | 2015-02-09 | 2016-08-17 | 安立股份有限公司 | 高频用扼流圈及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3161147B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395637B1 (en) | Method for fabricating a inductor of low parasitic resistance and capacitance | |
| US5936298A (en) | Method for realizing magnetic circuits in an integrated circuit | |
| US5576680A (en) | Structure and fabrication process of inductors on semiconductor chip | |
| EP0782190A2 (en) | Semiconductor device comprising an inductor element | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| JPH0582736A (ja) | インダクタ | |
| US6180995B1 (en) | Integrated passive devices with reduced parasitic substrate capacitance | |
| JP2002530884A (ja) | Ｑ値の高い改良されたキャパシタ | |
| US6383889B2 (en) | Semiconductor device having improved parasitic capacitance and mechanical strength | |
| CA2062641A1 (en) | Capacitor element | |
| US8058950B1 (en) | Highly selective passive filters using low-Q planar capacitors and inductors | |
| JPH06310660A (ja) | スパイラルインダクタ素子 | |
| JP3509362B2 (ja) | 半導体装置及びその製造方法 | |
| JP4223562B2 (ja) | 集積化コイルを具えた装置 | |
| JPH08172161A (ja) | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 | |
| JPH08222695A (ja) | インダクタ素子及びその製造方法 | |
| US20020093414A1 (en) | Patterned ground shield for mirror current elimination | |
| JPH0969605A (ja) | 薄膜容量素子およびその製造方法 | |
| JP2003078017A (ja) | 半導体装置 | |
| JPH0636932A (ja) | 集積回路用インダクタ | |
| JPH0774311A (ja) | 半導体アナログ集積回路 | |
| US6580146B2 (en) | Inductive structure integrated on a semiconductor substrate | |
| US20050189611A1 (en) | High frequency passive element | |
| JP2000021635A (ja) | スパイラルインダクタおよびそれを用いた集積回路 | |
| JPH0637255A (ja) | Ｌｃ回路の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |