JPH06308199A - プリント板における論理素子間接続状態の診断方法 - Google Patents

Abstract

(57)【要約】 【目的】 プリント板上の論理素子間接続状態の診断の
容易化。 【構成】 プリント板上の複数の論理素子の各々に、複
数の入力端子及び出力端子、入力若しくは出力端子テス
トモードのいづれかのモードを選択するテストモード選
択手段、テストモード選択手段による入力端子テストモ
ード選択時に複数の入力端子をグループ別に選択する入
力端子セレクタ、出力端子テストモード選択時に複数の
出力端子をグループ別に選択する出力端子セレクタを設
け、先行する論理素子において出力端子テストモード、
後続の論理素子において入力端子テストモードを選択
し、先行する論理素子の出力端子グループからのテスト
信号を後続の論理素子の入力端子グループから読出し、
このテスト信号を所定の期待信号と比較することによっ
て論理素子間の接続状態を診断する方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の論理素子を備え
たプリント板における論理素子間接続状態の診断方法に
関する。

【０００２】

【従来の技術】一般的に、プリント板は組立終了後に、
回路動作を主とした各ブロックのテストによって配線や
ハンダ付け等の組立具合、部品不良の有無、更にはプリ
ント板全体の機能の確認等を検査装置によって行う。し
かしながら、回路が複雑化、大規模化するにつれ、検査
装置やテスト方法、不良プリント板の調査や解析も複雑
化、困難化してきている。このような事情から、検査や
テストの容易化を目的としてＪＴＡＧという民間団体が
バウンダリスキャンの標準化を行いその仕様を体系化し
た。これはＩＥＥＥ１１４９．１標準として知られてい
る。また、特開平０２−１０４３９で示されるように、
複数の論理素子に入力／出力折り返し手段と自己診断手
段及び、論理素子番号、診断ルート番号、自己診断指
定、診断情報入力、出力折返し指定、テストデータを含
む診断情報を設け、論理素子の内部診断、出力折返し診
断を選択的に行なうことを繰り返してプリント板全体の
診断を行なう方法が考え出されている。

【０００３】

【発明が解決しようとする課題】前者のバウンダリスキ
ャンによる場合、各論理素子にテストアクセスポートや
命令レジスタ、その入出力端子に各々専用のシフトレジ
スタ等を備える必要があるため、端子数の多い素子にな
るとそれらのテスト回路のゲート数も増加する。この結
果、内部論理回路が比較的小さい場合にテスト回路のコ
スト比率がかなり高くなるという問題がある。更に、テ
ストデータの入出力が基本的にシリアルであることか
ら、パラレルのデータを用いる場合に比べてテスト時間
に相当の時間を要する。一方、後者の特開平０２−１０
４３９では、基本的に、高機能及び自己診断機能を有す
るＣＰＵ等の論理素子に自己診断機構を内蔵させ、それ
らを搭載したプリント板の診断方式が採用される。故
に、この方式を採用するには、ＣＰＵを必要としないプ
リント板においてもＣＰＵ等の自己診断機能がある論理
素子を搭載しなければならない。また、もしＣＰＵ等を
搭載する場合には、この診断方式を行なうための自己診
断機構を内蔵させる必要があり、汎用のＣＰＵを使用す
ることができない。

【０００４】ところで、テストの結果不良判定されたプ
リント板の不良原因を調べると、大部分がハンダ付け不
良等の組立不具合であり、これをテストできればほとん
ど問題ないことが分かる。このような場合において、上
記のように各論理素子の内部回路まで診断対象とする必
要はない。そこで本発明は、このような従来技術の問題
を克服し、低コストでしかも簡易な論理素子間接続状態
の診断方法を提供するものである。

【０００５】

【課題を解決するための手段】本発明によれば、複数の
論理素子を備えたプリント板における論理素子間の接続
状態を診断する方法が提供される。本発明の診断方法に
おいては、論理素子の各々に、複数の入力端子及び出力
端子、入力端子テストモード若しくは出力端子テストモ
ードのいづれかを選択するテストモード選択手段、該テ
ストモード選択手段による入力端子テストモード選択時
に複数の入力端子をグループ別に選択する入力端子セレ
クタ、該テストモード選択手段による出力端子テストモ
ード選択時に複数の出力端子をグループ別に選択する出
力端子セレクタ、及びテスト信号を発生させるテスト信
号発生部を設け、先行する第１の論理素子において出力
端子テストモードを選択し且つ後続の第２の論理素子に
おいて入力端子テストモードを選択し、出力端子テスト
モードにおいて第１の論理素子のテスト信号発生部から
その第１の論理素子の選択された出力端子グループの出
力端子にテスト信号を発生させた状態で、入力端子テス
トモードにおいて第１の論理素子の選択された出力端子
グループに対応する第２の論理素子の入力端子グループ
の入力端子における信号状態を読み出し、該読み出され
た信号状態をテスト信号と関連する所定の期待信号と比
較することにより、第１の論理素子と第２の論理素子間
の接続状態を診断する方法が提供される。

【０００６】本発明によるテストモード選択手段には、
テストモード端子若しくはテストモードレジスタを使用
することができる。更に、本発明によれば、各論理素子
に設けられた識別子をテストモードレジスタによって正
転若しくは反転させ、この正転若しくは反転動作を読出
すことによって、各論理素子とＣＰＵ間の接続状態を診
断する方法が提供される。

【０００７】

【発明の概要】本発明は、プリント板上の複数の論理素
子間の接続状態を診断する方法に関する。プリント板上
の各論理素子は、複数の入力及び出力端子を備える。こ
れらの論理素子は、自身の入力端子を先行する論理素子
の出力端子に、また、自身の出力端子を後続の論理素子
の入力端子に接続されることにより、プリント板上で所
定の回路を形成している。故に、論理素子間の接続状態
の診断は、端子間の接続状態を診断することによって行
なわれる。診断すべきテストモード、即ち、入力端子若
しくは出力端子は、各論理素子に設けられたテストモー
ド選択手段によって選択される。テストモード選択手段
として、テストモード端子若しくはテストモードレジス
タを使用することができる。

【０００８】更に、各論理素子に複数存在する入力端子
若しくは出力端子の中から、診断すべき個々の端子が端
子セレクタによってグループ別に選択される。入力端子
における端子グループの選択は、入力端子セレクタによ
り、また出力端子における端子グループの選択は、出力
端子セレクタにより行なう。接続状態の診断の際、テス
トモード端子若しくはテストモードレジスタ及び端子セ
レクタにより、先行する論理素子においては出力端子テ
ストモードが選択されると共に出力端子グループが選択
され、後続の論理素子においては入力端子テストモード
が選択されると共に入力端子グループが選択される。こ
のとき、後続の論理素子の入力端子グループは、先行す
る論理素子の出力端子グループと対応するよう選択され
る。このため、先行する論理素子から後続の論理素子間
にテスト信号が連続的に送信され得る。

【０００９】端子テストモード及び端子グループを選択
した後、先行する論理素子の出力端子にテスト信号を発
生させる。テスト信号の発生はテスト信号発生部によ
る。後続の論理素子の入力端子グループは、先行する論
理素子の出力端子グループと対応するよう選択されてい
るため、テスト信号は後続の論理素子の入力端子に現れ
る。入力端子から読み出された信号状態は、テスト信号
と関連する所定の期待信号と比較され、この比較によ
り、ある端子グループ間における接続状態が診断される
ことになる。このような診断を、先行する論理素子の出
力端子グループの数だけ繰り返すことにより、論理素子
間の全ての接続状態が診断されることになる。なお、本
発明では、ＣＰＵと各論理素子間の接続状態を診断する
こともできる。各論理素子はそれぞれに固有の識別子、
即ちＩＤ−ＮＯ．を備えており、ＣＰＵは個々の論理素
子をこれらのＩＤ−ＮＯ．によって識別することができ
る。ＣＰＵと論理素子間の接続状態の診断の際、各論理
素子に設けられたこれらのＩＤ−ＮＯ．がテストモード
レジスタによって正転若しくは反転され、該ＩＤ−Ｎ
Ｏ．における切り換えを読出すことによってそれらの間
の接続状態を診断することができる。

【００１０】

【実施例】図１は、論理素子間の接続状態を診断するた
めの本発明によるテスト回路構成を示したものである。
ゲートアレイ、スタンダードセル、ハイブリッドＩＣ等
のプリント板上の論理素子の各々にこのようなテスト回
路が設けられている。テスト回路には幾つかのテストモ
ードが存在する。基本的には、入力端子テスト、出力端
子テスト、出力端子ハイインピーダンス、リセットの４
種類が含まれる。この他、ＣＰＵインタフェース（以下
「ＣＰＵI/F 」と呼ぶ）４が存在する場合には、そのた
めのテストモードも存在する。尚、出力端子ハイインピ
ーダンス及びリセットについては周知であるため、本発
明では説明しない。各論理素子におけるテストモードの
選択は、ハードテストピンからテストモードを選択する
テストモード端子１、若しくはＣＰＵI/F ４を介してテ
ストモードを選択するテストモードレジスタ２によって
行われる。テストモードレジスタ２はＣＰＵI/F ４を介
して外部から制御することができる。テストモード端子
１若しくはテストモードレジスタ２によって入力端子テ
ストが選択された場合には入力端子７が使用され、一
方、出力端子テストが選択された場合には出力端子１１
が使用される。なお、テスト出力端子１０は、論理素子
の外部端子の数や回路の状況に応じて任意に設けられ
る。

【００１１】各論理素子における入力端子７及び出力端
子１１は複数存在することから、テストモードの選択と
共に診断すべき端子が選択される。端子の選択は、端子
セレクタ８、１３を用いて端子グループを選択すること
によって行われる。入力端子グループを選択するための
入力端子セレクタ８と、出力端子グループを選択するた
めの出力端子セレクタ１３が存在する。なお、端子セレ
クタ８、１３は、テストモード端子１若しくはテストモ
ードレジスタ２に応答して動作するため、端子テストモ
ード及び端子グループの選択は、共に、テストモード端
子１若しくはテストモードレジスタ２によって行われる
ということもできる。図２にテストモード端子１の詳細
を示す。テストモード端子からの設定は、テストモード
端子のＲＳＴをＨｉｇｈ（以下「Ｈ」と略す）→Ｌｏｗ
（以下「Ｌ」と略す）→Ｈとした後か、若しくはテスト
モードレジスタ２の全てのビットをＬとした後に行な
う。

【００１２】入力端子テストモードの選択にはテストモ
ード端子のＴ１〜２、入力端子グループの選択にはＴ３
〜５が用いられる。入力端子テストモードを選択する場
合はＴ１〜２が０１に設定される。Ｔ３〜５の状態はデ
コーダ９で解読され、これに応答して入力端子セレクタ
８によって入力端子グループが選択される。同様に、出
力端子テストモードの選択にはテストモード端子Ｔ１〜
２、出力端子グループの選択にはＴ３〜５が用いられ
る。出力端子テストモードを選択する場合はＴ１〜２が
１０若しくは１１に設定される。Ｔ３〜５の状態はデコ
ーダ１４で解読される。デコーダ１４がイネーブルにな
ると同時にＴ３〜５で端子の状態もデコードされ、これ
に応答して出力端子セレクタ１３によって出力端子グル
ープが選択される。

【００１３】図３はテストモードレジスタ２の詳細を示
したものである。テストモードレジスタ２は、ＣＰＵI/
F ４と共に用いられる。また、ＣＰＵI/F ４が外部のＣ
ＰＵと接続される場合は、最初にＣＰＵI/F のテストが
必要となる。ＣＰＵと論理素子間の接続状態を診断する
際、テストモード端子１のＲＳＴはＨレベルに固定さ
れ、他はＬレベルとされる。接続状態の診断は、この状
態で、ＣＰＵからＩＤ−ＮＯ．３のリードやテストモー
ドレジスタ２等に対してのライト及びリードを行なうこ
とにより、また、テストモードレジスタ２でＩＤ−Ｎ
Ｏ．３の反転を指定した場合はそのリード等を行なうこ
とにより、ＣＰＵI/F ４のテストを行なうことによって
実行される。ＩＤ−ＮＯ．３は、ＣＰＵから各論理素子
を識別するために論理素子毎に設けられている。

【００１４】このように、本実施例において、テストモ
ードレジスタ２は、ＣＰＵと論理素子間の接続状態を診
断するためにも使用されるという点を除いて、その他の
点についてはテストモード端子１とほぼ同様である。テ
ストモードレジスタ２による入力端子テストモードの選
択は、テストモードレジスタ２のＴＭ０をノーマルモー
ドに設定することによって行う。入力端子グループの選
択にはＴＭ２〜４が使用される。このＴＭ２〜４の状態
はデコーダ９で解読され、この結果に応答して入力端子
セレクタ８によって入力端子グループが選択される。出
力端子テストモードの選択は、テストモードレジスタの
ＴＭ０を１に設定することによって行う。入力端子グル
ープの選択と同様、出力端子グループの選択にはＴＭ２
〜４が使用されるが、解読はデコーダ１４によって行わ
れる。このデコーダ１４の結果に応答して出力端子セレ
クタ１３により出力端子グループが選択される。

【００１５】本発明で用いられる各論理回路は、以上の
ような構成を持つテスト回路を備える。これらの各論理
素子は、自身の入力端子を先行する論理素子の出力端子
に、また、自身の出力端子を後続の論理素子の入力端子
に接続されることにより、プリント板上で回路を形成し
ている。従って、このような回路における各論理素子間
の接続状態の診断は、各論理素子の端子間の接続状態、
更に言えば、各端子グループの接続状態を診断すること
によって行われることになる。ある論理素子間の接続状
態を診断する場合、先行する論理素子においては、テス
トモード端子１若しくはテストモードレジスタ２によっ
て、出力端子テストモード及び出力端子グループが選択
され、後続の論理素子においては、入力端子テストモー
ド及び入力端子グループが選択される。この際、後続の
論理素子の入力端子グループは、先行する論理素子の出
力端子グループと対応するよう選択される。

【００１６】テストモード及び端子グループの選択後、
出力端子グループの出力端子にテスト信号を発生させ
る。テスト信号の発生は先行する論理素子の出力テスト
信号発生器１５による。前述のように、後続の論理素子
の入力端子グループは先行する論理素子の出力端子グル
ープと対応するよう選択されているため、このテスト信
号は後続の論理素子の入力端子グループの入力端子に現
れることになる。入力端子に現れた信号状態は、出力端
子にテスト信号を発生させた状態で読み出される。読み
出された信号状態は所定の期待信号と比較される。この
期待信号は、出力テスト信号発生器１５で発生されたテ
スト信号とある所定の関係を満たす信号である。テスト
信号と全く同じである必要はなく、テスト信号との対応
関係さえ明かであればどのようなものでもよい。なお、
期待信号との比較は外部の治具等による読み出しで行う
こともできる。この比較により、ある論理素子グループ
間の接続状態の診断が完了することになる。この比較を
先行する論理素子の出力端子グループの数だけ繰り返す
ことにより、先行する論理素子と後続の論理素子の端子
グループ間の全ての接続状態を診断することができる。

【００１７】図４は、本発明のテスト回路を具備した論
理素子をＡ〜Ｆブロックとし、ＣＰＵ及び周辺回路とと
もにプリント板に搭載した例のブロック図である。この
ような構成の場合、各ブロックのテスト回路を前述の方
法で順次診断するソフトウェアを加えることによって、
自己診断機能を形成することも可能である。この場合の
自己診断は例えば図６及び図７のように行われる。先ず
２１において、ＣＰＵ及び周辺の診断、例えばＩ／Ｏや
周辺デバイスのリードライトテスト等と、その結果記憶
を行なう。２２でその良否判定を行い、もし不良ならば
３７でＮＧ表示または不良箇所の表示を行って自己診断
は終了する。２２での判定が良ならば、２３で先頭
（Ａ）ブロックの指定を行い、２４で該ブロックのＣＰ
ＵI/F テストとその結果記憶を行なう。２５で該テスト
結果の良否判定を行い、２４のテスト結果が良ならば、
２６で先頭（Ａ）ブロックの入力端子テストとその結果
記憶を行なう。もし２４のテスト結果が不良ならば、２
６の処理は行わずに２７に移る。尚、先頭ブロックの入
力端子テストは、該プリント板の入力コネクタに接続さ
れている装置や外部の治具等から出力されたテスト信号
若しくは該プリント板の最終ブロックから出力されたテ
スト信号を外部の治具等若しくは該プリント板の回路を
通して先頭ブロックの入力端子に戻した信号を、該ブロ
ックで読み取ることで行なう。

【００１８】次に、２７で次（Ｂ）ブロックの指定を行
い、２８で該ブロックのＣＰＵI/Fテストとその結果記
憶を行なう。２９では、Ｎ（Ｂ）ブロックのＣＰＵI/F
テストと、その前段のＮ−１（Ａ）ブロックのＣＰＵI/
F テストの良否判定を行い、両方共に良であれば３０に
移る。もし、Ｎ（Ｂ）若しくはＮ−１（Ａ）のいづれか
のブロックのＣＰＵI/F テストの結果が不良ならば、３
０の処理は行わず３１に移る。３０ではＮ−１（Ａ）ブ
ロックの出力端子テストとＮ（Ｂ）ブロックの入力端子
テスト及びその結果記憶を行なう。３１はＮが最終ブロ
ックか否かを判断し、まだ後段に被テストブロックが存
在するならば、２７に戻って次（Ｃ）ブロックの指定を
行い、同様にテストの動作が繰り返し実行される。Ｎが
最終（Ｆ）ブロックに達したならば、図７の３２に移
り、該ブロックのＣＰＵI/F テスト結果の良否判定を行
なう。３２の判定が良ならば３３に移り、最終ブロック
の出力端子テストとその結果記憶を行なう。もし不良な
らば３３の処理は行わずに３４に移る。尚、最終ブロッ
クの出力端子テストは、該ブロックから出力されたテス
ト信号を、該プリント板の出力コネクタに接続されてい
る装置や外部の治具等から読み取るか、若しくは該テス
ト信号を外部の治具あるいは該プリント板の回路を通し
て先頭ブロックの入力端子に戻し、先頭ブロックで読み
取ることによって行なう。

【００１９】これらの各テストは前述の動作で行われ、
テスト結果はメモリ等に記憶している。３４でその記憶
内容を全てチェックし、３５で良否判定を行なう。判定
結果が良であればＯＫ表示を行って自己診断を終了し、
不良ならば３７においてＮＧ表示若しくは不良箇所の表
示を行って自己診断を終了する。各表示はプリント板上
のＬＥＤやプリント板が検査装置に接続されている場合
はその表示装置上に、複写機等に実装されている場合は
そのコントロールパネルや表示装置上に表示する。尚、
この例はＡ〜Ｆブロックの全ての論理素子にＣＰＵI/F
が備えられていると仮定しているが、これを備えていな
い場合には、先に述べたテストモード端子にＣＰＵ若し
くはその周辺回路を接続してテスト動作を行なう。

【００２０】自己診断ソフトウェアを持たない場合は、
検査装置の検査プログラムに従って各ブロックのテスト
回路がコントロールされ、同様のテストが行われる。こ
の場合は各ブロックの間からプローブを立ててテスト信
号を入出力することなく、各ブロック間の接続状態をテ
ストできる。更に、図５は、ＣＰＵを搭載せず本テスト
回路を具備した論理素子を搭載したプリント板のテスト
の例を示すブロック図である。この場合はＡ〜Ｆブロッ
クに対応する各論理素子のテストモード端子（Ｔ．Ｍ．
Ｐ）にプローブを立て、検査装置からそれらのテストモ
ードを設定することにより一連のテストを行なう。この
際、各論理素子のテスト出力端子は通常時の出力端子の
一部と共用するように構成することによって、先頭のＡ
ブロックから集団のＦブロックまでスルーパスを形成す
ることができ、検査装置（ａ点）や任意のブロックから
出力されたテスト信号を検査装置（ｇ点）で受けてテス
トを行なうことも可能となる。従って、このような構成
としたときも、基本的にはｂ〜ｆ点にプローブを立てて
信号を見る必要がない。

【００２１】

【発明の効果】本発明によれば、各ブロックの機能テス
トや複雑なテスト回路に頼らずに、簡易な構成で、各論
理素子間の接続状態、更には、ＣＰＵと論理素子間の接
続状態を診断することができる。従って、本発明によれ
ば、コストの減少及び装置の小規模化が達成される。更
に、テスト信号の発生を論理素子内部で発生させること
により、テストパターンを省略することが可能となる。
この結果、テストを簡易化、高速化することができる。

【図面の簡単な説明】

【図１】図１は本発明によるテスト回路の構成を示す
図。

【図２】テスト回路に設けられたテストモード端子の構
成を示す図。

【図３】テスト回路に設けられたテストモードレジスタ
の構成を示す図。

【図４】本発明によるテスト回路を具備した論理素子を
ＣＰＵ及び周辺回路と共に複数接続した場合のブロック
図。

【図５】図４と同様であるがＣＰＵを搭載しない代替例
を示す図。

【図６】自己診断機能を示す流れ図の前半。

【図７】自己診断機能を示す流れ図の後半。

【符号の説明】

１ テストモード端子 ２ テストモードレジスタ ３ ＩＤ−ＮＯ． ４ ＣＰＵ／ＩＦ ７ 入力端子 ８ 入力端子セレクタ ９ デコーダ １０ テスト出力端子 １１ 出力端子 １２ 出力バッファ １３ 出力端子セレクタ １４ デコーダ １５ 出力テスト信号発生器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の論理素子を備えたプリント板にお
   ける論理素子間の接続状態を診断する方法において、 前記複数の論理素子の各々に、複数の入力端子及び出力
   端子、入力端子テストモード若しくは出力端子テストモ
   ードのいづれかを選択するテストモード選択手段、該テ
   ストモード選択手段による入力端子テストモード選択時
   に前記複数の入力端子をグループ別に選択する入力端子
   セレクタ、該テストモード選択手段による出力端子テス
   トモード選択時に前記複数の出力端子をグループ別に選
   択する出力端子セレクタ、及びテスト信号の発生を行な
   うテスト信号発生部を設け、 先行する第１の論理素子において出力端子テストモード
   を選択し且つ後続の第２の論理素子において入力端子テ
   ストモードを選択し、出力端子テストモードにおいて前
   記第１の論理素子の前記テスト信号発生部からその第１
   の論理素子の選択された出力端子グループの出力端子に
   テスト信号を発生させた状態で、入力端子テストモード
   において前記第１の論理素子の前記選択された出力端子
   グループに対応する前記第２の論理素子の入力端子グル
   ープの入力端子における信号状態を読み出し、該読み出
   された信号状態を前記テスト信号と連関する所定の期待
   信号と比較することにより、前記第１の論理素子と前記
   第２の論理素子間の接続状態を診断することを特徴とす
   る診断方法。
2. 【請求項２】 請求項１記載の診断方法において、前記
   テストモード選択手段がテストモード端子である診断方
   法。
3. 【請求項３】 請求項１記載の診断方法において、前記
   テストモード選択手段がテストモードレジスタである診
   断方法。
4. 【請求項４】 請求項３記載の診断方法において、前記
   論理素子の各々に設けられた識別子を前記テストモード
   レジスタによって正転若しくは反転させ、該正転若しく
   は反転動作を読出すことによって前記論理素子の各々と
   ＣＰＵとの間の接続状態を診断する方法。