JPH06301599A

JPH06301599A - 情報処理装置

Info

Publication number: JPH06301599A
Application number: JP8448593A
Authority: JP
Inventors: Masataka Nakasuji; 正隆中筋
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-04-12
Filing date: 1993-04-12
Publication date: 1994-10-28

Abstract

(57)【要約】【目的】バンクの切目を判断する必要がなく、常に高
速なデータ転送を実現することができる情報処理装置を
提供する。【構成】ＣＰＵ部４は論理アドレスの位置に応じて、
変換装置５へバンクナンバー、バンク切換信号、論理ア
ドレスを出力する。変換装置５はバンクナンバー、バン
ク切換信号、論理アドレスをもとに所定の変換を行な
い、ＲＡＭ６またはＲＯＭ７の絶対アドレスに変換して
ＲＡＭ６またはＲＯＭ７へ出力する。この結果、ＣＰＵ
部４は論理アドレスに対して所望の絶対アドレスの範囲
を指定することができ、バンクの切目判断を行なう必要
がなくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に関し、
特に、所定のアドレス範囲内で複数のデータ記録領域を
管理するバンク方式を用いた情報処理装置に関するもの
である。

【０００２】

【従来の技術】従来、情報処理装置はＣＰＵ（中央演算
処理装置）の主記憶装置のアドレス空間内で管理できる
範囲内でデータの処理を行なっていた。しかし、アプリ
ケーションプログラムの機能が向上するにつれ、プログ
ラム自身の容量が大きくなり、主記憶装置のアドレス空
間だけでは管理できなくなっている。このため、従来の
ハードウエアで容量の大きいアプリケーションプログラ
ムに対応するため、主記憶装置のアドレス空間の所定範
囲に複数の記憶領域を対応させるバンク方式が採用され
ている。

【０００３】以下、従来の情報処理装置に採用されてい
るバンク方式について図面を参照しながら説明する。図
７はバンク方式によるメモリの構成を示す図である。図
７の（ａ）は情報処理装置のＣＰＵの主記憶装置の論理
アドレスに対応するメモリの構成図であり、（ｂ）は情
報処理装置の記憶装置として用いられるＲＯＭ（Ｒｅａ
ｄＯｎｌｙＭｅｍｏｒｙ）の絶対アドレスに対する
メモリの構成図である。

【０００４】図７の（ａ）に示すように、主記憶装置の
アドレス範囲は００００〜７ＦＦＦまでの範囲である。
アドレス００００からアドレス３ＦＦＦまでの範囲は情
報処理装置のＲＡＭ（ＲａｎｄａｍＡｃｃｅｓｓＭ
ｅｍｏｒｙ）に対応しており、領域Ａおよび領域Ｂの２
つの領域に分けられている。アドレス４０００からアド
レス７ＦＦＦまではＲＯＭに対応した領域であり、アド
レス４０００からアドレス５ＦＦＦまでは領域Ｃに対応
し、アドレス６０００からアドレス７ＦＦＦまでは領域
Ｄ〜Ｊに対応している。

【０００５】アドレス００００からアドレス５ＦＦＦま
では１つのアドレスに対してＲＡＭまたはＲＯＭの１つ
のデータ格納領域が対応しており、所望の論理アドレス
を指定することにより、そのアドレスに対応するデータ
領域にデータを書込んだり、または格納されているデー
タを読出したりすることができる。アドレス６０００か
らアドレス７ＦＦＦまでは領域Ｄ〜Ｊが対応しており、
１つの論理アドレスに対して複数のデータ格納領域が対
応している。

【０００６】図７の（ｂ）に示すように、領域Ｃでは図
７の（ａ）の論理アドレス４０００〜５ＦＦＦまでが図
７（ｂ）の絶対アドレス００００〜１ＦＦＦまでに対応
し、領域Ｄ〜Ｊでは図７の（ａ）の論理アドレス６００
０〜７ＦＦＦまでが図７（ｂ）の絶対アドレス２０００
〜ＦＦＦＦまでに対応している。上記の論理アドレスと
絶対アドレスとの変換は装置内部の変換部で行なわれ
る。領域Ｄ〜Ｊは同一の論理アドレスに対応付けられて
おり、一般にバンク領域とよばれる。バンク領域の制御
方法はまず所望のバンクナンバーを選択し、所望のアド
レスをアクセスすることにより、データの書込または読
出が行なわれる。たとえば、領域ＤをＮｏ．１、領域Ｅ
をＮｏ．２、以下同様にナンバーを付与した場合、領域
Ｅ内のデータにアクセスするためには、まずバンクＮ
ｏ．２を選択する。前述の変換部はバンクＮｏ．２が指
定された場合、論理アドレス６０００〜７ＦＦＦを絶対
アドレス４０００〜５ＦＦＦに変換する。この変換によ
り、ＲＯＭ内の領域Ｅは論理アドレス上６０００〜７Ｆ
ＦＦの範囲にあるのと等価の状態となる。したがって、
ＣＰＵが所望のアドレスをアクセスすると領域Ｅ内の所
定のアドレス内に格納されているデータにアクセスする
ことができる。上記のバンク方式により、限られた論理
アドレス空間内に複数の領域を対応させることができ、
仮想的に記憶領域を拡大することができる。

【０００７】

【発明が解決しようとする課題】上記のバンク方式を用
いた従来の情報処理装置では、所望のバンク領域を選択
した後、そのバンク領域の切目を検出して、次のバンク
ナンバーを設定しなければ、次のバンク領域内にあるデ
ータを連続してアクセスすることはできなかった。した
がって、あるバンク領域から次のバンク領域に跨がるよ
うなデータを制御（削除、追加等）する場合、データの
途中にバンク領域の切目があるため、データのアクセス
を行なう度にバンクの切目があるか否かを判断してい
た。この結果、データのアクセスを行なう度にバンクの
切目の判断を行なうため、アクセス時間が非常に長くな
り、データ処理効率が悪いという問題点があった。

【０００８】本発明は上記課題を解決するためのもので
あって、バンク領域の切目を判断する必要がなく、常に
高速なデータ転送を実現することができる情報処理装置
を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の情報処理装置
は、第１アドレス範囲を有する主記録手段を含む演算処
理手段と、第１アドレス範囲以上の第２アドレス範囲を
有する記憶手段と、第１アドレス範囲の中から第３アド
レス範囲を特定する特定手段と、第２アドレス範囲の中
から任意のアドレス範囲を第３アドレス範囲に割付ける
割付手段と、演算処理手段の第３アドレス範囲のデータ
と割付手段により割付けられた記憶手段の任意のアドレ
ス範囲のデータとのデータ転送を行なう転送手段とを含
んでいる。

【００１０】

【作用】本発明の情報処理装置においては、演算処理手
段の主記憶手段の第１アドレス範囲からバンク領域とし
て使用する第３アドレス範囲を特定し、記憶手段の第２
アドレス範囲の中から任意のアドレス範囲を第３アドレ
ス範囲に割付け、演算処理手段と記憶手段とのデータ転
送を行なう。

【００１１】

【実施例】次に、本発明の一実施例である情報処理装置
について図面を参照しながら説明する。図１は本発明の
一実施例である情報処理装置の外観を示す図である。

【００１２】図１において、情報処理装置は表示部１、
入力部２を含む。表示部１はドットマトリックス構成の
液晶表示装置等から構成され、データ、メッセージ、演
算結果等を表示する。入力部２は「カレンダー」キー、
「スケジュール」キー、「計算」キー、「電話」キー、
「メモ」キー２２等のモード設定用のキーや、日本語、
英文字、数字等の各種入力キーが設けられ、使用者は所
定のキーを操作することにより、カレンダー、スケジュ
ール、計算、電話、メモ等の各種機能を実行する。

【００１３】次に、図２に本装置の構成を示すブロック
図を示す。図２において、情報処理装置は、表示部１、
入力部２、表示制御部３、ＣＰＵ部４、変換装置５、Ｒ
ＡＭ６、ＲＯＭ７を含む。ＣＰＵ部４は入力部２、表示
制御部３、変換装置５、ＲＡＭ６、ＲＯＭ７と接続さ
れ、装置全体の入出力の制御および各種演算処理を実行
する。上記処理はＣＰＵ部４に含まれる主記憶装置（図
示省略）に格納されたプログラムおよびデータにより行
なわれる。入力部２は前述の各種キーから構成され、使
用者が所定のキーを入力することにより、動作指令等を
ＣＰＵ部４へ入力する。ＣＰＵ部４は入力部２からの各
種操作指令をもとに、所定の演算処理等を行ない、演算
結果、メッセージ等の表示を行なうための表示データを
表示制御部３へ出力する。表示制御部３は入力された表
示データを表示展開し、所定の画面となるように変換し
た後、表示データを表示部１へ出力する。表示部１は表
示制御部３から入力された表示データをもとに演算結
果、メッセージ等の表示を行なう。ＲＯＭ７にはＣＰＵ
部４で実行する各動作制御および各種データが予め記憶
されている。ＲＡＭ６はＣＰＵ部４が各種プログラムを
実行する場合に一時的にデータ等を記憶する。ＲＡＭ６
およびＲＯＭ７は前述のバンク方式が採用されている。
ＣＰＵ部４は直接アクセスできる領域では直接アドレス
を指定し、バンク領域となっている領域はバンクナンバ
ーおよびアドレスを指定することにより所望のデータを
読出したり、書込んだりすることができる。変換装置５
は前述のバンク方式に対応するため、ＣＰＵ部４から指
定されたバンクナンバーおよびアドレスをもとにＲＡＭ
６またはＲＯＭ７絶対アドレスへ変換してＲＡＭ６また
はＲＯＭ７へアドレス信号を出力する。

【００１４】次に、変換装置５について図面を用いてさ
らに詳細に説明する。図３は変換装置５の構成を示すブ
ロック図である。図４の（ａ）はＣＰＵ部４の主記憶装
置の論理アドレスに対応するＲＡＭ６およびＲＯＭ７の
データを格納する領域の対応を示す図であり、（ｂ）は
ＲＡＭ６の絶対アドレスに対するデータを格納する領域
の対応を示す図であり、（ｃ）はＲＯＭ７の絶対アドレ
スに対するデータが格納されている領域の対応を示す図
である。

【００１５】図３において、図４の（ａ）に示すよう
に、ＣＰＵ部４の論理アドレス００００〜３ＦＦＦまで
は図４の（ｂ）のＲＡＭ６の領域Ａ〜Ｄに対応し、論理
アドレス４０００〜７ＦＦＦまでは図４の（ｃ）のＲＯ
Ｍ７の領域Ｅ〜Ｈに対応している。論理アドレス０００
０〜１ＦＦＦまではＲＡＭ６の領域Ａに対応し、論理ア
ドレス２０００〜３ＦＦＦまでは領域Ｂ〜Ｄが対応して
おり、この領域がバンク領域となる。論理アドレス４０
００〜５ＦＦＦまではＲＯＭ７の領域Ｅに対応し、論理
アドレス６０００〜７ＦＦＦまでは領域Ｆ〜Ｈが対応
し、この領域がバンク領域となっている。

【００１６】以下、上記のデータ構造に対する変換装置
５の動作について説明する。変換装置５は変換部５１、
Ｄフリップフロップ部５２〜５４を含む。ＣＰＵ部４が
領域Ａにアクセスする場合、ＣＰＵ部４は論理アドレス
を変換部５１へ出力する。この場合、ＣＰＵ部４の論理
アドレスとＲＡＭ６の絶対アドレスがそのまま対応して
いるため、変換部５１は入力されたアドレスをそのまま
絶対アドレスとしてＲＡＭ６へ出力する。次に、領域Ｂ
をアクセスする場合、ＣＰＵ部４は所定の論理アドレス
を変換部５１へ出力するとともに、Ｄフリップフロップ
５２のデータ入力端子Ｄへ領域Ｂに対応するバンクナン
バー、クロック入力端子ＣＫへバンク切換信号を入力す
る。Ｄフリップフロップ５２はバンク切換信号に応じて
バンクナンバーの読込を行ない、バンクナンバーを変換
部５１へ出力する。変換部５１はバンクナンバーおよび
論理アドレスをもとに、所定の変換を行なった後、ＲＡ
Ｍ６の絶対アドレスを出力する。ここで、所定の処理と
は、たとえば、領域Ｃのバンクナンバーが２である場
合、入力された論理アドレスに２０００を足して領域Ｃ
の絶対アドレスに対応するように変換している。上記の
ようなバンクナンバーに対応した所定のオフセット値を
論理アドレスに付加することにより、同一の論理アドレ
ス範囲に含まれる複数の領域から所望のデータにアクセ
スすることが可能となる。他のバンク領域に対しても同
様の処理を行ない、論理アドレス６０００〜７ＦＦＦま
での範囲はＤフリップフロップ５３へバンクナンバーお
よびバンク切換信号を入力することにより複数のバンク
領域の中から所望のデータにアクセスすることができ
る。

【００１７】以上の構成により、本装置は、バンクナン
バーに対応した任意のオフセット値を論理アドレスに付
加し絶対アドレスへ変換することにより、複数のバンク
領域の中から所望のデータをアクセスすることが可能と
なる。

【００１８】次に、上記のようなアクセス方法を実現す
る方法についてフローチャートを用いて説明する。図５
は上記のアクセス方式を説明するフローチャートであ
る。本フローチャートに示す各処理はＲＯＭ７に予め格
納されており、必要に応じてＣＰＵ部４が読出すことに
より実行する。図６はフローチャート実行時の表示部１
の表示画面の状態を示す図である。

【００１９】まず、ステップＳ１において、使用者が図
１に示す入力部２の「入」キー２１を操作し電源をオン
した後、「メモ」キー２２を操作しメモの使用モードに
入る。このとき、図１に示す表示部１には図６の（ａ）
に示す画面が表示される。

【００２０】次に、ステップＳ２において、ＣＰＵ部４
は入力部２から入力された情報を読取るキースキャン処
理のサブルーチンを実行する。ここで、使用者は所望の
数値、たとえば１、２、３、４、５、６、７、８、９、
０を順に入力したものとする。

【００２１】次に、ステップＳ３において、ＣＰＵ部４
は入力されたキーが数値キーであるか否かを判断する。
数値キーであればステップＳ４へ移行し、数値キーでな
ければステップＳ８へ移行する。ここでは、ステップＳ
２において数字を入力しているので、数値キーが入力さ
れたと判断してステップＳ４へ移行する。

【００２２】次に、ステップＳ４において、ＣＰＵ部４
は入力データをＣＰＵ部４またはＲＡＭ６内にある入力
バッファ（図示省略）に格納する。

【００２３】次に、ステップＳ５において、ＣＰＵ部４
は入力バッファから表示制御部３へ入力データを転送す
る。

【００２４】次に、ステップＳ６において、表示制御部
３は入力されたデータを表示展開し、表示部１へ出力す
る。

【００２５】次にステップＳ７において、表示部１は図
６の（ｂ）に示すように、入力されたデータを表示画面
に表示する。表示後ステップＳ２へ戻り、キースキャン
処理のサブルーチンを実行する。

【００２６】次に、ステップＳ２において、キースキャ
ン処理が実行されている間、使用者がＲＡＭ６に入力し
たデータを格納するため、「入力」キー２３を操作す
る。ＣＰＵ部４はキースキャン処理により「入力」キー
２３を検出した後ステップＳ３へ移行する。

【００２７】次に、ステップＳ３において、ＣＰＵ部４
は入力されたデータが数値キーであるか否かを判断す
る。ここでは、数値キーではないのでステップＳ８へ移
行する。

【００２８】次に、ステップＳ８において、ＣＰＵ部４
は入力データが「入力」キー２３であるか否かを判断す
る。「入力」キー２３であればステップＳ９へ移行し、
「入力」キー２３でなければステップＳ２へ戻り再びキ
ースキャン処理を実行する。ここでは、「入力」キー２
３が操作されているのでステップＳ９へ移行する。

【００２９】次に、ステップＳ９において、ＣＰＵ部４
はＲＡＭ６のデータ格納開始位置が所定値を越えている
か否かを判断する。データ格納開始位置が所定値を越え
ていればステップＳ１０へ移行し、越えていなければス
テップＳ１２へ移行する。ここでは、データ格納開始位
置として、図４の（ａ）に示す領域ａの先頭位置とし、
所定値として、たとえば、論理アドレス３０００とす
る。この所定値はＣＰＵ部４により任意に設定すること
ができる。この場合、領域ａの先頭位置は論理アドレス
３０００を越えているので、ステップＳ１０へ移行す
る。

【００３０】次に、ステップＳ１０において、ＣＰＵ部
４はバンクナンバーおよびバンク切換信号をＤフリップ
フロップ５２へ出力し、領域ａの先頭の論理アドレスを
変換部５１へ出力する。変換部５１はバンク領域とし
て、図４の（ｂ）に示す領域Ｂから、たとえば、絶対ア
ドレス３０００〜４ＦＦＦまでの領域Ｂ′に切換えバン
ク切換を行なう。この領域Ｂ′のアドレス範囲は、ＣＰ
Ｕ部４により任意に設定することができる。

【００３１】次に、ステップＳ１１において、変換部５
１は論理アドレス２０００〜３ＦＦＦを絶対アドレス３
０００〜４ＦＦＦに対応させるため、データを格納する
アドレスおよびポインタを論理アドレスから絶対アドレ
スへ変換する。

【００３２】次に、ステップＳ１２において、ＣＰＵ部
４は既に入力バッファに格納されている入力データ（１
２３４５６７８９０）を、図４の（ｂ）に示すＲＡＭ６
の領域ａ′の先頭から順に格納させていく。このとき、
入力データが領域ｂ′の範囲まで格納されたとしても、
バンク領域は領域Ｂから領域Ｂ′に切換えられているの
で、データ格納途中の段階でバンクの切換を行なう必要
がなく、また、バンクの終りを判断する処理をデータア
クセスごとに行なう必要もなく、常に高速なデータ転送
を行なうことができる。

【００３３】データ入力後、ステップＳ５へ移行し、デ
ータ入力時と同様にステップＳ５以降の表示処理を行な
い、表示部１の表示画面に図６の（ｃ）に示す画面が表
示される。

【００３４】次に、ＲＯＭ７に新たに追加のＲＯＭを付
加する場合、たとえば、図４の（ｃ）に破線で示す領域
Ｉ〜Ｌを付加する場合について説明する。ＲＯＭ７のプ
ログラム部にプログラム用のデータがすべて格納され空
き領域がない状態とする。この場合、図４の（ａ）に示
す領域Ｅにもすべてデータが格納されているため、新規
に追加したＲＯＭをバンク領域（ここでは論理アドレス
６０００〜７ＦＦＦの領域）としてアクセスするための
プログラムを格納する領域がないため、新たに追加した
ＲＯＭをバンク領域として使用することができない。こ
の問題を解決するため、本装置は新たに追加されたＲＯ
Ｍの領域Ｉを論理アドレス４０００〜５ＦＦＦに対応さ
せ、領域Ｅおよび領域Ｉを新たなバンク領域とし、プロ
グラム格納領域として使用することにより、追加ＲＯＭ
のバンク領域をアクセスすることができる。つまり、本
装置では、変換装置５により、ＲＡＭ６またはＲＯＭ７
の任意の絶対アドレスをＣＰＵ部４の論理アドレスに対
応させることができるので、上記のように、新たなバン
ク領域を追加することも可能となる。図４の（ａ）の領
域Ｅを領域Ｉに切換えるためには、ＣＰＵ部４は論理ア
ドレス４０００〜５ＦＦＦの領域もバンク領域と見な
し、バンクナンバーおよびバンク切換信号をＤフリップ
フロップ５４へ、所望の論理アドレスを変換部５１へ出
力することにより、バンク領域が領域Ｅから領域Ｉに切
換えられる。変換部５１では所定のアドレス変換を行な
い論理アドレスを絶対アドレスに変換してＲＯＭ７へ出
力する。以上の処理により、新たに追加されたＲＯＭの
任意の領域をバンク領域として追加でき、処理データの
拡大に対して容易に対応することが可能となる。

【００３５】

【発明の効果】本発明の情報処理装置においては、転送
手段により記憶手段の任意のアドレス範囲を演算処理手
段の主記憶手段の所定のアドレス範囲に対応させること
ができるので、記憶手段のアドレス範囲の先頭部からデ
ータをアクセスすることができ、バンクの切目を意識し
て判断する必要がなく、常に高速なデータ転送を実現す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の情報処理装置の外観図であ
る。

【図２】本発明の一実施例の情報処理装置の構成を示す
ブロック図である。

【図３】本発明の一実施例の情報処理装置の変換装置の
詳細を示すブロック図である。

【図４】本発明の一実施例の情報処理装置のデータを記
憶する領域の構成を示す図である。

【図５】本発明の一実施例の情報処理装置のアクセス方
法を説明するフローチャートである。

【図６】本発明の一実施例の情報処理装置の表示画面を
示す図である。

【図７】従来の情報処理装置のデータを記憶する領域の
構成を示す図である。

【符号の説明】

１表示部２入力部３表示制御部４ＣＰＵ部５変換装置６ＲＡＭ７ＲＯＭ

Claims

【特許請求の範囲】

【請求項１】第１アドレス範囲を有する主記憶手段を
含む演算処理手段と、前記第１アドレス範囲以上の第２アドレス範囲を有する
記憶手段と、前記第１アドレス範囲の中から第３アドレス範囲を特定
する特定手段と、前記第２アドレス範囲の中から任意のアドレス範囲を前
記第３アドレス範囲に割付ける割付手段と、前記演算処理手段の第３アドレス範囲のデータと前記割
付手段により割付けられた前記記憶手段の任意のアドレ
スのデータとのデータ転送を行なう転送手段とを含む情
報処理装置。