JPH0630059B2 - シヤド−メモリ方式 - Google Patents
シヤド−メモリ方式Info
- Publication number
- JPH0630059B2 JPH0630059B2 JP61242104A JP24210486A JPH0630059B2 JP H0630059 B2 JPH0630059 B2 JP H0630059B2 JP 61242104 A JP61242104 A JP 61242104A JP 24210486 A JP24210486 A JP 24210486A JP H0630059 B2 JPH0630059 B2 JP H0630059B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- shadow
- firmware
- shadow memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置のシャドーメモリ方式に関する。
従来シャドーメモリ方式とは，メモリのある部分をフラ
グによりメモリ空間とシャドーメモリ空間に分け，通
常，システム立上げやシステム固有にコントロールを行
う場合，シャドーメモリに格納されているシャドウプロ
グラムにより行ってている。シャドープログラムのスタ
ート時，シャドーモードに切替えてシャドープログラム
を実行し，終了時，シャドーモードからノーマルモード
に切替え，通常はシャドーメモリはアクセス出来ないよ
うになっている。
グによりメモリ空間とシャドーメモリ空間に分け，通
常，システム立上げやシステム固有にコントロールを行
う場合，シャドーメモリに格納されているシャドウプロ
グラムにより行ってている。シャドープログラムのスタ
ート時，シャドーモードに切替えてシャドープログラム
を実行し，終了時，シャドーモードからノーマルモード
に切替え，通常はシャドーメモリはアクセス出来ないよ
うになっている。
〔発明が解決しようとする問題点〕 中央処理装置（以下CPUという）のファームウェアがリ
ードオンメモリ（以下ROMという）内部やLSIで構成され
た実行ユニット内部に格納されている場合，ファームウ
ェアのバグあるいは仕様変更などの場合にファームウェ
アを変更することは容易ではない。その場合，ROMの書
き直しなどで対処するが，実行ユニット内部のものはソ
フト側にて回避する場合が多い。しかし従来のシャドー
メモリ方式でこういったファームウェアの変更を行う事
は出来なかった。
ードオンメモリ（以下ROMという）内部やLSIで構成され
た実行ユニット内部に格納されている場合，ファームウ
ェアのバグあるいは仕様変更などの場合にファームウェ
アを変更することは容易ではない。その場合，ROMの書
き直しなどで対処するが，実行ユニット内部のものはソ
フト側にて回避する場合が多い。しかし従来のシャドー
メモリ方式でこういったファームウェアの変更を行う事
は出来なかった。
したがって本発明の目的はファームウェアの変更を容易
に行うことができるシャドーメモリ方式を得ようとする
ものである。
に行うことができるシャドーメモリ方式を得ようとする
ものである。
本発明のシャドウメモリ方式は，シャドウメモリに格納
されたシャドープログラムに中央処理装置のファームウ
ェアの命令の一部をファームウェアに代って実行するよ
うにしたものである。
されたシャドープログラムに中央処理装置のファームウ
ェアの命令の一部をファームウェアに代って実行するよ
うにしたものである。
すなわち，本発明によれば，ファームウェアで制御され
る中央処理装置において，少なくともRAMを有し，通常
のソフト命令以外に前記中央処理装置内部資源を制御で
きる特別命令を使用し，前記RAMにソフト命令やファー
ムウェアの各処理ルーチンに対応したソフトフラグを有
し，且つあらかじめバグの見付かった命令の機能をシュ
ミレートするプログラムを準備してあるシャドーメモリ
と，前記RAM内のソフトフラグを前記ファームウェアで
チェックする手段と，シャドーモードとノーモールモー
ド切換える手段と，前記シャドーメモリに前記中央処理
装置の内部レジスタ類をセーブしリストアする手段とを
備え，前記ファームウェアにバグが見付けられたときは
前記ソフトフラグをオンにして該ソフトフラグに対応し
た命令を前記シャドーメモリに準備したシャドープログ
ラムでシュミレートするようにしたシャドーメモリ方式
が得られる。
る中央処理装置において，少なくともRAMを有し，通常
のソフト命令以外に前記中央処理装置内部資源を制御で
きる特別命令を使用し，前記RAMにソフト命令やファー
ムウェアの各処理ルーチンに対応したソフトフラグを有
し，且つあらかじめバグの見付かった命令の機能をシュ
ミレートするプログラムを準備してあるシャドーメモリ
と，前記RAM内のソフトフラグを前記ファームウェアで
チェックする手段と，シャドーモードとノーモールモー
ド切換える手段と，前記シャドーメモリに前記中央処理
装置の内部レジスタ類をセーブしリストアする手段とを
備え，前記ファームウェアにバグが見付けられたときは
前記ソフトフラグをオンにして該ソフトフラグに対応し
た命令を前記シャドーメモリに準備したシャドープログ
ラムでシュミレートするようにしたシャドーメモリ方式
が得られる。
次に本発明につき図面を参照して説明する。
第１図は本発明の一実施例の構成を示す図である。第１
図において，実行ユニット１１はLSIから成っており，
内部にファームウェア１２を有している。このファーム
ウェア１２中にはレジスタなどのセーブ及びロード用の
プログラムも用意されて入る。シャドーメモリ１３はRO
M１４及びランダムアクセスメモリ(RAM)１５から成り，
通常のソフト命令以外に中央処理装置内部資源を制御で
きる特別命令、例えばユーザには開放されていない命令
でＣＰＵ内部のレジスタ値やシャドウメモリ１３を操作
する特別の命令、を使用できるようにしてあり，ソフト
命令やファームウェアの各処理ルーチン対応ソフトフラ
グ１６をRAM１５に含み，且つあらかじめバグの見付か
った命令をシュミレートするプログラムを準備してい
る。なおソフトフラグ１６は命令ごとに設けられてお
り、これをオンすることにより対応する命令にバグがあ
ることを示すことができる。このソフトフラグ１６の設
定は、初期設定時もしくは命令実行前に予めフロッピー
ディスクなどのメモリ（図示せず）に記憶しておいた設
定値を読み出すことによって行われる。１７はシャドー
モードフラグである。
図において，実行ユニット１１はLSIから成っており，
内部にファームウェア１２を有している。このファーム
ウェア１２中にはレジスタなどのセーブ及びロード用の
プログラムも用意されて入る。シャドーメモリ１３はRO
M１４及びランダムアクセスメモリ(RAM)１５から成り，
通常のソフト命令以外に中央処理装置内部資源を制御で
きる特別命令、例えばユーザには開放されていない命令
でＣＰＵ内部のレジスタ値やシャドウメモリ１３を操作
する特別の命令、を使用できるようにしてあり，ソフト
命令やファームウェアの各処理ルーチン対応ソフトフラ
グ１６をRAM１５に含み，且つあらかじめバグの見付か
った命令をシュミレートするプログラムを準備してい
る。なおソフトフラグ１６は命令ごとに設けられてお
り、これをオンすることにより対応する命令にバグがあ
ることを示すことができる。このソフトフラグ１６の設
定は、初期設定時もしくは命令実行前に予めフロッピー
ディスクなどのメモリ（図示せず）に記憶しておいた設
定値を読み出すことによって行われる。１７はシャドー
モードフラグである。
第２図は上記実施例の動作流れ図である。この第２図の
フラグチェック(22)というのは，CPUの各命令に対応し
たCPU内部のソフトフラグのチェックである。もし，フ
ァームウェアにバグが発見され，ある命令が誤動作する
場合に，その命令の実行をCPU内部のファームウェアで
実行しないようにし，シャドープログラムにてシミュレ
ートさせる。その時の切替えのソフトフラグをチェック
している。
フラグチェック(22)というのは，CPUの各命令に対応し
たCPU内部のソフトフラグのチェックである。もし，フ
ァームウェアにバグが発見され，ある命令が誤動作する
場合に，その命令の実行をCPU内部のファームウェアで
実行しないようにし，シャドープログラムにてシミュレ
ートさせる。その時の切替えのソフトフラグをチェック
している。
通常は，そのソフトフラグはオフになっている為，命令
フェッチをし(21)，その命令を実行し(23)，終了後，次
の命令をフェッチし，その命令を実行する。以下この繰
り返しとなっている。しかしある命令にバグが発見され
た場合，シャドウメモリ１３内のＲＡＭ１５の中のその
命令に対応するソフトフラグ１６を、予め前述のメモリ
に記憶しておいた設定値に読み出してオンに設定する。
そうすると，その命令をフェッチし，実行しようとする
フラグがオンになっている為，シャドーインタフェース
ルーチン(24)へエントリーする。
フェッチをし(21)，その命令を実行し(23)，終了後，次
の命令をフェッチし，その命令を実行する。以下この繰
り返しとなっている。しかしある命令にバグが発見され
た場合，シャドウメモリ１３内のＲＡＭ１５の中のその
命令に対応するソフトフラグ１６を、予め前述のメモリ
に記憶しておいた設定値に読み出してオンに設定する。
そうすると，その命令をフェッチし，実行しようとする
フラグがオンになっている為，シャドーインタフェース
ルーチン(24)へエントリーする。
このルーチンでは，シャドーモードにし(25)，シャドー
メモリをアクセス可能とする。そして，ファームウェア
１２中に設けられっているセーブ・ロード用プログラム
を用いて、シャドーメモリへすべてのCPUレジスタ類を
セーブし(26)，シャドープログラムを実行する。シャド
ープログラムには，先に述べたようにあらかじめバグが
見つかった命令の機能をシミュレートするプログラムを
準備してあるので，そのシミュレートプログラムによっ
て前述の命令をシミュレートする(27)。このシミュレー
トプログラムは，通常のソフト命令以外に，先に説明し
たCPU内部資源を制御出来る特別命令を使用している。
また，特にソフトビジブルなレジスタ類の変更は，シャ
ドーメモリ内にセーブされたレジスタ値を変更すること
になる。
メモリをアクセス可能とする。そして，ファームウェア
１２中に設けられっているセーブ・ロード用プログラム
を用いて、シャドーメモリへすべてのCPUレジスタ類を
セーブし(26)，シャドープログラムを実行する。シャド
ープログラムには，先に述べたようにあらかじめバグが
見つかった命令の機能をシミュレートするプログラムを
準備してあるので，そのシミュレートプログラムによっ
て前述の命令をシミュレートする(27)。このシミュレー
トプログラムは，通常のソフト命令以外に，先に説明し
たCPU内部資源を制御出来る特別命令を使用している。
また，特にソフトビジブルなレジスタ類の変更は，シャ
ドーメモリ内にセーブされたレジスタ値を変更すること
になる。
シミュレートプログラム終了時，前述の特別の命令によ
り，シャドープログラム実行(27)の実行が終了すると、
レジスタ類セーブ(26)で、さきにＲＡＭ１５にセーブし
ていた内容を、ファームウェア１２中に設けられている
セーブ・ロード用プログラムを用いて、実行ユニット(1
1)にリストアし(28)、シャドーモードをリセットし(2
9)、命令の実行を終了する。
り，シャドープログラム実行(27)の実行が終了すると、
レジスタ類セーブ(26)で、さきにＲＡＭ１５にセーブし
ていた内容を、ファームウェア１２中に設けられている
セーブ・ロード用プログラムを用いて、実行ユニット(1
1)にリストアし(28)、シャドーモードをリセットし(2
9)、命令の実行を終了する。
その後，次の命令をフェッチし，その命令を実行すると
いう通常モードになる。
いう通常モードになる。
以上説明したように本発明は、CPU内部に各命令に対応
したフラグを設け，シャドーメモリにCPU内部のコンテ
クスト（レジスタ類）をセーブ／リストアできる手段
と、CPU内部資源をアクセスできる特別命令とにより，
命令の機能をシャドープログラムにてシミュレートする
ことにより，ファームウェアのバグ修正あるいは命令の
機能アップなどによる仕様変更に対応できる効果があ
る。
したフラグを設け，シャドーメモリにCPU内部のコンテ
クスト（レジスタ類）をセーブ／リストアできる手段
と、CPU内部資源をアクセスできる特別命令とにより，
命令の機能をシャドープログラムにてシミュレートする
ことにより，ファームウェアのバグ修正あるいは命令の
機能アップなどによる仕様変更に対応できる効果があ
る。
【図面の簡単な説明】 第１図は本発明の一実施例の構成を示す図，第２図はシ
ャドープログラムを実行するまでの流れ図である。 記号の説明：１１は実行ユニット，１２はファームウェ
ア，１３はシャドーメモリ，１４はROM，１５はRAM，１
６はソフトフラグ，１７はシャドーモードフラグであ
る。
ャドープログラムを実行するまでの流れ図である。 記号の説明：１１は実行ユニット，１２はファームウェ
ア，１３はシャドーメモリ，１４はROM，１５はRAM，１
６はソフトフラグ，１７はシャドーモードフラグであ
る。
Claims (1)
- 【請求項１】ファームウェアで制御される中央処理装置
において，少なくともRAMを有し，通常の命令以外に前
記中央処理装置内部資源を制御できる特別命令を使用
し，前記RAMに命令やファームウェアの各処理ルーチン
に対応したソフトフラグを有し，且つあらかじめバグの
見付かった命令の機能をシュミレートするプログラムを
準備してあるシャドーメモリと，前記RAM内のソフトフ
ラグを前記ファームウェアでチェックする機能と，シャ
ドーメモリとノーマルモードを切換える手段と，前記シ
ャドーメモリに前記中央処理装置の内部レジスタ類をセ
ーブしリストアする手段とを備え，前記ファームウェア
にバグが見付けられたときは前記ソフトフラグをオンに
して該ソフトフラグに対応した命令を前記シャドーメモ
リに準備したシャドープログラムでシュミレートするよ
うにしたシャドーメモリ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242104A JPH0630059B2 (ja) | 1986-10-14 | 1986-10-14 | シヤド−メモリ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242104A JPH0630059B2 (ja) | 1986-10-14 | 1986-10-14 | シヤド−メモリ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398034A JPS6398034A (ja) | 1988-04-28 |
| JPH0630059B2 true JPH0630059B2 (ja) | 1994-04-20 |
Family
ID=17084357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61242104A Expired - Lifetime JPH0630059B2 (ja) | 1986-10-14 | 1986-10-14 | シヤド−メモリ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630059B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241104A (ja) * | 1985-04-18 | 1986-10-27 | 株式会社ノリタケカンパニーリミテド | 押出機または混練機のスクリユ− |
-
1986
- 1986-10-14 JP JP61242104A patent/JPH0630059B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398034A (ja) | 1988-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630059B2 (ja) | シヤド−メモリ方式 | |
| JPS62249231A (ja) | マイクロプログラム制御処理方式 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPH0443301B2 (ja) | ||
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPH03103924A (ja) | データ処理装置 | |
| KR100415742B1 (ko) | 프로세서에서 소프트웨어의 제어를 받는 예외 처리 흐름용장치 및 그 동작 방법 | |
| JPS63140362A (ja) | マルチｃｐｕシステムのシステムプログラムロ−デイング方法 | |
| JPH0587856B2 (ja) | ||
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPH07210403A (ja) | タスク切換システム | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPH02231634A (ja) | ソフトウェア互換性維持方法 | |
| JPS61166630A (ja) | マイクロプログラム制御方式 | |
| JPH0546444A (ja) | ログ機能付きデバツカ | |
| JPH05108506A (ja) | ドライバ自動修復装置 | |
| JPH01124041A (ja) | 情報処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS6048559A (ja) | 初期プログラムロ−デイング処理装置 | |
| JPH02304634A (ja) | プロセッサシステム | |
| JPH08185341A (ja) | Ｃｐｕシミュレータ | |
| JPH05181670A (ja) | マイクロプログラム方式計算機 | |
| JPS584455A (ja) | デ−タ処理システム |