JPH0629957A - 回線エラーレート検出回路 - Google Patents
回線エラーレート検出回路Info
- Publication number
- JPH0629957A JPH0629957A JP18272392A JP18272392A JPH0629957A JP H0629957 A JPH0629957 A JP H0629957A JP 18272392 A JP18272392 A JP 18272392A JP 18272392 A JP18272392 A JP 18272392A JP H0629957 A JPH0629957 A JP H0629957A
- Authority
- JP
- Japan
- Prior art keywords
- error
- error rate
- circuit
- line
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】本発明はディジタル回線のエラーレートを検出
する回線エラーレート検出回路に関し、エラー検出信号
が、複数の監視時間パルスのどの位置で発生したかを判
定することにより、回線のエラーレートを検出できる回
線エラーレート検出回路を実現することを目的とする。 【構成】入力するエラーパルスＥＰを計数し、所定の計
数値に達したときエラー検出信号を出力するエラーパル
ス計数手段１０と、エラーパルス計数手段１０の出力す
るエラー検出信号に所定の段数の保護をかけて出力する
保護手段２０と、回線エラーレートに対応する複数の監
視時間パルスｔ１〜ｔｎを発生する監視時間発生手段３
０と、保護手段２０の出力が監視時間発生手段３０の発
生する複数の監視時間パルスｔ１〜ｔｎのどの領域で発
生したかを判定するエラー検出タイミング判定手段４０
を備え構成する。
する回線エラーレート検出回路に関し、エラー検出信号
が、複数の監視時間パルスのどの位置で発生したかを判
定することにより、回線のエラーレートを検出できる回
線エラーレート検出回路を実現することを目的とする。 【構成】入力するエラーパルスＥＰを計数し、所定の計
数値に達したときエラー検出信号を出力するエラーパル
ス計数手段１０と、エラーパルス計数手段１０の出力す
るエラー検出信号に所定の段数の保護をかけて出力する
保護手段２０と、回線エラーレートに対応する複数の監
視時間パルスｔ１〜ｔｎを発生する監視時間発生手段３
０と、保護手段２０の出力が監視時間発生手段３０の発
生する複数の監視時間パルスｔ１〜ｔｎのどの領域で発
生したかを判定するエラー検出タイミング判定手段４０
を備え構成する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル回線のエラー
レートを検出する回線エラーレート検出回路に関する。
レートを検出する回線エラーレート検出回路に関する。
【０００２】近年、ディジタル通信の伝送路として光フ
ァイバが使用されるようになってきており、加えて光技
術の進展により、ディジタル回線のエラーレートは低く
なってきている。
ァイバが使用されるようになってきており、加えて光技
術の進展により、ディジタル回線のエラーレートは低く
なってきている。
【０００３】このような、ディジタル回線はデータ伝送
にも使用されており、アナログの音声信号の伝送に比較
して、データ伝送では低いエラーレートの回線が要求さ
れている。
にも使用されており、アナログの音声信号の伝送に比較
して、データ伝送では低いエラーレートの回線が要求さ
れている。
【０００４】エラーレートの監視は、一定の時間内に発
生するエラーパルスの数を、その時間内に伝送したデー
タ量で除算することにより求めるが、エラーレートが低
くなると、監視時間として長い時間、例えば、１０-9の
エラーレートを検出するためには、１０００秒程度の時
間が必要となる。
生するエラーパルスの数を、その時間内に伝送したデー
タ量で除算することにより求めるが、エラーレートが低
くなると、監視時間として長い時間、例えば、１０-9の
エラーレートを検出するためには、１０００秒程度の時
間が必要となる。
【０００５】このような、ディジタル回線の信頼性を維
持するためには、回線のエラーレートを常時監視し、基
準のエラーレートを超えた場合には、回線切替等の処置
をとることが必要であり、エラーレートの常時検出とそ
のエラーレート検出を最小限の時間で行うことが要求さ
れている。
持するためには、回線のエラーレートを常時監視し、基
準のエラーレートを超えた場合には、回線切替等の処置
をとることが必要であり、エラーレートの常時検出とそ
のエラーレート検出を最小限の時間で行うことが要求さ
れている。
【０００６】
【従来の技術】図５は従来例を説明するブロック図を示
す。図中の１７はエラーパルスカウンタ、２１は２段の
保護動作を行う保護回路、３３はエラーレートが基準の
値を超えたことを判定するための基準となるタイマパル
スｔ１〜ｔｎを発生するタイマ発生回路、６１はタイマ
発生回路３３の出力の中の１つを選択するセレクタであ
る。
す。図中の１７はエラーパルスカウンタ、２１は２段の
保護動作を行う保護回路、３３はエラーレートが基準の
値を超えたことを判定するための基準となるタイマパル
スｔ１〜ｔｎを発生するタイマ発生回路、６１はタイマ
発生回路３３の出力の中の１つを選択するセレクタであ
る。
【０００７】例えば、回線の伝送速度を１５Ｍｂｐｓと
し、エラーレート１０-6を検出するには、エラーパルス
を１Ｓｅｃカウントすると、１Ｓｅｃ間で伝送するデー
タ量は１５×１０6 であるので、その間のエラーパルス
のカウント値が「１５」であれば、回線のエラーレート
は１５／（１５×１０6 ）で１０-6となる。
し、エラーレート１０-6を検出するには、エラーパルス
を１Ｓｅｃカウントすると、１Ｓｅｃ間で伝送するデー
タ量は１５×１０6 であるので、その間のエラーパルス
のカウント値が「１５」であれば、回線のエラーレート
は１５／（１５×１０6 ）で１０-6となる。
【０００８】そこで、タイマ発生回路３３は、例えば、
０．０１、０．１、１、１０、１００、１０００Ｓｅｃ
等のタイマパルスを発生しており、この例ではセレクタ
６１では１Ｓｅｃパルスを選択する。
０．０１、０．１、１、１０、１００、１０００Ｓｅｃ
等のタイマパルスを発生しており、この例ではセレクタ
６１では１Ｓｅｃパルスを選択する。
【０００９】エラーパルスカウンタ１７は１Ｓｅｃ単位
でエラーパルスＥＰを計数し、「１５」カウントに達し
たとき、エラー検出信号を出力し保護回路２１に書き込
む。次いで、次の１Ｓｅｃ間のエラーパルスＥＰの計数
を行い、「１５」カウントに達したとき、エラー検出信
号を出力し保護回路２１に書き込む。ここで保護回路２
１の保護段数は２段であるので、２回連続してエラー検
出信号が書き込まれたとき、エラーレートが１０-6を超
えたと判断して、アラーム信号ＡＬＭを出力する。
でエラーパルスＥＰを計数し、「１５」カウントに達し
たとき、エラー検出信号を出力し保護回路２１に書き込
む。次いで、次の１Ｓｅｃ間のエラーパルスＥＰの計数
を行い、「１５」カウントに達したとき、エラー検出信
号を出力し保護回路２１に書き込む。ここで保護回路２
１の保護段数は２段であるので、２回連続してエラー検
出信号が書き込まれたとき、エラーレートが１０-6を超
えたと判断して、アラーム信号ＡＬＭを出力する。
【００１０】
【発明が解決しようとする課題】上述の従来例では、監
視する回線の基準のエラーレートを決めておき、エラー
レートがその値以上になったときにアラーム信号ＡＬＭ
を出力している。
視する回線の基準のエラーレートを決めておき、エラー
レートがその値以上になったときにアラーム信号ＡＬＭ
を出力している。
【００１１】したがって、エラーレートが設定した基準
値以上に悪化したときのみアラーム信号ＡＬＭが発生し
ており、運用中の回線の実際のエラーレートを監視する
ことはできなかった。
値以上に悪化したときのみアラーム信号ＡＬＭが発生し
ており、運用中の回線の実際のエラーレートを監視する
ことはできなかった。
【００１２】例えば、エラーレート１０-6に設定して監
視すると、１０-7以下のエラーレートでエラーパルスＥ
Ｐが間歇的に発生しても、そのエラーの発生を検出する
ことはできない。
視すると、１０-7以下のエラーレートでエラーパルスＥ
Ｐが間歇的に発生しても、そのエラーの発生を検出する
ことはできない。
【００１３】本発明はエラー検出信号が、複数の監視時
間パルスのどの位置で発生したかを判定することによ
り、回線のエラーレートを検出するとともに、且つその
エラーレートの検出を最短の時間で行うことのできる回
線エラーレート検出回路を実現しようとする。
間パルスのどの位置で発生したかを判定することによ
り、回線のエラーレートを検出するとともに、且つその
エラーレートの検出を最短の時間で行うことのできる回
線エラーレート検出回路を実現しようとする。
【００１４】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図の１００は回線エラーレー
ト検出回路であり、１０は入力するエラーパルスＥＰを
計数し、計数値が所定の計数値に達したときエラー検出
信号を出力するエラーパルス計数手段であり、２０はエ
ラーパルス計数手段１０の出力するエラー検出信号に所
定の段数の保護をかけて出力する保護手段であり、３０
は回線エラーレートに対応する複数の監視時間パルスｔ
１〜ｔｎを発生する監視時間発生手段である。
明するブロック図である。図の１００は回線エラーレー
ト検出回路であり、１０は入力するエラーパルスＥＰを
計数し、計数値が所定の計数値に達したときエラー検出
信号を出力するエラーパルス計数手段であり、２０はエ
ラーパルス計数手段１０の出力するエラー検出信号に所
定の段数の保護をかけて出力する保護手段であり、３０
は回線エラーレートに対応する複数の監視時間パルスｔ
１〜ｔｎを発生する監視時間発生手段である。
【００１５】また、４０は保護手段２０の出力が監視時
間発生手段３０の発生する複数の監視時間パルスｔ１〜
ｔｎのどの領域で発生したかを判定するエラー検出タイ
ミング判定手段であり、エラーパルス計数手段１０で入
力するエラーパルスＥＰを計数し、その計数値が所定の
計数値に達したときエラー検出信号を保護手段２０で所
定の段数の保護をかけて出力した信号が、監視時間発生
手段３０の発生する複数の監視時間パルスｔ１〜ｔｎの
どの領域で発生したかを判定することで回線エラーレー
トＥＲ１〜ＥＲｎを検出する。
間発生手段３０の発生する複数の監視時間パルスｔ１〜
ｔｎのどの領域で発生したかを判定するエラー検出タイ
ミング判定手段であり、エラーパルス計数手段１０で入
力するエラーパルスＥＰを計数し、その計数値が所定の
計数値に達したときエラー検出信号を保護手段２０で所
定の段数の保護をかけて出力した信号が、監視時間発生
手段３０の発生する複数の監視時間パルスｔ１〜ｔｎの
どの領域で発生したかを判定することで回線エラーレー
トＥＲ１〜ＥＲｎを検出する。
【００１６】
【作用】例えば、ディジタル回線の品質を検出するため
に、パリティチェック等のエラー検出を行い、その結果
エラーが検出されるとエラーパルスＥＰとして出力され
る。
に、パリティチェック等のエラー検出を行い、その結果
エラーが検出されるとエラーパルスＥＰとして出力され
る。
【００１７】エラーパルス計数手段１０では、このエラ
ーパルスＥＰの数を計数し、所定の計数数、例えば、
「１５」カウントに達したときエラー検出信号を発生
し、保護手段２０に書き込む。
ーパルスＥＰの数を計数し、所定の計数数、例えば、
「１５」カウントに達したときエラー検出信号を発生
し、保護手段２０に書き込む。
【００１８】このような回線エラーは間歇的に発生する
場合が多いので、複数回連続して、エラー検出信号が出
力された場合をエラー検出としている。例えば、保護段
数を２段とすると、先ず、１回目にエラー検出信号が出
力され保護手段２０に書き込んだ状態で、連続して２回
目のエラー検出信号の書き込みを行うと、保護手段２０
からエラー検出信号が出力される。
場合が多いので、複数回連続して、エラー検出信号が出
力された場合をエラー検出としている。例えば、保護段
数を２段とすると、先ず、１回目にエラー検出信号が出
力され保護手段２０に書き込んだ状態で、連続して２回
目のエラー検出信号の書き込みを行うと、保護手段２０
からエラー検出信号が出力される。
【００１９】この保護手段２０から出力されるエラー検
出信号のタイミングが複数の監視時間パルスｔ１〜ｔｎ
の中のどの領域で発生したかを判定することで回線エラ
ーレートＥＲ１〜ＥＲｎを検出することができる。
出信号のタイミングが複数の監視時間パルスｔ１〜ｔｎ
の中のどの領域で発生したかを判定することで回線エラ
ーレートＥＲ１〜ＥＲｎを検出することができる。
【００２０】さらに、複数の監視時間パルスｔ１〜ｔｎ
の中の最短の周期パルスよりも短い周期のリセット信号
を発生するリセット信号発生回路５０を設け、エラー検
出信号が出力され、且つ、リセット信号発生回線５０が
出力されたときに、エラーパルス計数手段１０をリセッ
トして、直ちに次のサイクルのエラーパルスＥＰの計数
動作に入ることで、最短の時間でエラーレートＥＲ１〜
ＥＲｎを検出することができる。
の中の最短の周期パルスよりも短い周期のリセット信号
を発生するリセット信号発生回路５０を設け、エラー検
出信号が出力され、且つ、リセット信号発生回線５０が
出力されたときに、エラーパルス計数手段１０をリセッ
トして、直ちに次のサイクルのエラーパルスＥＰの計数
動作に入ることで、最短の時間でエラーレートＥＲ１〜
ＥＲｎを検出することができる。
【００２１】
【実施例】図２は本発明の実施例を説明する図である。
図は原理図で説明したエラーパルス計数手段１０を４ビ
ットのカウンタ１１と論理積回路（以下ＡＮＤ回路と称
する）１２で構成し、保護手段２０は保護段数２段の保
護回路２１で構成し、監視時間発生手段３０をタイマ発
生回路３１と論理和回路（以下ＯＲ回路と称する）３２
で構成し、エラー検出タイミング判定手段４０をリング
カウンタ４１とＡＮＤ回路４Ａ〜４Ｅから構成してい
る。
図は原理図で説明したエラーパルス計数手段１０を４ビ
ットのカウンタ１１と論理積回路（以下ＡＮＤ回路と称
する）１２で構成し、保護手段２０は保護段数２段の保
護回路２１で構成し、監視時間発生手段３０をタイマ発
生回路３１と論理和回路（以下ＯＲ回路と称する）３２
で構成し、エラー検出タイミング判定手段４０をリング
カウンタ４１とＡＮＤ回路４Ａ〜４Ｅから構成してい
る。
【００２２】上述の実施例においては、エラーレート１
０-5〜１０-9を検出する例であり、エラーパルスＥＰを
カウンタ１１でカウントし、その計数値が「１５」にな
ると、ＱＡ〜ＱＤの出力が「１」となるので、ＡＮＤ回
路１２から「１」が出力され、保護回路２１にエラー検
出信号を書き込む。
０-5〜１０-9を検出する例であり、エラーパルスＥＰを
カウンタ１１でカウントし、その計数値が「１５」にな
ると、ＱＡ〜ＱＤの出力が「１」となるので、ＡＮＤ回
路１２から「１」が出力され、保護回路２１にエラー検
出信号を書き込む。
【００２３】次いで、次のサイクルの計数動作に入り、
再び、カウンタ１１の計数値が「１５」になると、保護
回路２１に２サイクル目のエラー検出信号を書き込む。
保護回路２１の保護段数は２段であるので、２回連続し
てエラー検出信号が書き込まれると保護回路２１からエ
ラー検出信号が出力される。
再び、カウンタ１１の計数値が「１５」になると、保護
回路２１に２サイクル目のエラー検出信号を書き込む。
保護回路２１の保護段数は２段であるので、２回連続し
てエラー検出信号が書き込まれると保護回路２１からエ
ラー検出信号が出力される。
【００２４】このエラー検出信号はＡＮＤ回路４Ａ〜４
Ｅの一方の入力端子に接続されており、他方の入力端子
には、タイマ発生回路３１の発生する１０-5〜１０-9タ
イマパルスをＯＲ回路３２をとおして入力とするリング
カウンタ４１の出力ＱＡ〜ＱＥが順に接続されている。
Ｅの一方の入力端子に接続されており、他方の入力端子
には、タイマ発生回路３１の発生する１０-5〜１０-9タ
イマパルスをＯＲ回路３２をとおして入力とするリング
カウンタ４１の出力ＱＡ〜ＱＥが順に接続されている。
【００２５】したがって、保護回路２１の出力とリング
カウンタ４１の出力ＱＡ〜ＱＥが共に「１」となったＡ
ＮＤ回路４Ａ〜４Ｅの出力のみが「１」となり、例え
ば、発光ダイオードを点灯させることにより、エラーレ
ートを表示することができる。
カウンタ４１の出力ＱＡ〜ＱＥが共に「１」となったＡ
ＮＤ回路４Ａ〜４Ｅの出力のみが「１」となり、例え
ば、発光ダイオードを点灯させることにより、エラーレ
ートを表示することができる。
【００２６】図３は本発明のその他の実施例を説明する
図である。図はエラーレート１０-5〜１０-9を必要最小
限の時間で検出するようにしたものであり、図２の実施
例との相違は、エラー検出信号が出力されたときカウン
タ１１、リングカウンタ４１をリセットするための１０
-4タイマを発生するリセット信号発生回路５０を設け、
さらにリセット信号を制御するためのＡＮＤ回路１３、
否定論理和回路（以下ＮＯＲ回路と称する）１４および
インバータ（以下ＩＮＶと称する）１５、１６を設けて
いる。
図である。図はエラーレート１０-5〜１０-9を必要最小
限の時間で検出するようにしたものであり、図２の実施
例との相違は、エラー検出信号が出力されたときカウン
タ１１、リングカウンタ４１をリセットするための１０
-4タイマを発生するリセット信号発生回路５０を設け、
さらにリセット信号を制御するためのＡＮＤ回路１３、
否定論理和回路（以下ＮＯＲ回路と称する）１４および
インバータ（以下ＩＮＶと称する）１５、１６を設けて
いる。
【００２７】また、保護回路２１はフリップフロップ回
路（以下ＦＦ回路と称する）２２とＦＦ回路２Ａ〜２Ｅ
から構成し、ＦＦ回路２Ａ〜２Ｅからのエラー検出信号
を出力するためのＡＮＤ回路４ａ〜４ｅを設けている。
路（以下ＦＦ回路と称する）２２とＦＦ回路２Ａ〜２Ｅ
から構成し、ＦＦ回路２Ａ〜２Ｅからのエラー検出信号
を出力するためのＡＮＤ回路４ａ〜４ｅを設けている。
【００２８】図４は本発明のその他の実施例のタイムチ
ャートである。以下タイムチャートにより図３の回路の
動作を説明する。 ＥＰ カウンタ１１に入力するエラーパルスを示す。
ャートである。以下タイムチャートにより図３の回路の
動作を説明する。 ＥＰ カウンタ１１に入力するエラーパルスを示す。
【００２９】カウント値 カウンタ１１の計数値を示
す。カウンタ１１はイネーブル制御されているので、
「１５」以上はカウントしない。（図において、「１
５」カウントしたあとのエラーパルスＥＰの（ａ）はカ
ウントされない。） スレッショルド ＡＮＤ回路１２の出力を示し、計数値
が「１５」に達すると「１」を出力する。このカウント
値が「１５」は、その状態でカウンタ１１の動作を停止
させるために、ＩＮＶ１５で極性を反転し、イネーブル
端子ＥＮに入力している。
す。カウンタ１１はイネーブル制御されているので、
「１５」以上はカウントしない。（図において、「１
５」カウントしたあとのエラーパルスＥＰの（ａ）はカ
ウントされない。） スレッショルド ＡＮＤ回路１２の出力を示し、計数値
が「１５」に達すると「１」を出力する。このカウント
値が「１５」は、その状態でカウンタ１１の動作を停止
させるために、ＩＮＶ１５で極性を反転し、イネーブル
端子ＥＮに入力している。
【００３０】１０-4タイマ リセット信号発生回路５０
の発生する１０-4タイマパルスである。 １０-6タイマ、１０-7タイマ タイマ発生回路３１の発
生する１０-5〜１０-9タイマパルスのうち、１０-6タイ
マ、１０-7タイマのみを示す。図４はエラーレートが１
０-7の例であり、ここで１０-7領域を決定する１０-6タ
イマ、１０-7タイマのみを示している。
の発生する１０-4タイマパルスである。 １０-6タイマ、１０-7タイマ タイマ発生回路３１の発
生する１０-5〜１０-9タイマパルスのうち、１０-6タイ
マ、１０-7タイマのみを示す。図４はエラーレートが１
０-7の例であり、ここで１０-7領域を決定する１０-6タ
イマ、１０-7タイマのみを示している。
【００３１】１０-7領域 リングカウンタ４１から出力
するエラーレートを判定するための信号であり、リング
カウンタ４１のＱＣの出力は１０-6タイマパルスと１０
-7タイマパルスの間で「１」が出力される。
するエラーレートを判定するための信号であり、リング
カウンタ４１のＱＣの出力は１０-6タイマパルスと１０
-7タイマパルスの間で「１」が出力される。
【００３２】保護１段 ＦＦ回路２２の最初に書き込ま
れたスレッショルドを示し、スレッショルドが「１」と
なった、直後の１０-4タイマパルスで書き込まれる。
（図中（ｂ）で示す。）同じ信号でカウンタ１１はリセ
ットされ、次の周期のカウント動作に入る。
れたスレッショルドを示し、スレッショルドが「１」と
なった、直後の１０-4タイマパルスで書き込まれる。
（図中（ｂ）で示す。）同じ信号でカウンタ１１はリセ
ットされ、次の周期のカウント動作に入る。
【００３３】保護２段 ＦＦ回路２２の出力はＡＮＤ回
路４Ａ〜４Ｅに入力され、リングカウンタ４１の出力が
「１」となったＡＮＤ回路４Ａ〜４Ｅのみの出力が
「１」となる。ここでは、１０-7であるので、ＡＮＤ回
路４Ｃの出力のみが「１」となる。この信号がＦＦ回路
２Ａ〜２Ｅに入力され、次のスレッショルドが「１」と
なった、直後の１０-4タイマパルスで出力される。
路４Ａ〜４Ｅに入力され、リングカウンタ４１の出力が
「１」となったＡＮＤ回路４Ａ〜４Ｅのみの出力が
「１」となる。ここでは、１０-7であるので、ＡＮＤ回
路４Ｃの出力のみが「１」となる。この信号がＦＦ回路
２Ａ〜２Ｅに入力され、次のスレッショルドが「１」と
なった、直後の１０-4タイマパルスで出力される。
【００３４】１０-5タイマ〜１０-9タイマ タイマ発生
回路３１の発生する１０-5〜１０-9のタイマパルスであ
る。 １０-5領域〜１０-9領域 リングカウンタ４１の出力で
あり、出力ＱＡ〜ＱＥは１０-5〜１０-9のタイマパルス
が入力する毎に、１段ずつシフトしながら「１」を出力
する。カウンタ１１がどの領域でスレッショルド値を超
えたかを判定することによりエラーレートを検出する。
回路３１の発生する１０-5〜１０-9のタイマパルスであ
る。 １０-5領域〜１０-9領域 リングカウンタ４１の出力で
あり、出力ＱＡ〜ＱＥは１０-5〜１０-9のタイマパルス
が入力する毎に、１段ずつシフトしながら「１」を出力
する。カウンタ１１がどの領域でスレッショルド値を超
えたかを判定することによりエラーレートを検出する。
【００３５】ここでは、保護１段出力は（ｂ）の点で
「１」となっており、これは１０-7領域であるので、回
線のエラーレートは１０-7と判定される。このように、
スレッショルドが発生したタイミングが、どのタイマパ
ルスの領域に含まれるかを判定することにより、回線エ
ラーレートを検出することができる。
「１」となっており、これは１０-7領域であるので、回
線のエラーレートは１０-7と判定される。このように、
スレッショルドが発生したタイミングが、どのタイマパ
ルスの領域に含まれるかを判定することにより、回線エ
ラーレートを検出することができる。
【００３６】図３においては、タイマ発生回路３１とリ
セット信号発生回路５０を別の構成としているが、１つ
のカウンタで構成することも可能であるのは勿論であ
る。また、リセット信号発生回路５０の発生する１０-4
タイマパルスはエラーパルスＥＰのカウント値がスレッ
ショルドを超えたとき、カウンタ１１をリセットして次
の周期の動作に入らせるものであるが、１０-4に限定す
るものではなく、エラーレートを検出する値の１桁前後
低い値で、カウンタ１１より容易に出力できる周期のパ
ルスを使用すればよい。
セット信号発生回路５０を別の構成としているが、１つ
のカウンタで構成することも可能であるのは勿論であ
る。また、リセット信号発生回路５０の発生する１０-4
タイマパルスはエラーパルスＥＰのカウント値がスレッ
ショルドを超えたとき、カウンタ１１をリセットして次
の周期の動作に入らせるものであるが、１０-4に限定す
るものではなく、エラーレートを検出する値の１桁前後
低い値で、カウンタ１１より容易に出力できる周期のパ
ルスを使用すればよい。
【００３７】また、エラーパルスＥＰがスレッショルド
に達しない場合は、図４においては１０-9タイマパルス
で、カウンタ１１およびリングカウンタ４１をリセット
している。
に達しない場合は、図４においては１０-9タイマパルス
で、カウンタ１１およびリングカウンタ４１をリセット
している。
【００３８】
【発明の効果】本発明によれば、複数のタイマパルスを
発生するタイマ発生回路を設け、エラーパルスがどのタ
イマパルスの領域でスレッショルドを超えたかを判定す
ることにより、回線のエラーレートを検出することがで
きる。
発生するタイマ発生回路を設け、エラーパルスがどのタ
イマパルスの領域でスレッショルドを超えたかを判定す
ることにより、回線のエラーレートを検出することがで
きる。
【００３９】また、回線のエラーレートを検出する最短
のタイマパルスより、さらに周期の短いリセット信号を
発生するリセット信号発生回路を設け、エラーパルスが
スレッショルドを超えた場合は、リセット信号発生回路
の発生するリセット信号により、カウンタをリセットす
ることにより、直ちに次の周期の動作に入ることが可能
となり、最短の時間でエラーレートを検出することがで
きる。
のタイマパルスより、さらに周期の短いリセット信号を
発生するリセット信号発生回路を設け、エラーパルスが
スレッショルドを超えた場合は、リセット信号発生回路
の発生するリセット信号により、カウンタをリセットす
ることにより、直ちに次の周期の動作に入ることが可能
となり、最短の時間でエラーレートを検出することがで
きる。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の実施例を説明する図
【図３】 本発明のその他の実施例を説明する図
【図４】 本発明のその他の実施例のタイムチャート
【図５】 従来例を説明するブロック図
１００ 回線エラーレート検出回路 １０ エラーパルス計数手段 １１ カウンタ １７ エラーパ
ルスカウンタ １２、１３、４Ａ〜４Ｅ、４ａ〜４ｅ ＡＮＤ回路 １４ ＮＯＲ回路 １５、１６ Ｉ
ＮＶ ２０ 保護手段 ２１ 保護回路 ２２、２Ａ〜２Ｅ ＦＦ回路 ３０ 監視時間発生手段 ３１、３３ タ
イマ発生回路 ３２ ＯＲ回路 ４０ エラー検出タイミング判定手段 ４１ リングカ
ウンタ ５０ リセット信号発生回路 ６１ セレクタ
ルスカウンタ １２、１３、４Ａ〜４Ｅ、４ａ〜４ｅ ＡＮＤ回路 １４ ＮＯＲ回路 １５、１６ Ｉ
ＮＶ ２０ 保護手段 ２１ 保護回路 ２２、２Ａ〜２Ｅ ＦＦ回路 ３０ 監視時間発生手段 ３１、３３ タ
イマ発生回路 ３２ ＯＲ回路 ４０ エラー検出タイミング判定手段 ４１ リングカ
ウンタ ５０ リセット信号発生回路 ６１ セレクタ
Claims (2)
- 【請求項１】 ディジタル回線のエラーレートを検出す
る回路であって、 入力するエラーパルス（ＥＰ）を計数し、所定の計数値
に達したときエラー検出信号を出力するエラーパルス計
数手段（１０）と、 前記エラーパルス計数手段（１０）の出力するエラー検
出信号に所定の段数の保護をかけて出力する保護手段
（２０）と、 回線エラーレートに対応する複数の監視時間パルス（ｔ
１〜ｔｎ）を発生する監視時間発生手段（３０）と、 前記保護手段（２０）の出力が前記監視時間発生手段
（３０）の発生する複数の監視時間パルス（ｔ１〜ｔ
ｎ）のどの領域で発生したかを判定するエラー検出タイ
ミング判定手段（４０）を備え、 前記エラーパルス計数手段（１０）で入力するエラーパ
ルス（ＥＰ）を計数し、該計数値が所定の計数値に達し
たときエラー検出信号を前記保護手段（２０）で保護を
かけて出力した信号が、前記監視時間発生手段（３０）
の発生する複数の監視時間パルス（ｔ１〜ｔｎ）のどの
領域で発生したかを判定することで回線エラーレート
（ＥＲ１〜ＥＲｎ）を検出することを特徴とする回線エ
ラーレート検出回路。 - 【請求項２】 前項記載の回線エラーレート検出回路
（１００）において、 前記エラーパルス計数手段（１０）が入力するエラーパ
ルス（ＥＰ）を計数し、所定の計数値に達しエラー検出
信号を出力したときに、前記エラーパルス計数手段（１
０）をリセットするリセット信号を発生するリセット信
号発生回路（５０）を設け、 エラーパルス計数手段（１０）が入力するエラーパルス
（ＥＰ）を計数し、所定の計数値に達しエラー検出信号
を出力し、且つ前記リセット信号発生回路（５０）がリ
セット信号を発生したときに、前記エラーパルス計数手
段（１０）をリセットして、次のサイクルのエラー検出
動作に入ることを特徴とする請求項１記載の回線エラー
レート検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182723A JP3060040B2 (ja) | 1992-07-10 | 1992-07-10 | 回線エラーレート検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182723A JP3060040B2 (ja) | 1992-07-10 | 1992-07-10 | 回線エラーレート検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629957A true JPH0629957A (ja) | 1994-02-04 |
| JP3060040B2 JP3060040B2 (ja) | 2000-07-04 |
Family
ID=16123323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182723A Expired - Fee Related JP3060040B2 (ja) | 1992-07-10 | 1992-07-10 | 回線エラーレート検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060040B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112176A (ja) * | 2001-05-25 | 2008-05-15 | Eastman Kodak Co | 診断目的のための高電圧バイアスフィードバック方法およびシステム |
| GB2590478A (en) * | 2019-12-19 | 2021-06-30 | Nissan Motor Mfg Uk Ltd | Vehicle bench seat cushion |
-
1992
- 1992-07-10 JP JP4182723A patent/JP3060040B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112176A (ja) * | 2001-05-25 | 2008-05-15 | Eastman Kodak Co | 診断目的のための高電圧バイアスフィードバック方法およびシステム |
| JP4663704B2 (ja) * | 2001-05-25 | 2011-04-06 | イーストマン コダック カンパニー | 診断目的のための高電圧バイアスフィードバック方法およびシステム |
| GB2590478A (en) * | 2019-12-19 | 2021-06-30 | Nissan Motor Mfg Uk Ltd | Vehicle bench seat cushion |
| GB2590478B (en) * | 2019-12-19 | 2023-11-22 | Nissan Motor Mfg Uk Ltd | Vehicle bench seat cushion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3060040B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060040B2 (ja) | 回線エラーレート検出回路 | |
| JP2000258537A (ja) | 信号検出装置 | |
| FR2584550A1 (fr) | Detecteur de proximite | |
| JPH05199209A (ja) | エラー検出回路 | |
| JPH04144322A (ja) | 通信誤り検出における監視方式 | |
| JPH04167835A (ja) | 誤り率劣化検出方法及び回路。 | |
| JPS6012822B2 (ja) | 集中監視装置 | |
| JP3444103B2 (ja) | 多光軸光電スイッチ | |
| KR100208295B1 (ko) | 클럭 감시장치 | |
| JPS63292851A (ja) | 誤り率検出方式 | |
| JPH0375919B2 (ja) | ||
| JPS60169222A (ja) | 誤り計数回路 | |
| KR200334102Y1 (ko) | 쉬프트레지스터를이용한클럭감시회로 | |
| JP3351901B2 (ja) | 光電センサ | |
| JPH05308270A (ja) | 光電スイッチ | |
| KR830000364B1 (ko) | 음성 판별 회로 | |
| JP2586818B2 (ja) | 監視回路 | |
| JPH01120142A (ja) | 符号誤り率劣化警報回路 | |
| JPS63278414A (ja) | クロック断検出回路 | |
| JPS61144517A (ja) | 炎感知方式 | |
| JPS62106501A (ja) | フエイルセイフ方式故障判定回路 | |
| JPH0420543B2 (ja) | ||
| JPH05130160A (ja) | 信号断検出回路 | |
| JPS63121336A (ja) | 符号誤り率劣化警報回路 | |
| JPH07114401B2 (ja) | クロツク信号の異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| LAPS | Cancellation because of no payment of annual fees |