JPH0629867A - 格子コードの最大確度の検出方法及び装置 - Google Patents

格子コードの最大確度の検出方法及び装置

Info

Publication number
JPH0629867A
JPH0629867A JP5051000A JP5100093A JPH0629867A JP H0629867 A JPH0629867 A JP H0629867A JP 5051000 A JP5051000 A JP 5051000A JP 5100093 A JP5100093 A JP 5100093A JP H0629867 A JPH0629867 A JP H0629867A
Authority
JP
Japan
Prior art keywords
matrix
lattice
channel
detector
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5051000A
Other languages
English (en)
Other versions
JP2721781B2 (ja
Inventor
Lyle J Fredrickson
ライル・ジョーン・フレッドリクソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0629867A publication Critical patent/JPH0629867A/ja
Application granted granted Critical
Publication of JP2721781B2 publication Critical patent/JP2721781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems

Abstract

(57)【要約】 【目的】 高いコード比率のランレングス制限格子コー
ドを発生し、そして、スペクトル無効コードを持つコー
ドを用いることなく、拘束された入力チヤネル入力を有
する部分応答チヤネルの出力行列の間で最小間隔を増加
する方法及び装置を与える。 【構成】 ビテルビ検出器は、部分応答チヤネルの通常
の格子構造をＮ回複製する。部分応答チヤネルの格子構
造のＮ個のコピーは、事前に選択された関数が特定の整
数値のモジユロＮを有する格子行列中の各状態に関連す
るように相互接続される。数字Ｎは、最小距離にエラー
を含む行列からの分岐路が正しい検出状態から独立した
検出器の状態になるように、チヤネル検出及びコード化
の拘束に従つて選択される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、部分応答チヤネルを介
してバイナリ・デイジタル・データを転送する技術、よ
り詳細に言えば、部分応答チヤネルの出力行列の間の最
小距離を増加することによつて、高いコード比率で変調
されたランレングス制限コード（runlength limited co
de）及びそれに関連する検出器を使用したデータ・スト
レージ装置の信頼性を改良するための転送方法及び装置
に関する。
【０００２】
【従来の技術】本発明に最も関連が深いと考えられる従
来の技術を記述した刊行物を列挙すると以下の通りであ
る。 ［Ａ］ １９８７年９月の「磁気（Magnetics）」に関
するＩＥＥＥトランザクシヨン第ＭＡＧ−２３巻、第５
号、サパー（H.K.Thapar）及びパテル（A.M.Patel）の
「A Class of Partial Response Systems for Increasi
ng Storage Density in Magnetic Recording」と題する
刊行物。 ［Ｂ］ 米国特許第４７８６８９０号。 ［Ｃ］ 米国特許第４８８８７７９号。 ［Ｄ］ １９８３年１月の「情報理論（Information Th
eory）」に関するＩＥＥＥトランザクシヨン第ＩＴ−２
９巻、第１号、アドラ（R.Adler）、コパースミス（D.C
oppersmith）及びハスナ（M.Hassner）の「Algorithms f
or Sliding Block Codes」と題する刊行物。 ［Ｅ］ １９８９年９月の「磁気」に関するＩＥＥＥト
ランザクシヨン第ＭＡＧ−２５巻、第５号、フレツドリ
クソン（L.J.Fredrickson）及びウオーフ（J.K.Wolf）
の「Error Detecting Multiple Block (d,k) Codes」と題
する刊行物。
【０００３】従来、高いコード比率のランレングス制限
（ＲＬＬ）格子コード（trellis code）及びこの格子コ
ードに関するビテルビ検出器が、種々の部分応答チヤネ
ルについて提案されている。データ・ストレージ装置に
関連して使用される部分応答チヤネルは、ｎを負でない
整数として、形式、Ｐ（Ｄ）＝（１−Ｄ）（１＋Ｄ）n
のチヤネル多項式（channel polynomial）を持つチヤネ
ルを含んでいる。上述の［Ａ］項で記載した刊行物にお
いて、（１−Ｄ）ダイコード（dicode）部分応答チヤネ
ル、ＰＲ４（１−Ｄ2）部分応答チヤネル及びＥＰＲ４
（１＋Ｄ−Ｄ2−Ｄ3）部分応答チヤネルは、磁気記録チ
ヤネルについて有用であると記載されている。ＰＲ１
（１＋Ｄ）及び（１＋Ｄ2）部分応答チヤネルは、光学
記録チヤネルに好適である。
【０００４】（１＋Ｄn）、または（１−Ｄn）部分応答
チヤネルは、それらがｎ個の（１＋Ｄ）、または（１−
Ｄ）部分応答チヤネルにデインターリーブ（deinterlea
ve）することができると言う点で実用上の利点を持つて
いる。上述の刊行物［Ｂ］において、ＰＲ４チヤネルの
検出は、２つの（１−Ｄ）ダイコード検出器にインター
リーブすることによつて行なわれている。刊行物［Ｃ］
において、これらのチヤネル用のコーデイング及びその
検出は、専用のダイコード、またはＰＲ１チヤネル用の
コードをインターリーブすることによつて行なわれてい
る。
【０００５】通常、回復されたデータの信頼性を向上す
るために、コーデイングの拘束（coding constraint）
が賦課される。これらの拘束は、上述の刊行物［Ｂ］及
び［Ｃ］に記載されているように、タイミング及び利得
制御ループの規則的な更新や、エラーの場合の分岐（di
vergent）の長さ制限を要求する。刊行物［Ｄ］には、
磁気チヤネル用のコード中に、通常の（ｄ，ｋ）ランレ
ングスの拘束を組み込むことについての解析が記載され
ている。
【０００６】上述の刊行物［Ｃ］において、部分応答チ
ヤネル多項式中のスペクトル無効コード（spectral nul
l）とマツチするように設計されたコードを用いてコー
ド化された出力行列の間の最小距離を増加することによ
つて、部分応答ストレージ・チヤネルの信頼性を向上す
る方法が記載されている。刊行物［Ｃ］に記載されてい
るビテルビ検出器は、検出された行列のスペクトルの内
容を追跡することによつて、複雑な検出器の構成を簡略
にすることを達成している。
【０００７】また、上述の刊行物［Ｃ］には、検出器格
子（ditector trellis）を通る１つ以上の別個の通路に
よつて表わされる行列であると定義された「準カタスト
ロフイ的な（quasi-catastrophic−破局的な変化に準じ
る変化を持つ）行列」を除去する方法が記載されてい
る。特定の検出器格子の「最小距離」（この分野で、ｄ
2 freeと呼ばれる）は、検出器格子の共通状態から分岐
（diverge）して、共通状態に再併合（remerge）する２
つの別個の行列から生じたノイズのないサンプル値の間
の二乗差（squared differences）の最小の和であると
定義される。部分応答チヤネルの最大確度（Partial Re
sponse Maximum Likelihood-ＰＲＭＬ）を検出するため
の最小距離、ｄ2 freeは、２であるけれども、上述の刊
行物［Ｃ］の最初の順位（first order）で合致された
スペクトル無効コードは、最小距離ｄ2 freeを４に増加
している。
【０００８】上述の刊行物［Ｅ］において、ＮＲＺＩ
「１」のモジユロ２の位置の和を追跡することに依存す
る最小ランレングス制限コードｄ＝１の入力制限チヤネ
ルのためのエラー検出コードの設計についての解析が記
載されている。最小距離のエラーは、ＮＲＺＩ「１」が
隣のビツト位置に移動することによつて生じるので、Ｎ
ＲＺＩ「１」のモジユロ２の位置の和を変更して、本
来、奇数（偶数）番目の位置にあるＮＲＺＩ「１」が偶
数（奇数）番目の位置の中で検出されることになり、誤
りが検出される。この刊行物［Ｅ］において、エラー検
出コードは、最小距離のエラー事象が発生したか否かを
決定するために、エンコードされたコード行列中のｍ個
のビツトのスパン全体にわたるＮＲＺＩ「１」のモジユ
ロ２の位置の和についての以前の知識を使用する。然し
ながら、この刊行物［Ｅ］に記載されたチヤネルは、ピ
ーク検出のローレンツ式チヤネルであり、部分応答チヤ
ネル、またはその検出方法は記載されていないことに注
意を向けられたい。
【０００９】１９９２年４月１５日出願の米国特許出願
第８６９５７０号において、最小距離のエラー事象（mi
nimum distance error event）の最大長を著しく制限
し、時間的に変化する（time-varying）格子を形成する
ために、予め決められた状態及び信号エツジの数が、予
め選択された時間従属のパターンに削除されるような格
子を持つ整合されたスペクトルの無効コードのためのビ
テルビ検出器が記載されている。
【００１０】
【発明が解決しようとする課題】然しながら、上述の刊
行物及び米国特許出願第８６９５７０号においては、デ
ータ・ストレージ装置の信頼性を向上するビテルビ検出
器であつて、部分応答チヤネルの出力行列の間の最小位
置を増加し、かつ、準カタストロフイ的な行列を除去す
るために、予め選択された属性で追従されるモジユロＮ
の或る値だけが、ｍ個のビツト毎に許容されるようなラ
ンレングス制限（ＲＬＬ）コードに対して、時間的に変
化する格子を与えるビテルビ検出器は開示されていな
い。
【００１１】
【課題を解決するための手段】本発明に従つて、高いコ
ード比率のランレングス制限（ＲＬＬ）格子コードを発
生し、拘束されたチヤネル入力を有する部分応答チヤネ
ルの出力行列の間の最小距離を増加することに関する検
出器を設計する方法及び装置が与えられる。
【００１２】本発明をより特定して言えば、本発明の格
子コード及びビテルビ検出器は、ｎを正の整数とし、か
つ、Ｐ（Ｄ）＝（１＋Ｄ−Ｄ2−Ｄ3）として、形式、Ｐ
（Ｄ）＝（１±Ｄn）の特性多項式（characteristic po
lynominal）を有する部分応答チヤネル用として設計さ
れる検出器である。本発明のビテルビ検出器は、所望の
チヤネルに対して通常の格子パターンをＮ回複製する。
チヤネル応答格子のＮ個のコピーは、予め選択された関
数が格子中の各状態を特定の整数値のモジユロＮに関連
付けるような方法で相互接続される。数字Ｎは、最小距
離のエラーを含む行列を分岐することが正しい検出器状
態とは別個の検出器状態に導くように、チヤネルの検出
及びコード化の拘束に従つて選択される。
【００１３】検出器格子は、予め選択された関数の或る
値だけがｍ個のビツト毎に許容されるような方法によ
り、時間的な変化をする格子である。この時間的な変化
は、エラーを含む行列の最小距離が、予め決められた長
さを越えるようなエキステンシヨン（拡張）を生じない
ように与えられる。このようにして、増加した距離によ
り付加されるノイズが、エンコードされる行列にエラー
を生じることなく正しく識別されるように、データ・ス
トレージ用のチヤネルの信頼性が所望のように改善され
る。
【００１４】
【実施例】図１に示されたように、例えば、バイナリ符
号のストリング形式を持つ入力データがバス１０からエ
ンコーダ１１に転送される。エンコーダ１１は、部分応
答チヤネル１２の入力として用いられるバイナリ符号の
行列を発生する。チヤネル出力行列は、部分応答チヤネ
ル１２によつて発生され、ノイズによつて汚染され、ビ
テルビ検出器１３によつてチヤネル出力のところで検出
される。ビテルビ検出器１３は、チヤネルの出力行列か
ら、最も可能性のあるコード化された行列を計算し、予
測する。デコーダ１４は、元の入力データに復旧するた
めにビテルビ検出器１３によつて計算されたように、こ
の予測された行列を使用して、バス１５にその復旧デー
タを出力する。
【００１５】以下に説明される部分応答チヤネルの各多
項式Ｐ（Ｄ）に対して、ｊをこの多項式の大きさ（degr
ee）とした場合、チヤネル状態は、最も新しいＮＲＺチ
ヤネルのｊ個の入力ビツトを含んでいる。幾つかの実施
例において、チヤネルの状態を説明するために、ＮＲＺ
Ｉ表記法を用いるのが便利である。ここで用いられる表
記法を区別するために、ＮＲＺＩの入力ビツトは、ａi
で表示され、そして、論理式、ａi＝ｂiＸＯＲｂi-1に
よつてＮＲＺの入力ビツトｂiに関係付けられる。上述
の論理式において、ＸＯＲは、排他的オア論理演算を表
わす。以下に説明する幾つかのチヤネルは、検出器中に
（ｄ，ｋ）ランレングス拘束を組み込んでいる。（ｄ，
ｋ）で拘束された行列は、ＮＲＺＩ「１」の間に、最小
ｄ個の０と最大ｋ個の０を必要とする。
【００１６】ｂ＝｛ｂ0、ｂ1、．．．、ｂm｝が、ＮＲ
Ｚチヤネルの入力ビツトの行列であるとする。図１に示
したように、ｃ（Ｄ）＝Ｐ（Ｄ）ｂ（Ｄ）として、ノイ
ズのないチヤネル出力の多項式ｃ（Ｄ）を見出すため
に、遅延演算子（delay operator）Ｄと、次式で表わさ
れたチヤネル入力多項式、ｂ（Ｄ）と、
【００１７】
【数１】
【００１８】チヤネル入力の多項式Ｐ（Ｄ）とを用いる
のが便利である。
【００１９】図２は、最小ランレングスｄ＝１の入力制
限ＥＰＲ４部分応答チヤネルのための従来の６状態ビテ
ルビ検出器で特徴付けられた格子構造を示す図である。
ＥＰＲ４チヤネル状態は、ＮＲＺチヤネルについて前の
３つの入力ビツトによつて特徴付けられるので、時間ｉ
における各チヤネル状態は、３つの入力の組ｂi-3、ｂ
i-2、ｂi-1によつて表わされ、そして、ノイズのないチ
ヤネル応答は、ｃi＝ｂi＋ｂi-1−ｂi-2−ｂi-3によつ
て与えられる。
【００２０】チヤネル状態１０１及び０１０は、ｄ＝１
の入力制限ＥＰＲ４チヤネル中には発生しないから、そ
れらのチヤネル状態は図２には含まれていない。図２に
示した各分岐路は、第１のコンポーネントがＮＲＺチヤ
ネルの入力ビツトｂiであるとし、第２のコンポーネン
トが、対応する相次ぐチヤネル状態に関連したノイズの
ないチヤネル応答であるとした場合、２つのコンポーネ
ント・ラベル（例えば、０／０）を持つている。
【００２１】図３は、最小距離ｄ2 free＝４を持つｄ＝
１のＥＰＲ４格子に関して、最小距離のエラー事象（mi
nimum distance error event）を示す図であり、正しい
行列と、最小距離にエラーを含む行列（以下、最小距離
ネイバー（minimum distanceneighbor）と言う）とが共
通の状態から分岐していることが示されている。この共
通状態は、ｘが任意の値であり、ｐが図２に示された状
態０００、０１１、１００及び１１１のようなｄ拘束を
満足させるのに必要とされる前のチヤネル入力の共通の
値であるとした場合、形式、ｘｐｐの符号を持たなけれ
ばならない。図３において、ビツト符号ｑは、ｐの補数
を表示するのに用いられる。分岐路上のノイズのないサ
ンプル値との間の二乗差は、１である。ｙを任意の値と
すれば、この行列は、ｑｑｙと表示された共通状態に最
終的に再併合し、そして、ノイズのないサンプル値の二
乗差の和に等しい４の合計最小距離になる。
【００２２】この最小距離のエラー事象は、ＮＲＺＩ表
記法によつて分り易く表わすことができる。図３の各分
岐路は、第１のコンポーネントがＮＲＺチヤネルの入力
ビツトｂiであるとし、第２のコンポーネントがＮＲＺ
Ｉチヤネルの入力ビツトａiであるとし、そして、第３
のコンポーネントが、対応する相次ぐ後続のチヤネル状
態と関連したノイズのないチヤネル応答であるとした場
合、ｐ／０／ｐ−ｘのような３つのコンポーネント・ラ
ベルを持つている。ｄ＝１のＥＰＲ４チヤネルについて
最小距離のエラー事象は、ｗ及びｖを任意の値とすれ
ば、ＮＲＺＩの形式、ｗ００１０ｖ及びｗ０１００ｖの
最小距離ネイバーを含んでいる。
【００２３】図４は、上述の刊行物［Ｂ］に記載された
従来の格子構造を持つダイコード・チヤネルを検出する
ための最小距離事象（minimum distance event）を示す
図である。図４において、各分岐路は、第１のコンポー
ネントがＮＲＺチヤネル入力のビツトｂiであるとし、
第２のコンポーネントがチヤネル状態の対応する相次ぐ
後続のチヤネル状態と関連したノイズのないチヤネル応
答であるとした場合、２つのコンポーネント・ラベルを
持つている。ｘ及びｙを任意のラベルとして、この行列
は、ラベルｘを付された状態から分岐して、ラベルｙを
付された状態に最終的に併合され、そして、２の合計最
小距離になる。
【００２４】図５は、例えば、上述の刊行物［Ｃ］に記
載されているような従来の格子構造を持つＰＲ１チヤネ
ルのための最小距離事象を示す図である。図５におい
て、この分岐路は、図４に示したラベルと同じような２
つのコンポーネント・ラベルを持つている。
【００２５】本発明の予備的な説明 本発明の１つの実施例は、第１順位のスペクトル無効コ
ードを有する刊行物［Ｃ］で得られた最小距離と同じよ
うなコード化された最小距離の増加を、スペクトル無効
コードを必要とせずに達成するための方法である。この
実施例において、結果のコードは、与えられた状態の数
に対して、刊行物［Ｃ］の方法のコード比率（code rat
e）よりも高いコード比率を与える。
【００２６】本発明の１実施例に従つた最小距離を増加
する方法は、以下のステツプを含んでいる。即ち、それ
らは、（i） ＮＲＺ、またはＮＲＺＩ表記法におい
て、チヤネルの入力ビツトのエンコードされた各行列
を、整数値のモジユロＮにマツプする重み付け関数Φに
予め選択するステツプと、（ii） 夫々のチヤネル状態
がチヤネル状態と重み付け関数の特定の値との組み合わ
せを表わすｍ×ｎ個の状態を有する修正されたビテルビ
検出器（以下、修正ビテルビ検出器という）のための修
正された格子構造を形成するために、各チヤネル状態
が、部分応答チヤネルへの最も新しい入力を表わしてい
るｍ個のチヤネル状態を持つｎ個のビテルビ検出器を相
互接続するステツプと、（iii） 修正検出器におい
て、共通の状態から生じた最小距離の行列が、異なつた
検出器状態になることを保証するＮの値と、チヤネル入
力及び検出器の拘束とを決定するステツプと、（iv）
ノイズのない同一のサンプル値を持つ複数の通路を排除
するために、格子状態から生じた状態及び／又は信号エ
ツジを、修正検出器格子から除去するステツプと、
（v） 修正検出器格子を通すことのできる通路に対応
する準カタストロフイ的でない行列のサブセツトである
コードを選択するステツプとを含んでいる。
【００２７】良好な実施例の説明 I． 最小ランレングスｄ＝１入力制限ＥＰＲ４チヤネ
ルの実施例。ＥＰＲ４チヤネルに対する検出器格子は、
上述の方法のステツプ（i）に記載されているように、
通常、Φ：｛ａ0、ａ1、ａ2、．．．、ａi｝−−＞Ｚn
で総括的に表わされた重み付け関数を用いて構成され
る。Φを以下の数式で表わした場合、関数Φは、ＮＲＺ
Ｉ表記法で表わしたｉ個のチヤネル入力ビツトの各行列
に対して、特別の値のモジユロＮを割り当てる。
【００２８】
【数２】
【００２９】この数式は、予め選択された重み付け｛ｗ
0、ｗ1、．．．、ｗi｝を用いたＮＲＺＩビツトの重み
付けの合計値のモジユロＮを構成する。
【００３０】ｄ2 free＝４の最小距離の事象は、本発明
の背景を説明する部分の記述で既に説明されている。末
尾に示した別表Ａの中で記載されたコードは、ｄ2 free
＝４の最小距離の事象を含まない。最小距離ネイバーか
らコード化された入力行列を判別する属性は、ＮＲＺＩ
「１」のモジユロ２の偶数（または、奇数）位置の和で
ある。偶数番目の位置にあるＮＲＺＩ「１」の合計値を
評価するために用いられる重み付け値は、ｗ2j＝１及び
ｗ2j+1＝０によつて与えられる。この例において、合計
値Ｔは、次式によつて表わされ、
【００３１】
【数３】
【００３２】この値は、時間ｉまでのＮＲＺＩ「１」の
偶数番目の位置の和である。
【００３３】上述した実施例のステツプ（ii）におい
て、種々の格子状態がＳ＝ＴのモジユロＮの個々の値に
関連されたビテルビ検出器格子が構成される。図６は、
Ｎ＝２の検出器格子が示されている。図６において、各
検出器の状態は、第１のコンポーネントがチヤネル状態
（例えば、１１０）を表示し、第２のコンポーネント
（例えば、１のモジユロ２）がＳのモジユロ２を表わし
た２つのコンポーネント・ラベルを持つている。４つの
最小距離（ｄ2 free）を有する事象は、Ｓに１つの変化
を生じるので、Ｎ＝２を持つ検出器は、検出器の付加的
な拘束なしで、４つの最小距離事象に対する上述のステ
ツプ（iii）を満足させる。偶数番目の位置においてＮ
ＲＺＩ「１」によつて生じた値Ｓの変化を示すために、
ＮＲＺＩ「１」に対応する分岐は、図６の太い線により
強調して示されている。
【００３４】図６に示されたＥＰＲ４の検出器におい
て、格子中の共通状態から分岐した最小距離の行列は、
Ｓの値を個々に持つ検出器状態になる。有限の長さの通
路メモリによつて信頼性の向上を達成するために、ノイ
ズのない同一のサンプル値を持つ複数の通路ペアーから
生じる準カタストロフイ的な動作（behavior）は、コー
ド及び／又は検出器から除去されねばならない。ノイズ
のない同じサンプル値を持つ１対の通路は、同じチヤネ
ル入力を持ち、そして、Ｓの値に対して同じ寄与を与え
る。その結果、最小距離の分岐通路は、Ｓの異なつた値
を保持する。上述の米国特許出願において、準カタスト
ロフイ的な通路の長さを最小にするために、時間的に変
化する検出器格子を組み込む方法が開示されている。
【００３５】図７は、準カタストロフイ的なすべての行
列を排除するために、Ｓの値を時間的に変化するのを許
容された、時間的に変化するモジユロ２格子を示す図で
ある。各状態は、Ｓの値によりラベル付けされ、そし
て、それらの分岐路は、図示された状態遷移を生じるＮ
ＲＺＩの入力ビツトａiの許容値によりラベル付けされ
ている。図７に示されているように、１６ビツト毎に、
ただ１つのＳの値だけが許容され、そして、ビツト・イ
ンデツクスは、図の下側に沿つて特定されており、モジ
ユロ２の最小ランレングスｄ＝１入力制限ＥＰＲ４のた
めの時間的に変化する格子全体を組み合わせで図示して
いる図６、図８及び図９において特定されたビツト・イ
ンデツクスに対応する。
【００３６】より特定して説明すると、図８は、図８の
下側に沿つて特定されているような各１６ビツト・ブロ
ツクの最初の４ビツトについての１２状態格子の相互接
続を示す図である。すべての行列は、各ブロツクの最初
のビツトのＳ＝０で開始する。各ビツト・ブロツクにお
ける第３ビツトの後で、すべての状態は、図６に示した
ように、ビツト・インデツクス４、５、６、７、８、
９、１０及び１１に関して完全に相互接続されている。
図９は、図９の下側に沿つて示したように、各１６ビツ
ト・ブロツクの最後の４ビツトについての１２状態格子
の相互接続を示す。すべての行列は、各１６ビツト・ブ
ロツクの最後のビツトのＳ＝０で終了する。
【００３７】利用可能な行列（即ち、時間的に変化する
格子を通過する通路に対応する行列）は、上述の刊行物
［Ｄ］に記載されているスライデング・ブロツクの方法
を適用することによつて、上述のステツプ（v）に記載
されたコードを引き出すのに用いられる。図１０は、最
小ランレングス入力制限ｄ＝１のＥＰＲ４部分応答チヤ
ネルに関して付表Ａ中で特定されたコード比率、１０／
１６のための３状態エンコーダの模式図である。
【００３８】II．ダイコード及びＰＲ１部分応答チヤネ
ルの実施例。（１−Ｄ）ダイコード及び（１＋Ｄ）ＰＲ
１部分応答チヤネルの実施例として、下記の数式の重み
付け関数、Φ：｛ｂ0、ｂ1、ｂ2、．．．、ｂi｝−−＞
Ｚnを用いた高い比率の格子コードを発生する方法を以
下に説明する。
【００３９】
【数４】
【００４０】この数式は、予め選択された重み付け｛ｗ
0、ｗ1、ｗ2、．．．、ｗi｝を用いたＮＲＺのビツトの
重み付けの合計値のモジユロＮを構成する。
【００４１】ダイコード部分応答チヤネルに対する重み
付け係数は、すべてのｊに対してｗj＝１である。ＰＲ
１部分応答チヤネルに対する重み付け係数は、各ｊに対
してｗ2j＝１及びｗ2j+1＝−１である。
【００４２】図１１は、Ｎ＝４を持つダイコード部分応
答チヤネルのための格子構造を示し、図１２は、Ｎ＝４
を持つＰＲ１部分応答チヤネルのための格子構造を示し
ている。これらの各図において、各状態は、２つのコン
ポーネント・ラベルを持つており、第１のコンポーネン
トは、前のＮＲＺチヤネルの入力ｎi-1であり、第２の
コンポーネントは、使用するモジユロ４の合計、Ｓであ
る。各分岐路は、第１のコンポーネントがＮＲＺチヤネ
ルの入力ｂiであり、第２のコンポーネントがノイズな
しのチヤネル応答である２つのコンポーネント・ラベル
（例えば、０／−１）を持つている。図１１及び図１２
は、異なつたラベルが付されているけれども同じ構造を
有する２ビツト間隔の格子構造を示す図である。図１３
は、図１１、または図１２の構造を簡単化して示す図で
あつて、４ビツト間隔の格子構造を示す図である。図１
３の上部の状態及び下部の状態から生じた分岐路は、図
１１及び図１２の第２ビツトの間隔において、折り曲げ
た太い線で示された長い対角線分岐路を表示するために
用いられている。
【００４３】ダイコード及びＰＲ１部分応答チヤネルの
ための最小距離（ｄ2 free）事象が夫々図４及び図５に
示されている。然しながら、若し、図１３の格子の２つ
の行列が共通の初期状態から分岐したならば、距離を積
算しないｒ個のノイズなしのエキステンシヨン（extens
ion）の後に（即ち、（１−Ｄ）チヤネルに対しては、
ｒ個の連続した同じビツト・エキステンシヨンの後に、
または、（１＋Ｄ）チヤネルに対しては、ｒ個の交番す
るビツト・エキステンシヨンの後に）、２つの行列のＳ
の値は、（ｒ＋１）のモジユロＮにより差異が生じる。
図１３の構造を持つているので、若し、それらの行列
が、共通のＳの値を持つていれば、つまり（ｒ＋１）の
モジユロＮ＝０であるならば、それらの行列は、相次ぐ
ビツトを共通状態に再併合するだけで、最小距離事象の
処理を完了する。図１３に示したようなＮ＝４の場合、
最小距離２の事象は、ｒ∈｛３，７，１１，．．．｝を
持つている。図１４は、ｒ＝３を持つ図１１の格子に関
して最小距離２の事象を示す図である。図１５はｒ＝３
を持つ図１２の格子に関して最小距離２の事象を示す図
である。
【００４４】最小距離２の事象が別々の検出器状態で終
るのを保証するために、上述のステツプ（iii）に従つ
て、コーデイング及び検出器の拘束の組み合わせが賦課
されなければならない。上述の第I項で説明したｄ＝１
入力制限ＥＰＲ４チヤネルとは異なつて、前の項におい
て説明した最小距離事象の或るものは、コード及び／又
は検出器から排除されなければならない。検出器は、コ
ード化された行列及び他の格子行列との間で最小距離の
決定をする際にエラーを生じる可能性が、急激に高くな
る。これらの決定は、以下のような方策を用いることに
よつて除去することができる。
【００４５】（Ａ） コード化された行列及び他の格子
行列の間で最小距離２の決定の除去を必要としないコー
ド行列を、利用可能な格子行列から選択すること、
（Ｂ） 検出器が二次行列の各最小距離事象のペアー中
の一方の二次行列に適合するように検出器の決定を事前
バイアスし、そして、コード中の適合された二次行列だ
けを用いること、または、（Ｃ） 対策（Ａ）及び
（Ｂ）を組み合わせることである。
【００４６】例えば、図１４において、若し、検出器
が、時間（ｉ−５）における状態０、Ｓを、時間ｉにお
ける状態０、Ｓに結合する下記のＮＲＺ行列の間を判別
しなければならないならば、最小距離２の事象が生じう
る。
【００４７】
【数５】
【００４８】同様に、若し、検出器が、時間（ｉ−５）
における状態１、Ｓを、時間ｉにおける状態０、Ｓに結
合する下記のＮＲＺ行列の間を判別しなければならない
ならば、最小距離２の事象が生じうる。
【００４９】
【数６】
【００５０】ｒ≧３を有するすべての最小距離２の事象
は、同じＮＲＺ符号を持つ４つ、またはそれ以上の連続
した二次行列を含む各決定のペアーのうちの少なくとも
１つのペアーを有する決定を含んでいる。従つて、すべ
ての最小距離２の事象は、同じＮＲＺ符号を持つ４つ、
またはそれ以上の連続した二次行列を含まない一組のコ
ード化された行列を選択することによつて排除すること
ができる。従つて、上述の方策（Ａ）を使用することに
よつて、最小距離４のコードを構成することができる。
【００５１】上述の方策（Ｂ）を用いた本発明の他の実
施例として、図１４に示したすべての最小距離２の事象
は、一組のコード化された行列を選択し、そして、各状
態に対して、行列の最小距離２の各事象における好まし
い二次行列を使用することによつて排除することができ
る。図１１の（１−Ｄ）ダイコード格子のための事前バ
イアス回路３０は、図１６に示されている。事前バイア
ス回路３０は、符号０、Ｓ及び符号１、Ｓを持つ検出器
状態の前の決定を含む通路メモリ３２、３４からの入力
を受け取り、そして、二次行列対の一方の二次行列の出
力、Б-1．．．Бi-5と、他方の二次行列の出力、Б^
i-1．．．Б^i-5とを発生する。インバータ３６ａ、３
６ｂ、３６ｃが、出力、Бi-1乃至Бi-4とアンド・ゲー
ト３８との間に配置されている。出力、Бi-5及びБ^
i-5は、排他的オア反転（ＸＮＯＲ）ゲート４０を介し
てアンド・ゲート３８に接続されており、残りの出力、
Б^i-1乃至Б^ i-4は、アンド・ゲート３８に直接接続さ
れている。
【００５２】若し、出力、Бi-1乃至Бi-4がＮＲＺ
「０」であるならば、インバータ３６ａ、３６ｂ、３６
ｃ及び３６ｄの出力は、論理１である。共通の格子状態
から生じた２つの二次行列、Б及びБ^1が比較された
時、ＸＮＯＲゲート４０の出力は論理的１である。若
し、アンド・ゲート３８の出力が論理１であれば、図１
４に示された符号、０、Ｓ及び１、Ｓ、＋１を持つ状態
に対して、最小距離の決定が行なわれねばならない。
【００５３】通常、アンド・ゲート３８の出力が論理１
である場合には、状態０、Ｓの下部通路（図１４）を選
択し、そして、状態１、Ｓ＋１の上部通路（図１４）を
選択するために、アンド・ゲート４２、４４は、ビテル
ビ検出器を事前バイアスする回路３０を活性にする外部
の制御ライン４６、４８によつて付勢される。然しなが
ら、若し、ライン４６、または４８のいずれかの信号が
滅勢状態にあれば、事前バイアス回路３０は、符号０、
Ｓ、または符号１、Ｓ＋１を持つ状態を不活性に留め
る。
【００５４】従つて、図１６の事前バイアス回路３０
は、アンド・ゲート３８が論理１状態にある時には、下
記の条件、即ち Бi-5＝Бi-5 Бi-4＝Бi-3＝Бi-2＝Бi-1＝０，及び Б^i-4＝Б^i-3＝Б^i-2＝Б^i-1＝１ のすべての条件が存在するので、事前バイアスの決定を
行なう。
【００５５】図１４の状態０、Ｓにおいて、検出器が、
二次行列（１０Ａ）及び（１０Ｂ）か、（１１Ａ）また
は（１１Ｂ）のいずれを選択するかは任意であつて、選
択される二次行列は、コードのパラメータを最適化する
ように選ぶことができる。二次行列（１０Ａ）及び（１
０Ｂ）とを比べると、（１０Ｂ）は、より短いランレン
グスを発生し、そして、タイミング及び利得制御ループ
を、より頻繁に更新するので、二次行列（１０Ｂ）が、
より好ましい。（１１Ａ）及び（１１Ｂ）は同じランレ
ングスを発生するので、（１１Ａ）と（１１Ｂ）の選択
は、上述ほど明瞭に区別できない。従つて、若し、アン
ド・ゲート４２が付勢されたならば、制御ライン４９の
信号（状態０、Ｓの低い通路を選択）は、二次行列（１
１Ｂ）がそのコードであると任意に選択されたこと、
（１１Ａ）及び（１１Ｂ）間の選択に遭遇した時には、
二次行列（１１Ａ）が除去されること、そして、（１０
Ｂ）が（１０Ａ）よりも好ましいことを表示する。
【００５６】図１２の（１＋Ｄ）ＰＲ１格子のための事
前バイアス回路５０は、図１７に示されている。この事
前バイアス回路５０は、通路メモリ５２、５４と、イン
バータ５６ａ、５６ｂ、５６ｃ、５６ｄと、アンドゲー
ト５８と、ＸＮＯＲゲート６０と、アンド・ゲート６
２、６４とを含んでいる。この回路５０の動作と、アン
ド・ゲート５８が付勢される場合の条件とは、事前バイ
アス回路３０に関する上述の説明から容易に理解でき
る。
【００５７】上述の方策（Ｃ）を使用した本発明の第３
の実施例として、図１４に示したすべての最小距離ｄ2
free＝２の事象は、一組のコード化された行列を選択す
ることによつて排除することができる。この実施例の場
合、各状態が制限された事前バイアス回路と、事前バイ
アスされた各ｄ2 free＝２の事象のペアー中に良好な二
次行列を有するが、しかし、バイアスされていない各ｄ
2 free＝２の事象のペアー中の二次行列がコード中に使
用されていないことが条件である。図１１の格子構造の
ための制限された事前バイアス回路７０は、状態０、Ｓ
に関して、図１８に示されている。
【００５８】回路７０の出力は、最小距離ｄ2 free＝２
の決定が必要であるか否かを表示する。回路７０は、ア
ンド・ゲート７８がインバータ７６ｅ及び７６ｆに接続
されていると言う点で、図１６との関連で説明した回路
とは異なつている。通路メモリ７２、７４は、専用のバ
スによつて回路７０に接続されている。インバータ７６
ａ乃至７６ｅは、通路メモリの出力、Бi-1乃至Б
i-5と、アンド・ゲート７８との間に接続されており、
インバータ７６ｆは、通路メモリの出力、Бi-5と、ア
ンド・ゲート７８との間に接続されている。アンド・ゲ
ート８２がライン８３の信号と、アンド・ゲート７８の
論理１の出力とによつて付勢された時、二次行列（１０
Ａ）及び（１１Ｂ）との間の最小距離ｄ2 free＝２の決
定の必要を除去するために、各コード化された行列が５
個以上の連続した同じＮＲＺ符号を持つ二次行列を含ま
ない一組のコード行列が選択される。
【００５９】図１９は、上述の米国特許出願第８６９５
７０号に開示されているｄ2 free＝２を決定する識別エ
レメントを、時間的に変化する格子のビテルビ検出器に
組み入れた図である。
【００６０】図１９は、上述の組み合わせによる方策
（Ｃ）を用いることにより、（１−Ｄ）、または（１＋
Ｄ）部分応答チヤネルのために、時間的に変化するモジ
ユロ４コード格子を示す図である。このコードは、ユー
ザ用の８ビツトを、各エンコード動作において、ＮＲＺ
表記法の１０個のチヤネル・ビツトにマツプする。モジ
ユロ４コードに用いられるコードワードと、コード化の
詳細は、末尾に示した別表Ｂに示されている。
【００６１】時間的に変化する格子を発生する装置の実
施例 本発明は、エンコーダ１１と部分応答チヤネル１２とを
組み合わせた修正ビテルビ検出器（図１）によつて実行
される。エンコーダ１１、部分応答チヤネル１２及びデ
コーダ１４は、例えば、上述の刊行物［Ｃ］の中に記載
されている。
【００６２】本発明に従つて、ビテルビ検出器１３は、
図２０に示されているようなタイプの複数個の加算−比
較−選択（ＡＣＳ）装置１００を含んでいる。上述の米
国特許出願第８６９５７０号に示されているように、各
装置１００は、ラツチ１０１、１０２及び加算器１０３
と、比較器１０４と、セレクタ１０５と、比較器１０４
とセレクタ１０５との間に設けられたマルチプレクサ１
０７（ＭＵＸ）とを含んでいる。
【００６３】ＡＳＣ装置１００は、１つの格子状態毎に
最大２つの入力信号エツジを持つ格子構造（例えば、図
１９に示した格子構造）中の時間変化を実行する。これ
らの２つの信号エツジの内、最大１つの入力エツジがゼ
ロでない符号を持つている。ここで、１、Ｓの状態がゼ
ロでないサンプル符号を持つ入力信号のエツジ（このよ
うなエツジがあるものとして）を発生する状態であるこ
とを表示し、そして、０、Ｓの状態がサンプル符号０を
持つエツジ（このようなエツジがあるならば）を発生す
る状態であることを表示するものと仮定する。
【００６４】ＡＳＣ装置１００の動作を説明すると、任
意の時間ｔにおいて、状態０、Ｓの残留メトリツク（su
rvivor metric）は、ラツチ１０１中にストアされてお
り、状態１、Ｓの残留メトリツクは、ラツチ１０２の中
にストアされている。ルツクアツプ・テーブルとか、簡
単な算術演算プロセツサ（図示せず）を用いて、分岐さ
れたメトリツクＢ（ｙ）は、サンプルｙが時間ｔ＋１に
おいて受け取られた時にゼロでない符号を持つ信号エツ
ジと比較される。加算器１０３は、分岐されたメトリツ
クＢ（ｙ）と、状態１、Ｓの残留メトリツクとを加算し
て、新しい状態メトリツクを発生する。比較器１０４
は、新しいメトリツクが状態０、Ｓのメトリツクよりも
小さいか、あるいは、大きいかに従つて、０または１の
値を出力する。
【００６５】通常のＡＣＳ装置において、この値は、ス
トレージ装置（図示せず）のためラインに小さなメトリ
ツクを出力するためのセレクタ１０５をトリガする。然
しながら、ＡＣＳ装置１００において、ＭＵＸ１０７
は、比較器１０４の単一のビツト出力を含むだけでな
く、ラインＯＲからの単一のビツトの拒絶信号も含む入
力を持つている。ＭＵＸ１０７の動作は、ラインＣの単
一ビツトの制御信号によつて制御される。これらの制御
及び拒絶ラインＣ及びＯＲの信号は、時間的に変化する
格子構造の時間ステツプの関数として、有限の状態マシ
ン（ＦＳＭ）（図示せず）によつて発生される。若し、
ラインＣの制御信号が値、０を持つているならば、ＡＣ
Ｓ装置１００は、通常のＡＣＳ装置として動作する。然
しながら、若し、ラインＣの制御信号が１の値にセツト
されたならば、ＭＵＸ１０７は、付勢され、ＦＳＭが比
較器１０４を無効にして、特定された出力Ｓを発生す
る。上述した各ＡＣＳ装置１００は、上述の米国特許出
願第８６９５７０号に記載された修正ビテルビ検出器と
同じである。
【００６６】本発明に従つて、ビテルビ検出器１３は、
最小距離の決定識別回路７０（図１８）と、通路メモリ
７２、７４と、ＭＵＸ１０８とを、各ＡＣＳ装置１００
の中に含ませることによつて更に修正されている。ライ
ンＣの制御信号が論理０の時に、ＭＵＸ１０７により与
えられる時間変化は、滅勢されるが、しかし、制御ライ
ンＣとライン８３の間に接続されたインバータ８５は、
回路７０を付勢する。若し、図１８に関連して説明した
状態がアンド・ゲート７８を付勢するように合致したな
らば、アンド・ゲート８２（図１８）は、ライン８３の
選択信号によつて付勢される。これは、ライン８４に出
力信号を与え、これにより、状態０、Ｓに対して必要と
される最小距離を与えるためにＭＵＸ１０８を付勢し、
同時に、若し、信号エツジ状態０、Ｓ、または１、Ｓが
削除されたならば、与えられる同じメトリツクを発生す
るためにＭＵＸ１０５を付勢する。このようにして、最
小距離識別回路７０は、上述の米国特許出願に記載され
たビテルビ検出器の時間的に変化する格子構造の中に組
み込むことができる。
【００６７】別表Ａ この別表Ａは、ユーザの１０ビツト・バイトを、図６、
図８及び図９の格子に適したＮＲＺＩ表記法の１６ビツ
ト制限行列にコード化することを記載している。このエ
ンコーダ及びデコーダは、図１０に示した３状態でラベ
ル付けされた０、１及び２を用いた状態に依存するエン
コーダ及びデコーダである。
【００６８】コーデイングは、下記のリストの欄、Ａ、
Ｂ、Ｃ、Ｄ、Ｅ及びＦにより示されているような１６進
法のコードワードのリストを用いて行なわれる。夫々の
リストは、許容された幾つかの開始及び終了ビツトを持
つ図６、図８及び図９の格子中の１６ビツトのコードワ
ードを表示する通路のリストである。各リストにおい
て、許容された行列は、以下のように特徴付けられる。
【００６９】
【００７０】エンコーダ中の各状態からの利用可能な行
列及び後続の状態は、図１０に表示されている。図１０
において、例えば、状態０から状態０までの自己ループ
は、リストＡ及びＣのセツトの組み合わせである状態０
に戻る３７２個の使用可能な行列があることを表わして
いる。後続状態１を持つ同じ行列のセツトと、上述の行
列とを区別するために、状態０に戻る行列のセツトは、
Ａ００ Ｕ Ｃ００により指定され、他方、後続状態１
を持つ行列のセツトは、Ａ０１ Ｕ Ｃ０１により指定
される。状態０で開始する合計１０４８個の行列に対し
て、状態０で開始し、状態２で終了する３０４個の付加
的な行列（Ｅ０２ Ｕ Ｆ０２で表わされる）がある。
状態０で開始する１０４８個の行列／次の状態の組み合
わせの１０２４個のサブセツトと、１０２４個のユーザ
の１０ビツト・バイトの組み合わせとの任意の１対１マ
ツプは、状態０のエンコーダ・マツプとして使用する。
この反転マツプは、状態０のデコーダのマツプとして使
用する。
【００７１】同様に、状態０で終了するリストＢの４２
０個の行列と、状態１で終了するリストＢの４２０個の
行列（Ｂ１１で表示される）と、状態２で終了するリス
トＤの１９２個の行列（Ｄ１２で表示される）とで構成
される状態１で開始する１０３２個の行列（Ｂ１０で表
示される）がある。状態１で開始する１０３２個の行列
／次の状態の組み合わせの１０２４個のサブセツトと、
ユーザの１０ビツト・バイトの１０２４個の組み合わせ
との任意の１対１マツプは、状態１のエンコーダ・マツ
プとして使用する。この反転マツプは、状態１のデコー
ダ・マツプとして使用する。
【００７２】状態２で開始する１３０６個の行列と、状
態０で終了する４９５個の行列（Ａ２０ Ｕ Ｂ２０で
表示される）と、状態１で終了する４９５個の行列（Ａ
２１Ｕ Ｂ２１で表示される）と、状態２に戻る３１５
個の行列（Ｄ２２ Ｕ Ｅ２２で表示される）とがあ
る。状態２で開始する１３０６個の行列／次の状態の組
み合わせの１０２４個のサブセツトと、１０２４個のユ
ーザの１０ビツト・バイトの組み合わせとの任意の１対
１マツプは、状態２のエンコーダ・マツプとして使用す
る。この反転マツプは、状態２のデコーダ・マツプとし
て使用する。
【００７３】デコードするために、デコードされるべき
各１６ビツト行列のための開始状態及び後続状態が識別
されなければならない。この識別は、前のコードワー
ド、現在のコードワード及び後続のコードワードの或る
種のビツトに関して簡単なブール代数を用いることによ
つて達成される。若し、前のコードワードの最後のビツ
トが１であれば、開始状態は２であり、そうでなけれ
ば、開始状態は０か、１である。リストＡ、Ｂ、Ｃ、
Ｄ、Ｅ及びＦは独立しているので、現在のコードワード
の最初の４ビツトと最後のビツトとが、開始状態０及び
１の区別をする。同じ論理ネツトワークは、後続のコー
ドワードの開始状態を決定する。現在のコードワードの
開始状態／次の状態が識別された時、専用の反転エンコ
ーダがデコーデイングを完了する。
【００７４】 テーブルＡ１．リストＡ 5004 500a 5010 5014 5022 5028 5040 5044 504a 5050 5054 5082 5088 5092 50a0 50a4 50aa 5100 5104 510a 5110 5114 5122 5128 5140 5144 514a 5150 5154 5202 5208 5212 5220 5224 522a 5242 5248 5252 5280 5284 528a 5290 5294 52a2 52a8 5400 5404 540a 5410 5414 5422 5428 5440 5444 544a 5450 5454 5482 5488 5492 54a0 54a4 54aa 5500 5504 550a 5510 5514 5522 5528 5540 5544 554a 5550 5554
【００７５】 テーブルＡ２．リストＢ 10 14 22 28 40 44 4a 50 54 82 88 92 a0 a4 aa 100 104 10a 110 114 122 128 140 144 14a 150 154 202 208 212 220 224 22a 242 248 252 280 284 28a 290 294 2a2 2a8 400 404 40a 410 414 422 428 440 444 44a 450 454 482 488 492 4a0 4a4 4aa 500 504 50a 510 514 522 528 540 544 54a 550 554 802 808 812 820 824 82a 842 848 852 880 884 88a 890 894 8a2 8a8 902 908 912 920 924 92a 942 948 952 a00 a04 a0a a10 a14 a22 a28 a40 a44 a4a a50 a54 a82 a88 a92 aa0 aa4 aaa
【００７６】 1004 100a 1010 1014 1022 1028 1040 1044 104a 1050 1054 1082 1088 1092 10a0 10a4 10aa 1100 1104 110a 1110 1114 1122 1128 1140 1144 114a 1150 1154 1202 1208 1212 1220 1224 122a 1242 1248 1252 1280 1284 128a 1290 1294 12a2 12a8 1400 1404 140a 1410 1414 1422 1428 1440 1444 144a 1450 1454 1482 1488 1492 14a0 14a4 14aa 1500 1504 150a 1510 1514 1522 1528 1540 1544 154a 1550 1554
【００７７】 2008 2012 2020 2024 202a 2042 2048 2052 2380 2084 208a 2090 2094 20a2 20a8 2102 2108 2112 2120 2124 212a 2142 2148 2152 2200 2204 220a 2210 2214 2222 2228 2240 2244 224a 2250 2254 2282 2288 2292 22a0 22a4 22aa 2402 2408 2412 2420 2424 242a 2442 2448 2452 2480 2484 248a 2490 2494 24a2 24a8 2502 2508 2512 2520 2524 252a 2542 2548 2552 2804 280a 2810 2814 2822 2828 2840 2844 284a 2850 2854 2882 2888 2892 28a0 28a4 28aa 2900 2904 290a 2910 2914 2922 2928 2940 2944 294a 2950 2954 2a02 2a08 2a12 2a20 2a24 2a2a 2a42 2a48 2a52 2a80 2a84 2a8a 2a90 2a94 2aa2 2aa8
【００７８】 400a 4010 4014 4022 4028 4040 4044 404a 4050 4054 4082 4088 4092 40a0 40a4 40aa 4100 4104 410a 4110 4114 4122 4128 4140 4144 414a 4150 4154 4202 4208 4212 4220 4224 422a 4242 4248 4252 4280 4284 428a 4290 4294 42a2 42a8 4400 4404 440a 4410 4414 4422 4428 4440 4444 444a 4450 4454 4482 4488 4492 44a0 44a4 44aa 4500 4504 450a 4510 4514 4522 4528 4540 4544 454a 4550 4554 4802 4808 4812 4820 4824 482a 4842 4848 4852 4880 4884 488a 4890 4894 48a2 48a8 4902 4908 4912 4920 4924 492a 4942 4948 4952 4a00 4a04 4a0a 4a10 4a14 4a22 4a28 4a40 4a44 4a4a 4a50 4a54 4a82 4a88 4a92 4aa0 4aa4 4aaa
【００７９】 テーブルＡ３．リストＣ 8012 8020 8024 802a 8042 8048 8052 8080 8084 808a 8090 8094 80a2 80a8 8102 8108 8112 8120 8124 812a 8142 8148 8152 8200 8204 820a 8210 8214 8222 8228 8240 8244 824a 8250 8254 8282 8288 8292 82a0 82a4 82aa 8402 8408 8412 8420 8424 842a 8442 8448 8452 8480 8484 848a 8490 8494 84a2 84a8 8502 8508 8512 8520 8524 852a 8542 8548 8552 8804 880a 8810 8814 8822 8828 8840 8844 884a 8850 8854 8882 8888 8892 88a0 88a4 88aa 8900 8904 890a 8910 8914 8922 8928 8940 8944 894a 8950 8954 8a02 8a08 8a12 8a20 8a24 8a2a 8a42 8a48 8a52 8a80 8a84 8a8a 8a90 8a94 8aa2 8aa8 9002 9008 9012 9020 9024 902a 9042 9048 9052 9080 9084 908a 9090 9094 90a2 90a8 9102 9108 9112 9120 9124 912a 9142 9148 9152 9200 9204 920a 9210 9214 9222 9228 9240 9244 924a 9250 9254 9282 9288 9292 92a0 92a4 92aa 9402 9408 9412 9420 9424 942a 9442 9448 9452 9480 9484 948a 9490 9494 94a2 94a8 9502 9508 9512 9520 9524 952a 9542 9548 9552 a004 a00a a010 a014 a022 a028 a040 a044 a04a a050 a054 a082 a088 a092 a0a0 a0a4 a0aa a100 a104 a10a a110 a114 a122 a128 a140 a144 a14a a150 a154 a202 a208 a212 a220 a224 a22a a242 a248 a252 a280 a284 a28a a290 a294 a2a2 a2a8 a400 a404 a40a a410 a414 a422 a428 a440 a444 a44a a450 a454 a482 a488 a492 a4a0 a4a4 a4aa a500 a504 a50a a510 a514 a522 a528 a540 a544 a54a a550 a554 a802 a808 a812 a820 a824 a82a a842 a848 a852 a880 a884 a88a a890 a894 a8a2 a8a8 a902 a908 a912 a920 a924 a92a a942 a948 a952 aa00 aa04 aa0a aa10 aa14 aa22 aa28 aa40 aa44 aa4a aa50 aa54 aa82 aa88 aa92 aaa0 aaa4 aaaa
【００８０】 テープルＡ４．リストＤ 11 15 29 41 45 51 55 89 a1 a5 101 105 111 115 129 141 145 151 155 209 221 225 249 281 285 291 295 2a9 401 405 411 415 429 441 445 451 455 489 4a1 4a5 501 505 511 515 529 541 545 551 555 809 821 825 849 881 885 891 895 8a9 909 921 925 949 a01 a05 a11 a15 a29 a41 a45 a51 a55 a89 aa1 aa5
【００８１】 1005 1011 1015 1029 1041 1045 1051 1055 1089 10a1 10a5 1101 1105 1111 1115 1129 1141 1145 1151 1155 1209 1221 1225 1249 1281 1285 1291 1295 12a9 1401 1405 1411 1415 1429 1441 1445 1451 1455 1489 14a1 14a5 1501 1505 1511 1515 1529 1541 1545 1551 1555
【００８２】 2009 2021 2025 2049 2081 2085 2091 2095 20a9 2109 2121 2125 2149 2201 2205 2211 2215 2229 2241 2245 2251 2255 2289 22a1 22a5 2409 2424 2445 2449 2481 2485 2491 2495 24a9 2509 2521 2525 2549 2801 2805 2811 2815 2829 2841 2845 2851 2855 2889 28a1 28a5 2901 2905 2911 2915 2929 2941 2945 2951 2955 2a09 2a21 2a25 2a49 2a81 2a85 2a91 2a95 2aa9
【００８３】 テープルＡ５．リストＥ 4011 4015 4029 4041 4045 4051 4055 4089 40a1 40a5 4101 4105 4111 4115 4129 4141 4145 4151 4155 4209 4221 4225 4249 4281 4285 4291 4295 42a9 4401 4405 4411 4415 4429 4441 4445 4451 4455 4489 44a1 44a5 4501 4505 4511 4515 4529 4541 4545 4551 4555 4809 4821 4825 4849 4881 4885 4891 4895 48a9 4909 4921 4925 4949 4a01 4a05 4a11 4a15 4a29 4a41 4a45 4a51 4a55 4a89 4aa1 4aa5
【００８４】 5005 5011 5015 5029 5041 5045 5051 5055 5089 50a1 50a5 5101 5105 5111 5115 5129 5141 5145 5151 5155 5209 5221 5225 5249 5281 5285 5291 5295 52a9 5401 5405 5411 5415 5429 5441 5445 5451 5455 5489 54a1 54a5 5501 5505 5511 5515 5529 5541 5545 5551 5555
【００８５】 テーブルＡ６．リストＦ 8021 8025 8049 8081 8085 8091 8095 80a9 8109 8121 8125 8149 8201 8205 8211 8215 8229 8241 8245 8251 8255 8289 82a1 82a5 8409 8421 8425 8449 8481 8485 8491 8495 84a9 8509 8521 8525 8549 8801 8805 8811 8815 8829 8841 8845 8851 8855 8889 88a1 88a5 8901 8905 8911 8915 8929 8941 8945 8951 8955 8a09 8a21 8a25 8a49 8a81 8a85 8a91 8a95 8aa9 9009 9021 9025 9044 9081 9085 9091 9095 90a9 9109 9121 9125 9149 9201 9205 9211 9215 9229 9241 9245 9251 9255 9289 92a1 92a5 9409 9421 9425 9449 9481 9485 9491 9495 94a9 9509 9521 9525 9549 a005 a011 a015 a029 a041 a045 a051 a055 a089 a0a1 a0a5 a101 a105 a111 a115 a129 a141 a145 a151 a155 a209 a221 a225 a249 a281 a285 a291 a295 a2a9 a401 a405 a411 a415 a429 a441 a445 a451 a455 a489 a4a1 a4a5 a501 a505 a511 a515 a529 a541 a545 a551 a555 a809 a821 a825 a849 a881 a885 a891 a895 a8a9 a909 a921 a925 a949 aa01 aa05 aa11 aa15 aa29 aa41 aa45 aa51 aa55 aa89 aaa1 aaa5
【００８６】付表Ｂ 図１９のコードは、状態に従属する態様において、ユー
ザが入力する８ビツト情報を、コード化された１０ビツ
トに一度に翻訳するものである。コード化する目的のた
めに用いられる３つのリストがあり、これらのコードワ
ードのリストは、リストＡＢ、リストＥ及びリストＦＧ
と名付けられている。
【００８７】リストＡＢは、或る種のランレングス拘束
を満足させ、かつ、図１９に示した状態Ａ、またはＢか
ら、状態Ｅ、Ｆ、Ｇ、またはＨへの通路に対応するＮＲ
Ｚフオーマツトの１０ビツト格子行列のリストである。
リストＡＢは、１６進法でリストされた２９３個の行列
を含んでいる。リストＡＢ中の２９３個の行列の２５６
個のサブセツトと、ユーザが入力する２５６個の８ビツ
ト・バイトとの任意の１対１マツプは、状態Ａ、または
Ｂにおけるエンコーダのマツピングとして使用し、この
反転マツプは、ビテルビ検出器が状態Ａ、またはＢから
の行列を表示した時に、デコーダ・マツピングとして使
用する。各コードワードのＮＲＺ「１」のモジユロ４の
数と、各コードワードの最後のビツトとは、下記のテー
ブルＢ−１に示されたように次のエンコーダ状態を決定
する。
【００８８】状態Ｃ、またはＤに対する行列のリスト
は、リストＡＢ中の行列のビツト的な補数を取ることに
よつて得られる。再言すると、リストの２５６個のサブ
セツトと、ユーザが入力する２５６個のバイトとの組み
合わせの任意の１対１マツプは、状態Ｃ、またはＤにお
けるコード化の目的のために使用する。各コードワード
におけるＮＲＺ「１」モジユロ４の数と、各コードワー
ドの最後のビツトとは、下記のテーブルＢ−２の中に示
されている次のエンコーダ状態を決定する。
【００８９】リストＡＢの中の行列の例は、３ｂｄ（１
６進法）＝１１ １０１１ １１０１（２進法）であ
る。ＮＲＺ「１」の数は、８＝０（モジユロ４）であ
り、かつ、最後のビツトは１なので、次の状態は、状態
Ｇである。補数的な行列、０００１００ ００１０は、
状態Ｃ、またはＣから状態Ｆへの通路である。
【００９０】リストＥは、或る種のランレングス拘束を
満足させ、かつ、図１９に示した状態Ｅから、状態Ａ、
Ｂ、Ｃ、またはＤへの通路に対応するＮＲＺフオーマツ
トにおける１０ビツト格子行列のリストである。リスト
Ｅは、リストＥ中の２９４個の行列の２５６個のサブセ
ツトと、ユーザが入力する２５６個の８ビツト・バイト
との任意の１対１マツプは、エンコーダのマツピングと
して使用し、そして、反転したマツプは、ビテルビ検出
器が状態Ｅから供給された行列を表示した時に、デコー
ダのマツピングとして使用する。各コードワードの中の
ＮＲＺ「１」のモジユロ４の数と、各コードワードの最
後のビツトとは、下記のテーブルＢ−３に示されたよう
な次のエンコーダ状態を決定する。
【００９１】状態Ｈのための行列のリストは、リストＥ
の中の行列のビツト的補数を取ることによつて得られ
る。再言すると、このリストのサブセツトと、ユーザが
入力する２５６個の８ビツト・バイトとの組み合わせの
任意の１対１マツプは、状態Ｈにおけるコーデイング目
的のために使用する。各コードワード中のＮＲＺ「１」
のモジユロ４の数と、各コードワードの最後のビツトと
は、下記のテーブルＢ−４において示されたように次の
エンコーダ状態を決定する。
【００９２】リストＦＧは、或る種のランレングス拘束
を満足させ、かつ、図１９の状態Ｆ、またはＧから、状
態Ａ、Ｂ、Ｃ、またはＤへの通路に対応するＮＲＺフオ
ーマツトの１０ビツト格子行列のリストである。リスト
ＦＧは、１６進法でリストされた２９２個の行列を含ん
でいる。リストＦＧにおける２９２個の行列の２５６個
のサブセツトと、ユーザが入力する２５６個の８ビツト
・バイトとの任意の１対１マツプは、エンコーダのマツ
ピングに使用し、そして、この反転マツプは、ビテルビ
検出器が状態Ｆ、またはＧから供給された行列を表示し
た時にデコーダ・マツピングとして使用する。各コード
ワード中のＮＲＺ「１」のモジユロ４の数と、格コード
ワードの最後のビツトは、下記のテーブルＢ−５におい
て示されたように、次のエンコーダ状態を決定する。
【００９３】 テーブルＢ−１： 状態ＡまたはＢに対する次の状態 ＮＲＺ「１」のモジユロ４の数 コードワードの最後のビツト 次の状態 ０ ０ Ｆ ０ １ Ｇ １ １ Ｅ ３ ０ Ｈ
【００９４】 テーブルＢ−２： 状態ＣまたはＤに対する次の状態 ＮＲＺ「１」のモジユロ４の数 コードワードの最後のビツト 次の状態 ２ ０ Ｆ ２ １ Ｇ ３ １ Ｅ １ ０ Ｈ
【００９５】 テーブルＢ−３： 状態Ｅに対する次の状態 ＮＲＺ「１」のモジユロ４の数 コードワードの最後のビツト 次の状態 １ ０ Ａ １ １ Ｂ ３ ０ Ｃ ３ １ Ｄ
【００９６】 テーブルＢ−４： 状態Ｈに対する次の状態 ＮＲＺ「１」のモジユロ４の数 コードワードの最後のビツト 次の状態 ３ ０ Ａ ３ １ Ｂ １ ０ Ｃ １ １ Ｄ
【００９７】 テーブルＢ−５： 状態ＦまたはＧに対する次の状態 ＮＲＺ「１」のモジユロ４の数 コードワードの最後のビツト 次の状態 ２ ０ Ａ ２ １ Ｂ ０ １ Ｃ ０ ０ Ｄ
【００９８】 テーブル５．リストＡＢ 43 45 49 4b 4d 4e 51 53 55 56 59 5a 5c 5e 61 63 65 66 69 6a 6c 6e 71 72 74 76 7a 85 89 8b 8d 8e 91 93 95 96 99 9a 9c 9e a1 a3 a5 a6 a9 aa ac ae b1 b2 b4 b6 ba bc c3 c5 c6 c9 ca cc ce d1 d2 d4 d6 da dc e1 e2 e4 e6 ea ec f2 f4 109 10b 10d 10e 111 113 115 116 119 11a 11c 11e 121 123 125 126 129 12a 12c 12e 131 132 134 136 13a 13c 143 145 146 149 14a 14c 14e 151 152 154 156 15a 15c 161 162 164 166 16a 16c 172 174 17b 185 186 189 18a 18c 18e 191 192 194 196 19a 19c 1a1 1a2 1a4 1a6 1aa 1ac 1b2 1b4 1bb 1bd 1c2 1c4 1c6 1ca 1cc 1d2 1d4 1db 1dd 1e2 1e4 1eb 1ed 211 213 215 216 219 21a 21c 21e 221 223 225 226 229 22a 22c 22e 231 232 234 236 23a 23c 243 245 246 249 24a 24c 24e 251 252 254 256 25a 25c 261 262 264 266 26a 26c 272 274 27b 285 286 289 28a 28c 28e 291 292 294 296 29a 29c 2a1 2a2 2a4 2a6 2aa 2ac 2b2 2b4 2bb 2bd 2c2 2c4 2c6 2ca 2cc 2d2 2d4 2db 2dd 2e2 2e4 2eb 2ed 2f3 2f5 309 30a 30c 30e 311 312 314 316 31a 31c 321 322 324 326 32a 32c 332 334 33b 33d 342 344 346 34a 34c 352 354 35b 35d 362 364 36b 36d 373 375 379 37b 384 386 38a 38c 392 394 39b 39d 3a2 3a4 3ab 3ad 3b3 3b5 3b9 3bb 3bd
【００９９】 テーブル６．リストＥ 43 45 46 49 4a 4c 51 52 54 5b 5d 5e 61 62 64 6b 6d 6e 73 75 76 79 7a 85 86 89 8a 8c 91 92 94 9b 9d 9e a1 a2 a4 ab ad ae b3 b5 b6 b9 ba bc c2 c4 cb cd ce d3 d5 d6 d9 da dc e3 e5 e6 e9 ea ec f1 f2 f4 109 10a 10c 111 112 114 11b 11d 11e 121 122 124 12b 12d 12e 133 135 136 139 13a 13c 142 144 14b 14d 14e 153 155 156 159 15a 15c 163 165 166 169 16a 16c 171 172 174 17b 184 18b 18d 18e 193 195 196 199 19a 19c 1a3 1a5 1a6 1a9 1aa 1ac 1b1 1b2 1b4 1bb 1bd 1c3 1c5 1c6 1c9 1ca 1cc 1d1 1d2 1d4 1db 1dd 1de 1e1 1e2 1e4 1eb 1ed 1ee 211 212 214 21b 21d 21e 221 222 224 22b 22d 22e 233 235 236 239 23a 23c 242 244 24b 24d 24e 253 255 256 259 25a 25c 263 265 266 269 26a 26c 271 272 274 27b 284 28b 28d 28e 293 295 296 299 29a 29c 2a3 2a5 2a6 2a9 2aa 2ac 2b1 2b2 2b4 2bb 2bd 2c3 2c5 2c6 2c9 2ca 2cc 2d1 2d2 2d4 2db 2dd 2de 2e1 2e2 2e4 2eb 2ed 2ee 2f3 2f5 2f6 30b 30d 30e 313 315 316 319 31a 31c 323 325 326 329 32s 32c 331 332 334 33b 33d 343 345 346 349 34a 34c 351 352 354 35b 35d 35e 361 362 364 36b 36d 36e 373 375 376 379 37a 385 386 389 38a 38c 391 392 394 39b 39d 39e 3a1 3a2 3a4 3ab 3ad 3ae 3b3 3b5 3b6 3b9 3ba 3bc
【０１００】 テーブル７．リストＦＧ 42 44 4b 4d 4e 53 55 56 59 5a 5c 63 65 66 69 6a 6c 71 72 74 7b 84 8b 8d 8e 93 95 96 99 9a 9c a3 a5 a6 a9 aa ac b1 b2 b4 bb bd c3 c5 c6 c9 ca cc d1 d2 d4 db dd de e1 e2 e4 eb ed ee f3 f5 f6 10b 10d 10e 113 115 116 119 11a 11c 123 125 126 129 12a 12c 131 132 134 13b 13d 143 145 146 149 14a 14c 151 152 154 15b 15d 15e 161 162 164 16b 16d 16e 173 175 176 179 17a 185 186 189 18a 18c 191 192 194 19b 19d 19e 1a1 1a2 1a4 1ab 1ad 1ae 1b3 1b5 1b6 1b9 1ba 1bc 1c2 1c4 1cb 1cd 1ce 1d3 1d5 1d6 1d9 1da 1dc 1e3 1e5 1e6 1e9 1ea 1ec 213 215 216 219 21a 21c 223 225 226 229 22a 22c 231 232 234 23b 23d 243 245 246 249 24a 24c 251 252 254 25b 25d 25e 261 262 264 26b 26d 26e 273 275 276 279 27a 285 286 289 28a 28c 291 292 294 29b 29d 29e 2a1 2a2 2a4 2ab 2ad 2ae 2b3 2b5 2b6 2b9 2ba 2bc 2c2 2c4 2cb 2ce 2ce 2d3 2d5 2d6 2d9 2da 2dc 2e3 2e5 2e6 2e9 2ea 2ec 2f1 2f2 2f4 309 30a 30c 311 312 314 31b 31d 31e 324 322 324 32b 32d 32e 333 335 336 339 33a 33c 342 344 34b 34d 34e 353 355 356 359 35a 35c 363 365 366 369 36a 36c 371 372 374 37b 384 38b 38d 38e 393 395 396 399 39a 39c 3a3 3a5 3a6 3a9 3aa 3ac 3b1 3b2 3b4 3bb 3bd
【０１０１】
【発明の効果】本発明に従つて、高いコード比率のラン
レングス制限格子コードを発生し、拘束されたチヤネル
入力を有する部分応答チヤネルの出力行列の間の最小距
離を増加する検出器を設計する方法及び装置が与えられ
る。
【図面の簡単な説明】
【図１】エンコーダと、ノイズで汚染された部分応答チ
ヤネルと、検出器と、デコーダとで構成された従来のデ
ータ・ストレージ・システムのブロツク図である。
【図２】ｄ＝１で、チヤネルが従来のＥＰＲ４（１＋Ｄ
−Ｄ2−Ｄ3）入力制限チヤネルであるような、（ｄ，
ｋ）ランレングス制限コードのための組み合わされた従
来のビテルビ検出器格子を示すブロツク図である。
【図３】図２に示した従来のビテルビ検出器格子のため
の最小距離の行列を示す図である。
【図４】磁気記録に関する従来のダイコード（１−Ｄ）
部分応答チヤネルの部分応答最大確度を検出するための
最小距離の行列を示す図である。
【図５】光学記録に関する従来のＰＲ１（１＋Ｄ）部分
応答チヤネルの部分応答最大確度を検出するための最小
距離の行列を示す図である。
【図６】図２の格子構造の６つの状態が、本発明に従つ
て、どのようにして１２の状態を得るために修正される
かを説明するための図である。
【図７】本発明に従つて、ＮＲＺＩ「１」の偶数位置の
パリテイを追跡するための時間的に変化するモジユロ２
格子を示す図である。
【図８】図６の格子の１２の状態が、本発明に従つて、
どのようにして各１６ビツト・ブロツクの最初の４ビツ
トにおいて、時間的に変化する格子状態に形成されるか
を説明するための図である。
【図９】図６の格子の１２の状態が、本発明に従つて、
どのようにして各１６ビツト・ブロツクの最後の４ビツ
トにおいて、時間的に変化する格子状態に形成されるか
を説明するための図である。
【図１０】本発明に従つたモジユロ２のＥＰＲ４コード
に対して、３状態のコード比率、１０／１６のエンコー
ダを模式的に表示した図である。
【図１１】ダイコード（１−Ｄ）格子の２つの状態が、
８個の状態を得るために、本発明に従つて、どのように
して修正されるかを説明するための図である。
【図１２】（１＋Ｄ）ＰＲ１格子の２つの状態が、８個
の状態を得るために、本発明に従つて、どのようにして
修正されるかを説明するための図である。
【図１３】図１１及び図１２に示したタイプの格子を簡
略化して示す図である。
【図１４】図１１のダイコード（１−Ｄ）格子に関し
て、最小距離のエラー事象を示す図である。
【図１５】図１２の（１＋Ｄ）ＰＲ１格子に関して、最
小距離のエラー事象を示す図である。
【図１６】本発明に従つて、図１１に示した（１−Ｄ）
格子に関して、最小距離の決定を事前バイアスするため
の回路図である。
【図１７】本発明に従つて、図１２に示した（１＋Ｄ）
格子に関して、最小距離の決定を事前バイアスするため
の回路図である。
【図１８】本発明に従つて、図１１に示した（１−Ｄ）
格子に関して、最小距離の特定の決定を事前バイアスす
るための回路図である。
【図１９】（１−Ｄ）、または（１＋Ｄ）部分応答チヤ
ネルのために、本発明に従つて構成された時間的に変化
するモジユロ４の格子を示す図である。
【図２０】本発明に従つて、時間的に変化するビテルビ
検出器の加算−比較−選択（ＡＣＳ）装置の中に図１６
乃至図１８に示した回路を組み込んだ回路図である。
【符号の説明】
１０、１５ バス １１ エンコーダ １２ 部分応答チヤネル １３ ビテルビ検出器 １４ デコーダ ３０、５０、７０ 事前バイアス回路 ３２、３４、５２、５４、７２、７４ 通路メモリ １００ 加算−比較−選択装置（ＡＣＳ）

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 高いコード比率の格子コードの最大確度
    を検出する方法において、 エンコーダを用いて、入力データを構成するデイジタル
    電気信号の行列をコード化されたビツトの行列にエンコ
    ードするステツプと、 部分応答チヤネルにコード化されたビツトの上記行列を
    入力するステツプと、 ノイズにより汚染されたコード化ビツトに対するチヤネ
    ルの応答を、チヤネルに関連された格子構造のＮ個のコ
    ピーを相互接続することによつて構成されたビテルビ検
    出器に供給するステツプと、 コード化されたビツト行列の最大確度の予測行列を、出
    力行列として与えるために検出器を用いるステツプと、 上記出力行列の間の最小距離を増加するために、コード
    化されたビツトの各行列のモジユロＮの所定の属性を検
    出器により追跡するステツプとを含む格子コードの最大
    確度の検出方法。
  2. 【請求項２】 準カタストロフイ的な行列を除去するべ
    く、上記追跡された所定の属性の或る値だけを周期的に
    許容するために、上記格子構造を時間的に変化するステ
    ツプを含む請求項１に記載の格子コードの最大確度の検
    出方法。
  3. 【請求項３】 所定の属性は、重み付けの所定の行列を
    用いてコード化されたビツトの重み付けの合計のモジユ
    ロＮであることを特徴とする請求項１に記載の格子コー
    ドの最大確度の検出方法。
  4. 【請求項４】 部分応答チヤネルは、特性多項式（１＋
    Ｄ−Ｄ2−Ｄ3）を有し、かつ、所定の属性は、ＮＲＺＩ
    表記法におけるモジユロＮにおいて交番する入力ビツト
    の合計であることを特徴とする請求項１に記載の格子コ
    ードの最大確度の検出方法。
  5. 【請求項５】 上記モジユロＮにおけるＮは２であるこ
    とを特徴とする請求項４に記載の格子コードの最大確度
    の検出方法。
  6. 【請求項６】 部分応答チヤネルは、特性多項式（１−
    Ｄ）を持ち、かつ、所定の属性は、ＮＲＺ表記法におい
    て連続する入力ビツトの動作中のデイジタル値の和であ
    ることを特徴とする請求項１に記載の格子コードの最大
    確度の検出方法。
  7. 【請求項７】 ｎは負でない整数であり、かつ、部分応
    答チヤネルが形式（１−Ｄ）のｎ個のチヤネルにデイン
    ターリーブされた場合、部分応答チヤネルは特性多項式
    （１−Ｄn）を持つことを特徴とする請求項６に記載の
    格子コードの最大確度の検出方法。
  8. 【請求項８】 部分応答チヤネルは、特性多項式（１＋
    Ｄ）を持ち、かつ、所定の属性は、偶数のインデツクス
    位置の入力ビツトを加算し、奇数のインデツクス位置の
    入力ビツトを減算することによつて得られたＮＲＺ表記
    法における連続した入力ビツトのデイジタル値の和であ
    ることを特徴とする請求項１に記載の格子コードの最大
    確度の検出方法。
  9. 【請求項９】 ｎは負でない整数であり、部分応答チヤ
    ネルが形式（１＋Ｄ）のｎ個のチヤネルにデインターリ
    ーブされた場合、部分応答チヤネルは特性多項式（１−
    Ｄn）を持つことを特徴とする請求項８に記載の格子コ
    ードの最大確度の検出方法。
  10. 【請求項１０】 検出器による最小距離の決定を必要と
    する二次行列を含まない格子構造中の格子行列からコー
    ド化されたビツト行列を選択するステツプを含む請求項
    １に記載の格子コードの最大確度の検出方法。
  11. 【請求項１１】 １対の最小距離の二次行列のペアーを
    含む格子行列を格子構造中で識別するステツプと、 各ペアーの内のただ１つだけの二次行列に適合する検出
    器を事前バイアスするステツプと、 格子コード中の各対から、適合された二次行列だけを使
    用するステツプとを含む請求項１に記載の格子コードの
    最大確度の検出方法。
  12. 【請求項１２】 検出器によつて最小距離の決定を必要
    とする二次行列を含まない格子構造の格子行列から幾つ
    かのコード化されたビツトの行列を選択するステツプ
    と、 最小距離の二次行列を含む他の格子行列を格子構造の中
    に与えるステツプと、 上記他の格子行列の各行列中のただ１つの二次行列に適
    合する検出器を事前バイアスするステツプと、 適合された二次行列を含む格子行列と、二次行列を持た
    ない格子行列との組み合わせを用いた格子コードを形成
    するステツプとを含む請求項１に記載の格子コードの最
    大確度の検出方法。
  13. 【請求項１３】 部分応答チヤネルを介して転送される
    デイジタル電気信号の出力行列の間の最小距離を増加す
    るための格子構造及び関連する格子コードを形成する方
    法において、 チヤネルの入力行列を、選択された整数値のモジユロＮ
    にマツプする重み付け関数を事前に選択するステツプ
    と、 夫々のチヤネル状態がチャネル状態と、重み付け関数の
    特定の値との組み合わせを表わすｍ×ｎの状態を有する
    修正ビテルビ検出器のための修正格子構造を形成するた
    めに、各チヤネル状態が、部分応答チヤネルへの最も新
    しい入力を表わしているｍ個のチヤネル状態を持つＮ個
    のビテルビ検出器を相互接続するステツプと、 修正検出器における共通状態において開始したノイズの
    ない出力行列のペアーが最小距離において再併合しない
    ことを保証することによつて、出力行列の間の最小距離
    を増加するようにＮの値とチヤネル入力行列及び修正検
    出器の拘束を決定するステツプとを含む格子構造及び格
    子コードを形成する方法。
  14. 【請求項１４】 選択された状態及び信号エツジが削除
    される修正格子構造を通る通路に対応する二次行列を使
    用し、かつ、チヤネル入力行列のための拘束を組み込む
    格子コード１として選択するステツプを含む請求項１３
    に記載の格子構造及び格子コードを形成する方法。
  15. 【請求項１５】 格子コードから準カタストロフイ的な
    行列を排除するために、 ノイズのない同一のチヤネル出力行列を有する複数の通
    路を排除するための修正された格子構造から選択された
    状態及び／又は信号エツジを削除するステツプと、 修正された格子構造によつて許容された準カタストロフ
    イ的な行列のサブセツトである格子コード１として選択
    するステツプとを含む請求項１３に記載の格子コードを
    形成する方法。
  16. 【請求項１６】 スペクトル無効コードを含むコードを
    必要とせずに、複数の状態を有する部分応答チヤネルの
    出力行列の間の最小距離を増加するための方法におい
    て、 ユーザの入力データを構成するデイジタル電気信号を、
    チヤネルの入力であるエンコードされたビツトの行列に
    エンコードするステツプと、 ＮＲＺ表記法、またはＮＲＺＩ表記法において、エンコ
    ードされた行列の各々を整数値のモジユロＮにマツプす
    る重み付け関数を事前に選択するステツプと、 修正ビテルビ検出器中の各格子状態が対応するチヤネル
    状態と、重み付け関数の対応する値とに関連されている
    ような複数個の格子状態のＮ倍の格子状態を持つ修正ビ
    テルビ検出器を形成するために、各ビテルビ検出器が複
    数個の格子状態を持つているＮ個のビテルビ検出器を相
    互接続するステツプと、 修正ビテルビ検出器中の共通状態から生じた最小距離の
    行列が異なつた検出器状態になることを保証するＮの値
    と、チヤネル入力及び検出器の拘束とを決定するステツ
    プと、 ノイズのない同一のサンプル値を持つ複数の通路を排除
    するために、格子状態から生じた格子状態及び／又は信
    号エツジを修正ビテルビ検出器から除去するステツプ
    と、 修正ビテルビ検出器の通過を許容された通路に対応する
    非準カタストロフイ的な行列のサブセツトであるコード
    を選択するステツプとを含む部分応答チヤネルの出力信
    号行列の間の最小距離の増加方法。
  17. 【請求項１７】 高いレートの格子コードの最大確度検
    出装置において、 入力データを構成するデイジタル電気信号の行列を、コ
    ード化されたビツトの行列にエンコードするエンコーダ
    と、 格子構造を有し、かつ、コード化されたビツトの上記行
    列に対するチヤネルの応答を発生する部分応答チヤネル
    と、 格子構造のＮ個のコピーを相互接続することによつて構
    成されたビテルビ検出器であつて、ノイズで汚染された
    上記チヤネルの応答を受け取り、上記出力行列間の最大
    距離を増加するために、出力行列としてコード化された
    ビツトの行列の最大確度の予測行列を発生し、かつ、コ
    ード化されたビツトのモジユロＮの各行列の所定の属性
    を追跡するビテルビ検出器とを含む格子コードの最大確
    度検出装置。
  18. 【請求項１８】 準カタストロフイ的な行列を除去する
    ために、上記追跡された属性の或る値だけを周期的に許
    容するために、上記格子構造を時間的に変化する手段を
    含む請求項１７に記載の格子コードの最大確度検出装
    置。
  19. 【請求項１９】 コード化されたビツトの行列は、検出
    器による最小距離の決定を必要とする行列なしで、格子
    構造の行列からの行列であることを含む請求項１７に記
    載の格子コードの最大確度検出装置
  20. 【請求項２０】 格子構造は１対の最小距離の二次行列
    を含む格子行列を有し、そして、 格子コード中で使用するために、各対のただ１つの二次
    行列だけを許容する検出器を事前バイアスする回路を含
    むことを特徴とする請求項１７に記載の格子コードの最
    大確度検出装置。
  21. 【請求項２１】 コード化されたビツトの幾つかの行列
    は、検出器による最小距離の決定を必要とする１対の二
    次行列を含み、コード化されたビツトの他の行列は、上
    記二次行列を含まないことと、そして、二次行列を含む
    二次行列と上記二次行列を含まない行列との組み合わせ
    を使用することによつて、格子コードを構成するため
    に、各二次行列のぺアー中の二次行列の１方に適合する
    検出器を事前バイアスする回路を含むことを特徴とする
    請求項１７に記載の格子コードの最大確度検出装置。
JP5051000A 1992-04-15 1993-03-11 格子コードの最大確度の検出方法及び装置 Expired - Fee Related JP2721781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US869286 1986-06-02
US07/869,286 US5257272A (en) 1992-04-15 1992-04-15 Time-varying modulo N trellis codes for input restricted partial response channels

Publications (2)

Publication Number Publication Date
JPH0629867A true JPH0629867A (ja) 1994-02-04
JP2721781B2 JP2721781B2 (ja) 1998-03-04

Family

ID=25353265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5051000A Expired - Fee Related JP2721781B2 (ja) 1992-04-15 1993-03-11 格子コードの最大確度の検出方法及び装置

Country Status (2)

Country Link
US (1) US5257272A (ja)
JP (1) JP2721781B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2693256B2 (ja) * 1990-05-25 1997-12-24 富士通株式会社 記録装置用ビタビ等化器及び記録装置
US5862192A (en) * 1991-12-31 1999-01-19 Lucent Technologies Inc. Methods and apparatus for equalization and decoding of digital communications channels using antenna diversity
CA2083304C (en) * 1991-12-31 1999-01-26 Stephen R. Huszar Equalization and decoding for digital communication channel
JP3042182B2 (ja) * 1992-05-29 2000-05-15 日本電気株式会社 再生データ検出方式
US5651032A (en) * 1993-11-04 1997-07-22 Kabushiki Kaisha Toshiba Apparatus and method for trellis decoder
GB9324918D0 (en) * 1993-12-04 1994-01-26 Hewlett Packard Ltd High-density data recording
US5539757A (en) * 1993-12-22 1996-07-23 At&T Corp. Error correction systems with modified Viterbi decoding
US5497384A (en) * 1993-12-29 1996-03-05 International Business Machines Corporation Permuted trellis codes for input restricted partial response channels
US5485472A (en) * 1994-05-16 1996-01-16 International Business Machines Corporation Trellis codes with algebraic constraints for input restricted partial response channels
JP3558306B2 (ja) * 1994-07-26 2004-08-25 パイオニア株式会社 多層記録ディスク及びこれを用いた記録／再生システム
US5537424A (en) * 1994-08-12 1996-07-16 International Business Machines Corporation Matched spectral null codes with partitioned systolic trellis structures
US5548600A (en) * 1994-08-12 1996-08-20 International Business Machines Corporation Method and means for generating and detecting spectrally constrained coded partial response waveforms using a time varying trellis modified by selective output state splitting
US6088183A (en) * 1994-11-10 2000-07-11 Seagate Peripherals, Inc. Arcuate scan read/write assembly
US5646950A (en) * 1994-11-18 1997-07-08 Seagate Technology, Inc. Matched spectral null codes for partial response channels
US5691993A (en) * 1995-06-07 1997-11-25 Seagate Technology, Inc. Rate 4/5 trellis code for PR4 channels with improved error propagation
US5521945A (en) * 1995-06-30 1996-05-28 Quantum Corporation Reduced complexity EPR4 post-processor for sampled data detection
US5790571A (en) * 1995-12-11 1998-08-04 Seagate Technology, Inc. Coding data in a disc drive according to a code having desired algebraic characteristics
US6233289B1 (en) 1996-07-17 2001-05-15 Seagate Technolgy, Inc. High rate trellis code for partial response channels
US6016330A (en) * 1996-10-18 2000-01-18 International Business Machines Corporation Encoding and detection of balanced codes
US5938790A (en) * 1997-03-04 1999-08-17 Silicon Systems Research Ltd. Sequence error event detection and correction using fixed block digital sum codes
US6032284A (en) * 1997-03-12 2000-02-29 Cirrus Logic, Inc. Trellis coding system for disc storage systems
JP3951441B2 (ja) * 1998-04-28 2007-08-01 ソニー株式会社 符号状態判定方法および符号化装置
US6185173B1 (en) 1998-07-31 2001-02-06 Cirrus Logic, Inc. Sampled amplitude read channel employing a trellis sequence detector matched to a channel code constraint and a post processor for correcting errors in the detected binary sequence using the signal samples and an error syndrome
US6400288B1 (en) 1998-09-22 2002-06-04 Seagate Technology Llc Method and apparatus for generating code words with shifted tribit error protection
US7016428B1 (en) 1998-11-14 2006-03-21 Stmicroelectronics Asia Pacific Pte Ltd. Methods of efficient implementation of trellis based spectral shaping with lookahead
KR100324742B1 (ko) * 1999-01-14 2002-02-20 구자홍 인코더의 코드 할당 방법
US6275458B1 (en) * 1999-02-18 2001-08-14 Terrence L. Wong Method and apparatus for reading and writing a multi-level signal from an optical disc
US6553541B1 (en) * 1999-04-14 2003-04-22 Texas Instruments Incorporated Reduced-complexity sequence detection
US6480984B1 (en) * 1999-06-23 2002-11-12 Agere Systems Inc. Rate (M/N) code encoder, detector, and decoder for control data
US6732328B1 (en) * 1999-07-12 2004-05-04 Maxtor Corporation Two stage detector having viterbi detector matched to a channel and post processor matched to a channel code
US6385255B1 (en) 1999-08-06 2002-05-07 Calimetrics, Inc. Coding system and method for partial response channels
US6691278B1 (en) 1999-10-13 2004-02-10 Maxtor Corporation Detecting errors in coded bit strings
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6795511B1 (en) 2000-09-27 2004-09-21 Storage Technology Corporation Method for reducing the sensitivity of a maximum likelihood detection trellis to channel variations
US6373906B1 (en) * 2000-10-26 2002-04-16 International Business Machines Corporation Method and apparatus for Viterbi detection of generalized partial response signals including two-way add/compare/select for improved channel speed
US6377635B1 (en) * 2000-10-26 2002-04-23 International Business Machines Corporation Method and apparatus for viterbi detection of generalized partial response signals using partial matched filter and matched filter metrics
US7830630B2 (en) * 2001-06-28 2010-11-09 Stmicroelectronics, Inc. Circuit and method for detecting the phase of a servo signal
US6910177B2 (en) * 2001-12-21 2005-06-21 Texas Instruments Incorporated Viterbi decoder using restructured trellis
US7170946B2 (en) * 2002-03-04 2007-01-30 Lucent Technologies Inc. System and method for reviving catastrophic codes
US7225392B2 (en) * 2002-03-04 2007-05-29 Lucent Technologies Inc. Error correction trellis coding with periodically inserted known symbols
US7123668B2 (en) * 2002-09-23 2006-10-17 Agere Systems Inc. Simple detector and method for QPSK symbols
US7430704B2 (en) * 2003-12-19 2008-09-30 Stmicroelectronics S.R.L. Trellis-based detection process and system
US7849125B2 (en) 2006-07-07 2010-12-07 Via Telecom Co., Ltd Efficient computation of the modulo operation based on divisor (2n-1)
US8271863B2 (en) * 2006-10-18 2012-09-18 Marvell World Trade Ltd. Forward decision aided nonlinear Viterbi detector
CN116052531B (zh) * 2022-05-27 2023-10-20 荣耀终端有限公司 显示基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256251A (ja) * 1988-03-18 1989-10-12 Internatl Business Mach Corp <Ibm> コード化方法
JPH01256252A (ja) * 1988-03-18 1989-10-12 Internatl Business Mach Corp <Ibm> コード化方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786890A (en) * 1987-07-28 1988-11-22 International Business Machines Corporation Method and apparatus for implementing a PRML code
US4945538A (en) * 1988-11-14 1990-07-31 International Business Machines Corporation Method and apparatus for processing sample values in a coded signal processing channel
US5136593A (en) * 1989-10-30 1992-08-04 Carnegie-Mellon University Apparatus and method for fixed delay tree search

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256251A (ja) * 1988-03-18 1989-10-12 Internatl Business Mach Corp <Ibm> コード化方法
JPH01256252A (ja) * 1988-03-18 1989-10-12 Internatl Business Mach Corp <Ibm> コード化方法

Also Published As

Publication number Publication date
JP2721781B2 (ja) 1998-03-04
US5257272A (en) 1993-10-26

Similar Documents

Publication Publication Date Title
JP2721781B2 (ja) 格子コードの最大確度の検出方法及び装置
US6297753B1 (en) Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon
US5382955A (en) Error tolerant thermometer-to-binary encoder
CA1059636A (en) Apparatus and method employing modified zero modulation data code
US4677421A (en) Digital information signal encoding method with reduced run length and improved self-clocking
KR101244580B1 (ko) 코더, 및 제약 ｄ＝1,ｒ＝2를 갖는 패리티 상보적 워드할당에 의한 코드의 코딩방법
EP1168331B1 (en) Signal demodulating method and signal demodulating apparatus
US20010010048A1 (en) Data structure for search
EP0059224B1 (en) System for coding and decoding binary data
KR100490450B1 (ko) 양으로 바이어스된 차동 기준 입력을 가지는아날로그/디지털 변환기
US6559779B2 (en) Data encoding method, apparatus, and storage medium
EP0090047B1 (en) Encoding and decoding system for binary data
JPH0233221A (ja) コード変換装置と復号装置
Yu et al. Information in morphological characters
KR20020086754A (ko) 일련의 엠-비트 정보어의 변조신호로의 변환방법
JP3313928B2 (ja) データ変調方法及びその装置
Angus Efficient algorithms for look-ahead sigma-delta modulators
US20040183704A1 (en) Data conversion apparatus and data conversion method
US6014094A (en) DSV control system
US6246349B1 (en) Method and system for compressing a state table that allows use of the state table without full uncompression
US6392566B2 (en) Code modulator and code modulation method
Reja Empirical evaluation of LZW-compressed multiple pattern matching algorithms
WO2018224538A1 (en) Parallel adc circuit
JPH02119434A (ja) 符合化回路及び復合化回路
JP2731881B2 (ja) マーク率設定回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees