KR100324742B1 - 인코더의 코드 할당 방법 - Google Patents

Abstract

본 발명은 인코더의 코드 할당 방법에 관한 것으로 특히, 에러 정정-런렝스 제한 코드를 할당함에 있어 복잡도의 큰 증가없이 코드의 해밍 디스턴스를 확장하여 코드의 에러 정정 능력을 향상시키도록 함에 목적이 있다. 이러한 목적의 본 발명은 n비트의 코드중 '1'사이에 '0'이 하나 이상 존재하는 코드를 추출하는 제1 단계와, 상기에서 추출된 코드를 'Leading Zero' 그룹과 'Leading One' 그룹으로 분할하는 제2 단계와, 상기에서 추출된 코드중 '0'이 4비트 이상 연속으로 시작되거나 끝나는 코드를 제거하여 최종적으로

Description

인코더의 코드 할당 방법{CODE ASSIGNMENT METHOD FOR ENCODER}

본 발명은 에러 정정 기술에 관한 것으로 특히, 디지털 저장 채널에 기록되는 데이터의 런-렝스를 제한하여 에러 정정 능력을 향상시키도록 한 인코더의 코드 할당 방법에 관한 것이다.

일반적인 디지털 통신 시스템은 대부분 대역 제한된 채널을 통하여 데이터를 전송하기 때문에 신호의 저주파 성분이나 고주파 성분이 왜곡될 수 있다.

따라서, 이러한 왜곡에 의하여 발생할 수 있는 에러를 보상하기 위하여 에러 정정 코드(ECC ; Error Correcting Code) 그리고, 연속된 '1'과 '0'의 수(Run-Length)를 제한하기 위한 렁-렝스 제한 코드(RLL ; Run-Length Limited Code)를 필요로 한다.

이렇게 2가지 코딩을 필요로 하는 대표적인 시스템으로는 디지털 자기 기록 시스템을 예로 들 수 있다.

디지털 자기 기록 시스템에서는 채널이 대역 제한 특성을 가지므로 입력 데이터의 저주파 성분과 고주파 성분이 심한 왜곡을 받는다.

따라서, 입력 데이터를 채널의 특성에 맞도록 재배치하기 위해 런-렝스 제한(이하, RLL로 약칭함) 코드를 필요로 하며 또한, 잡음과 채널에 의한 왜곡에 기인한 에러를 정정하기 위해 에러 정정 코드(이하, ECC로 약칭함)를 필요로 하게 된다.

그러나, 내부 코드로서의 RLL 코드와 외부 코드로서의 ECC를 연결하는 구조의 경우 RLL 디코더 자체에서 발생한 에러가 ECC의 성능을 저하시키는 요인이 되기도 한다.

즉, ECC가 채널에 의한 에러뿐만 아니라 RLL 디코더에 의해 발생한 에러까지 정정해야 하므로 때로는 ECC 입력단에서의 에러가 ECC의 한계를 넘어 심한 경우 에러 정정이 전혀 이루어지지 않고 ECC의 특성상 ECC 출력단에서 오히려 입력단보다 에러가 더 커질 수도 있는 단점이 있다.

따라서, 이러한 단점을 개선하여 시스템의 신뢰도를 향상시키기 위하여 EC-RLL 코드가 제안되었다.

EC-RLL 코드는 RLL 코드 자체에 에러 정정 능력을 부가한 것으로, 1980년대 중반부터 연구가 진행되기 시작하여 현재 활발히 연구가 진행되고 있다.

초기에는 콘볼루션 코드의 특성을 이용하여 그 특성을 만족하면서 런-렝스 조건을 충족시키도록 콘볼루션 코드와 결합시키는 방향으로 연구가 진행되었지만 코드 생성 과정이 복잡하여 현재는 트레리스(Trellis) 구조를 이용하여 코드를 할당하는 방향으로 연구가 진행되고 있는 추세이다.

그러나, 종래에는 싱글 에러 정정-런렝스 제한 코드를 구현하는 방향으로 진행되었다.

따라서, 종래에는 복잡도(complexity)의 큰 증가없이 적당한 코드 효율에서 큰 에러 정정 능력을 갖는 EC-RLL 코드에 대한 요구가 증가하게 되었다.

이러한 요구에 부응하기 위하여 본 발명은 에러 정정-런렝스 제한 코드를 할당함에 있어서, 복잡도의 큰 증가없이 코드의 해밍 디스턴스를 확장하여 코드의 에러 정정 능력을 향상시키도록 창안한 인코더의 코드 할당 방법을 제공함에 목적이 있다.

도 1은 본 발명의 실시에 의한 를 위한 격자 구조를 보인 예시도.

도 2는 본 발명의 실시를 위한 동작 순서도.

도 3은 본 발명의 인코더를 보인 블럭도.

도 4 및 도 5는 본 발명에서 효율 1/3,1/4 경우 코드 할당을 보인 예시도.

도 6은 본 발명에서 첫 번째 코드 분할을 보인 표.

도 7은 본 발명에서 최종적으로 코드 할당된 그룹을 보인 표.

* 도면의 주요부분에 대한 부호 설명 *

210 : 롬(ROM)220,230 : 시프트 레지스터

본 발명의 제1 특징은 격자(trellis)의 한단에만 코드를 할당하는 것이 아니라 미리 효율에 따라 할당 가능한 코드를 분류한 다음 격자의 3단까지 런-렝스 조건을 만족하도록 코드를 할당하는 것이다.

본 발명의 제2 특징은 고정된 격자 구조에 코드를 할당하는 방식으로 코드 생성 과정이 간단하다.

본 발명의 제3 특징은 해밍 디스턴스를 '4'이상으로 증가시킬 수 있어 '1비트' 이상의 에러까지도 정정할 수 있도록 에러 정정 능력을 향상시키는 것이다.

따라서, 본 발명은 상기의 목적을 달성하기 위하여 1비트의 데이터(DATA), 이전 스테이트(state) 코드 및 이전 스테이트 인덱스 코드를 어드레스 입력으로 하여 다음 스테이트 코드, 다음 스테이트 인덱스 코드 및 n비트의 코드를 출력하는 롬(ROM)과, 상기의 다음 상태 코드와 다음 인덱스 코드를 각기 시프트하여 상기 롬의 어드레스 라인으로 궤환시키는 제1,제2 시프트 레지스터로 구성함을 특징으로 한다.

또한, 본 발명은 상기의 목적을 달성하기 위하여 n비트의 코드중 '1'사이에 '0'이 하나 이상 존재하는 코드를 추출하는 단계와, 상기에서 추출된 코드를 'Leading Zero' 그룹과 'Leading One' 그룹으로 분할하는 단계와, 상기에서 추출된 코드중 '0'이 4비트 이상 연속으로 시작되거나 끝나는 코드를 제거하여 최종적으로(a로 시작하여 b로 끝나는 코드로서 a,b는 0 또는 1∼4) 그룹으로 분할하는 단계와, 상기에서 분할된 최종 그룹을 이용하여 코드 할당 격자(trellis)를 작성하고 그 작성된 코드 할당 트레리스가 (d,k) 조건을 만족하는지 판단하는 단계와, 상기에서 (d,k) 조건을 만족하는 코드를 격자에 할당하고 해밍 디스턴스를 계산하는 단계와, 상기에서 해밍 디스턴스가 (2n-1)이상인지 판단하는 단계와, 상기에서 해밍 디스턴스가 (2n-1)이상이면 카타스트로픽(catastrophic)한지 판단하는 단계와, 상기에서 카타스트로픽하지 않으면 코드 생성을 종료하는 단계를 수행함을 특징으로 한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

도3 은 본 발명의 실시예를 위한 인코더 장치의 블록도로서 이에 도시한 바와 같이, 데이터(DATA)와 이전 상태 코드 및 이전 인덱스 코드를 어드레스 입력으로 하여 다음 상태 코드, 다음 인덱스 코드 및 n비트 코드를 출력하는 롬(ROM)(210)과, 이 롬(210)의 다음 상태 코드와 다음 인덱스 코드를 각기 시프트하여 상기 롬(210)의 어드레스 라인으로 궤환시키는 시프트 레지스터(220)(230)로 구성한다.

이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

본 발명에서 제안하는 격자(trellis) 구조는 도1 과 같이, 입력 개수가 1개로서 각 스테이트에는 2개의 출력 브랜치와 2개의 입력 브랜치가 존재하도록 한다.

이와같은 격자 구조를 선택하는 이유는 기존의 코드의 경우 대부분 2 스테이트(stage)만으로 해밍 디스턴스가 형성되지만, 본 발명의 경우 3번째 스테이지까지 도착한 후에야 결합하는 두 경로가 발생하므로 입력의 개수가 1비트인 경우에 대해서 다른 형태의 격자보다 큰 해밍 디스턴스를 얻을 수 있기 때문이다.

또한, 본 발명에서 3스테이지까지 코드를 할당하는 이유는 기존의 방법으로 코드를할당할 경우개의 코드중에서 연결 가능한 코드만을 이용해야 하므로 이용 가능한 코드의 개수가 그만큼 줄어 효율이 낮아지기 때문이다.

본 발명에서 EC-RLL 코드를 구현하는 경우 고려할 사항은 다음과 같이 3가지로 요약할 수 있다.

1. 에러 정정 능력을 향상시키기 위해 해밍 디스턴스(Hamming Distance)가 가능한 한 커지도록 코드를 할당한다.

2. '1'사이의 '0'의 개수의 최소값과 최대값(이를 (d,k) 조건이라 함)이 요구된 값을 만족하도록 한다. 특히, 코드 연결 부분에서 이 조건을 어기지 않도록 한다.

3. 카타스트로픽(catastrophic ; 2개의 다른 코드들이 동일한 코드값을 갖는 경우)하지 않도록 한다. 만일, 해밍 디스턴스가 아무리 크더라도 카타스트로픽하게 되면 디코딩 단계에서 큰 에러 전파 특성을 가지므로 에러 정정 능력이 현저히 저하된다.

따라서, 본 발명의 코드 할당 과정을 도2 의 동작 순서도를 참조하여 설명하면 다음과 같다.

본 발명에서 EC-RLL 코드는 효율이 1/n인 경우 해밍 디스턴스는 '2n-1'이 되고 (d,k)는 항상 (1,4)로 고정되도록 하였다.

먼저, 제1 단계는 적절한 'n'의 값을 선택하는 것이다.

이에 따라,개의 n비트 코드가 존재하게 되며 이중에서 '1'사이에 '0'이 적어도 하나 이상 존재하는 코드만을 추출한다.

이와같이 선택된 코드들은 최대 런-렝스(k)에 대한 고려없이 단지 최소 런-렝스(d)만을 만족하는 코드들이다.

이 후, 제2 단계는 제1 단계의 선택 코드들을 '0'으로 시작하는 'Leading Zero' 그룹과 '1'로 시작하는 'Leading One' 그룹으로 나누어 테이블을 작성한다.

예를 들어, n이 '3'부터 '6'까지의 값을 가질 경우 각각의 n값에 대한 코드 그룹은 도6 의 예시도와 같다.

이러한 제2 단계는 (d,k)조건에서 'd'값뿐만 아니라 'k'값도 만족하는 코드를 선별하기 위한 사전 단계이다.

일반적으로개의 코드중에서 (d,k)조건을 만족하는 코드를 찾아내는 일은 n값이 커짐에 따라 상당히 복잡해지지만, 제2 단계를 거침으로써 간단하게 원하는 코드를 선별할 수 있다.

도6 의 표를 살펴보면 다음과 같은 특성이 있음을 알 수 있다.

1) 'n=m' 그룹에서 'Leading Zero' 그룹은 'n=m-1'그룹의 모든 코드에 단지 '0'을 앞에 붙이면 되고 'Leading One' 그룹은 'n= m-1'그룹의 'Leading Zero' 그룹내의 코드앞에 '1'을 붙이면 쉽게 얻을 수 있다는 것을 알 수 있다.

2) ''을 n값에 따른 각 그룹의 코드 개수라고 할 때 ''과 같은 관계가 성립함으로 각 그룹의 코드 개수를 조사함으로써 올바르게 코드를 찾았는가를 쉽게 확인할 수 있다.

이 후, 제3 단계는 제2 단계에서 작성한 도6 과 같은 표에서 '0'이 4비트 이상 연속으로 연결되어 시작하거나 끝나는 코드를 제거하고 다시,,,그룹으로 나누어 도7 과 같은 각 n값에 대한 최종 코드 그룹을 판별한다.

여기서,는 비트 a로 시작하고 비트 b로 끝나는 코드를 말한다.

이러한 제3 단계는 최대 런-렝스를 만족하는 코드를 찾기 위해 필요한 과정으로, 코드간 연결이 가능한가에 대한 고려는 필요없다.

따라서, 3스테이지까지 다른 코드를 할당함으로써 모든 코드를 다 이용할 수 있으므로 이용 가능한 코드의 개수가 다른 EC-RLL 코드에 비해 훨씬 많아짐을 알 수 있다.

이 후, 제4 단계는 도1 과 같은 코드 할당 격자(trellis)에 따라 각 그룹으로부터 코드를 선택하여 코드를 할당한다.

이러한 도1 과 같은 격자 구조는 카타스트로픽(catastrophic)하지 않으면서도 코드 연결 부분에서 (d, k)조건을 만족하도록 코드를 할당하는 것으로, 코드들중에 위첨자가 다르게 표시된 것은 같은 그룹의 다른 코드를 할당해야 함을 의미한다.

상기와 같은 과정으로 코드를 할당한 도1 과 같은 격자 구조를 살펴보면, 첫 번째 단에서 '1'로 끝나는 코드와 '0'으로 끝나는 코드는 각각 서로 다음단의 같은 노드에서 만나게 하였고, 두 번째 단에서는 카타스트로픽을 방지하기 위해와,과에 서로 첫 번째 단의 같은 코드가 할당된 브랜치가 만나게 되므로 다른 코드를 할당하도록 하였다.

따라서, 각 그룹은 2개 이상의 코드를 갖고 있어야 하며 만일, n이 3 또는 4인 경우처럼 각 그룹이 모두 2개 이상의 코드를 가지지 못할 경우 다른 그룹에서 적당히코드를 선택하여야 한다.

그리고, 세 번째 단에서는 다음에 다시 첫 번째 단이 이어지므로 첫 번째 단에서 '1'로 시작하는 노드에는 '0'으로 끝나는 코드가 연결되도록 구성한다.

또한, 본 발명은 도1 과 같은 구조 형태만이 가능한 것이 아니라 상기에서 미리 설명한 3가지 고려 사항만 만족한다면 다른 형태로도 코드를 할당할 수 있다.

이 후, 마지막 제5 단계는 제4 단계에서 생성한 코드의 해밍 디스턴스를 계산하여 디스턴스가 (2n-1)보다 작은 경우 디스턴스가 커지도록 같은 그룹이나 다른 그룹에서 적절히 코드를 선택하여 대체한다.

이러한 제5 단계는 이전 단계에서 코드 그룹 선택시 다른 EC-RLL 코드들처럼 코드간 해밍 디스턴스를 미리 계산하여 디스턴스값에 따라 코드쌍을 구분해 놓는다면 필요하지 않다.

또한, 본 발명은 상기와 같은 과정을 수행하여 코드를 할당하기 위한 인코더를 도3 의 블럭도와 같이 각 스테이트 코드, 몇번째 스테이트인지를 나타내주는 스테이트 인덱스 코드 및 1비트의 데이터에 의해 n비트의 출력 코드와 다음 스테이트와 인덱스를 매핑시키도록 구성함으로써 메모리의 번지로 인덱스, 현재 스테이트 및 데이터의 5비트를 지정하면 n비트의 코드와 다음 스테이트와 인덱스가 데이터로 출력되도록 한다.

반대로, 디코더의 경우에는 콘볼루션 코드와 같은 격자 형태로 표현할 수 있는 코드의 디코딩에 이용되는 일반적인 비터비(Viterbi) 디코더의 구조에 디코딩을 몇번째 스테이트 인덱스에서 시작하는가를 판별하기 위한 블럭을 추가하고 동일한 스테이트일지라도 인덱스에 따라 출력 코드가 다르게 되도록 각각의 코드를 추가로 저장하면 된다.

한편, 본 발명에서 (d,k)=(1,4), 해밍 디스턴스가 각기 5, 7로서 효율이 1/3,1/4인 경우에 대한 코드 할당을 도4 및 도5 에 각기 나타내었다.

우선, 효율 1/3인 경우 즉, n이 3인 경우에는 그룹의 코드 개수가 2개 이상이 되지 않는 그룹이 3개나 되어 예외적인 경우가 많이 발생하게 되는데, 각각의 예외 코드는 '*'로 표시하였다.

따라서, 두 번째단의와, 세 번째 단의이 (d,k) 조건을 어기지 않는 적절한 다른 코드로 대체하였고 첫 번째단의에서 '100'대신에 '010'을 할당한 것은 코드 구현의 마지막 단계인 해밍 디스턴스 계산에서 디스턴스가 '5'보다 작아서 디스턴스를 '5'로 만들기 위한 것이다.

그러나, 상기와 같이 예외가 많은 경우에는 에러 정정 능력이 기존 코드에 비해 크게 향상되지는 않을 것으로 예상되는데, 그 이유는 두 번째 단의에 같은 코드가 들어와서 메트릭 형성이 제대로 이루어지지 않기 때문이다.

그리고,와에 동일한 코드를 할당했는데도 카타스트로픽하지 않는 것은 이 코드 다음에 서로 다른 코드들이 연결되므로 다른 입력에 대해 동일한 코드가 발생할 수 없기 때문이다.

따라서, 효율이 클 경우 즉, n이 작은 경우에는 가용 코드 개수가 작아 많은 예외가 있지만 효율이 낮아지면 이러한 문제는 발생하지 않으므로 본 발명은 효율이 낮은 경우에 보다 구현이 용이하고 성능 향상도 크다고 할 수 있다.

또한, 효율이 1/4인 경우에는그룹만을 제외하고는 모든 그룹이 2개 이상의 코드를 가지고 있으므로 n이 3인 경우보다는 예외가 훨씬 적고 코드 할당이 더 편리하다.

단지, 두 번째 단의에서만 '1001' 대신에 '0010'을 사용하였지만 적당한 다른 그룹의 코드를 선택할 수도 있다.

상기에서 상세히 설명한 바와 같이 본 발명은 해밍 디스턴스를 증가시켜 EC-RLL 코드의 에러 정정 능력을 향상시킬 수 있는 효과가 있다.

또한, 본 발명은 격자 구조에 일정 코드만을 할당하는 것이 아니라 3단까지 다른 코드를 할당하므로 EC-RLL 코드뿐만 아니라 격자(trellis)로 구현되는 어떠한 코드에도 활용이 가능하다.

Claims (3)

1. n비트의 코드중 '1'사이에 '0'이 하나 이상 존재하는 코드를 추출하는 제1 단계와, 상기에서 추출된 코드를 'Leading Zero' 그룹과 'Leading One' 그룹으로 분할하는 제2 단계와, 상기에서 추출된 코드중 '0'이 4비트 이상 연속으로 시작되거나 끝나는 코드를 제거하여 최종적으로(a로 시작하여 b로 끝나는 코드로서 a,b는 0 또는 1∼4) 그룹으로 분할하는 제3 단계와, 상기에서 분할된 최종 그룹으로부터 코드를 선택하여 할당하는 제4 단계와, 상기에서 할당된 코드의 해밍 디스턴스를 계산하는 제5 단계를 수행함을 특징으로 하는 인코더의 코드 할당 방법.
2. 제2항에 있어서, 제4 단계는 최종 그룹을 이용하여 코드 할당 격자(trellis)를 작성하고 그 작성된 코드 할당 트레리스가 (d,k) 조건('1'사이의 연속된 '0'의 개수의 최소값과 최대값)을 만족하는지 판단하는 제1 과정과, 상기에서 (d,k) 조건을 만족하는 코드를 격자에 할당하는 제2 과정으로 이루어지는 것을 특징으로 하는 인코더의 코드 할당 방법.
3. 제2항에 있어서, 제5 단계는 제4 단계에서 할당된 코드의 해밍 디스턴스를 계산하는 제1 과정과, 상기에서 계산된 해밍 디스턴스가 (2n-1)이상인지 판단하는 제2 과정과, 상기에서 해밍 디스턴스가 (2n-1)이상이면 카타스트로픽(catastrophic)한지 판단하는 제3 과정과, 상기에서 카타스트로픽하지 않으면 코드 생성을 종료하는 제4 과정으로 이루어짐을 특징으로 하는 인코더의 코드 할당 방법.