JPH0629616A - 半導体レーザダイオードとその製造方法 - Google Patents
半導体レーザダイオードとその製造方法Info
- Publication number
- JPH0629616A JPH0629616A JP18199292A JP18199292A JPH0629616A JP H0629616 A JPH0629616 A JP H0629616A JP 18199292 A JP18199292 A JP 18199292A JP 18199292 A JP18199292 A JP 18199292A JP H0629616 A JPH0629616 A JP H0629616A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- convex portion
- blocking layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体レーザダイオードの低電流動作及び高出
力動作の安定化のため、空乏層巾を制御することで、漏
れ電流を低減させる。 【構成】内部に電流阻止層１３を有する半導体レーザダ
イオードにおいて、第１図に示すような発光部以外に逆
バイアスの空乏層４０によって電流阻止を行ない、さら
にキャリア注入巾を外部信号で制御し、キャリア密度が
制御される。従ってレーザ発振閾値及び内部発光効率が
任意の値のものとして選択・制御可能になる。
力動作の安定化のため、空乏層巾を制御することで、漏
れ電流を低減させる。 【構成】内部に電流阻止層１３を有する半導体レーザダ
イオードにおいて、第１図に示すような発光部以外に逆
バイアスの空乏層４０によって電流阻止を行ない、さら
にキャリア注入巾を外部信号で制御し、キャリア密度が
制御される。従ってレーザ発振閾値及び内部発光効率が
任意の値のものとして選択・制御可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、低電流（５〜１０ｍ
Ａ）で動作するとともに発振モードを単一に制御でき、
素子内部に電流阻止層を有する。半導体レーザダイオー
ドとその製造方法に関するものであり、特に、注入キャ
リア密度を外部制御できる電流狭窄機能を有する高効
率，高出力動作が可能な、光通信及び光ビーム応用半導
体レーザダイオードに関する。
Ａ）で動作するとともに発振モードを単一に制御でき、
素子内部に電流阻止層を有する。半導体レーザダイオー
ドとその製造方法に関するものであり、特に、注入キャ
リア密度を外部制御できる電流狭窄機能を有する高効
率，高出力動作が可能な、光通信及び光ビーム応用半導
体レーザダイオードに関する。
【０００２】
【従来の技術】レーザダイオードの低電流動作，単一モ
ード化を実現するための種々の構造が各所で提案され、
実施されている事を筆者の既提案（例えば特開平２−３
９４８３公報）に紹介した。
ード化を実現するための種々の構造が各所で提案され、
実施されている事を筆者の既提案（例えば特開平２−３
９４８３公報）に紹介した。
【０００３】すなわち、雑誌Ａｐｐｌｉｅｄ Ｑｐｔｉ
ｃｓ ｖｏｌ．１，Ｊｕｎｅ，（１９７９）の１８１２
頁にはＣＳＰレーザが示され、昭和５３年秋季応用物理
学会講演予稿集，論文番号３Ｐ−Ｚ−４８４頁にはＴＳ
レーザが示され、又素子結晶内部に電流狭窄層を有する
内部ストライブ型レーザについては、昭和５５年春，応
用物理学会講演予稿集，論文番号２ａ−Ｇ−８の１５８
頁のＳＭＬレーザが示され、さらに電子通信学会電子デ
バイス研究会予稿集ＥＤ７９−５０，４９，（１９７
９）には、ＶＳＩＳレーザが示されている。又、光通信
用半導体レーザダイオードとしては、Ｅｌｅｃｔｒｏ
ｎ．Ｌｅｔｔｅｒ，１８，（１９８２）の９５３頁に発
表されたＤＣ−ＰＢＨレーザが実用化されている。
ｃｓ ｖｏｌ．１，Ｊｕｎｅ，（１９７９）の１８１２
頁にはＣＳＰレーザが示され、昭和５３年秋季応用物理
学会講演予稿集，論文番号３Ｐ−Ｚ−４８４頁にはＴＳ
レーザが示され、又素子結晶内部に電流狭窄層を有する
内部ストライブ型レーザについては、昭和５５年春，応
用物理学会講演予稿集，論文番号２ａ−Ｇ−８の１５８
頁のＳＭＬレーザが示され、さらに電子通信学会電子デ
バイス研究会予稿集ＥＤ７９−５０，４９，（１９７
９）には、ＶＳＩＳレーザが示されている。又、光通信
用半導体レーザダイオードとしては、Ｅｌｅｃｔｒｏ
ｎ．Ｌｅｔｔｅｒ，１８，（１９８２）の９５３頁に発
表されたＤＣ−ＰＢＨレーザが実用化されている。
【０００４】これらのレーザダイオードは低電流，低発
振閾値動作を図るため、キャリア注入領域を限定し、単
一モード制御のためには、屈折率の大きい活性層を屈折
率の小さいクラッド層で挟むことにより、光導波路を形
成しており、そのヘテロ接合と平行方向の活性層には、
種々のストライプ構造を形成して屈折率による光の閉じ
込めを行う屈折率分布導波型を採用している。
振閾値動作を図るため、キャリア注入領域を限定し、単
一モード制御のためには、屈折率の大きい活性層を屈折
率の小さいクラッド層で挟むことにより、光導波路を形
成しており、そのヘテロ接合と平行方向の活性層には、
種々のストライプ構造を形成して屈折率による光の閉じ
込めを行う屈折率分布導波型を採用している。
【０００５】又、前記した筆者の提案は、注入キャリア
狭窄用に、電流阻止層として、半絶縁体層を導入して、
発光領域へのキャリア注入の飽和レベルを上げ、高光出
力動作を可能にするものである。
狭窄用に、電流阻止層として、半絶縁体層を導入して、
発光領域へのキャリア注入の飽和レベルを上げ、高光出
力動作を可能にするものである。
【０００６】さらに電流狭窄幅を、外部信号で制御する
ためのゲート層の導入も提案した。
ためのゲート層の導入も提案した。
【０００７】
【発明が解決しようとする課題】前記した個々の文献に
対する問題点と対策は、筆者の既提案（平成２−３９４
８３）に詳述したので省略するが、従来技術では、発光
領域と注入領域とを別個の工程で形成しているために、
製造工程が複雑化，長時間化するために、製造コストが
大巾にアップし、生産性が乏しい。
対する問題点と対策は、筆者の既提案（平成２−３９４
８３）に詳述したので省略するが、従来技術では、発光
領域と注入領域とを別個の工程で形成しているために、
製造工程が複雑化，長時間化するために、製造コストが
大巾にアップし、生産性が乏しい。
【０００８】さらに、従来の電流阻止は、ＰＮ接合の逆
バイアスのバリアによって電流（特にホール）をブロッ
クして、導通を阻止するものであるが、これは、印加電
流が増大すると漏れ電流成分も増加しパンチスルーが生
じやすく内部効率が低下する。これらを解消するために
半絶縁体層を導入し、印加電流レベル上昇に伴う光出力
の飽和を改善した。
バイアスのバリアによって電流（特にホール）をブロッ
クして、導通を阻止するものであるが、これは、印加電
流が増大すると漏れ電流成分も増加しパンチスルーが生
じやすく内部効率が低下する。これらを解消するために
半絶縁体層を導入し、印加電流レベル上昇に伴う光出力
の飽和を改善した。
【０００９】さらに、素子製造工程能力に左右されて、
キャリア注入巾が変動するために、注入巾を外部信号に
制御する、ゲート型にレーザを提案した。しかし、この
提案も、ゲート形成のために、拡散工程が必要となり、
製造工程能力は低下する。
キャリア注入巾が変動するために、注入巾を外部信号に
制御する、ゲート型にレーザを提案した。しかし、この
提案も、ゲート形成のために、拡散工程が必要となり、
製造工程能力は低下する。
【００１０】
【課題を解決するための手段】本発明は、前述した従来
技術の課題を解消し、低発振閾値と高出力動作を維持
し、製造工程の改善を図ることを目的としている。
技術の課題を解消し、低発振閾値と高出力動作を維持
し、製造工程の改善を図ることを目的としている。
【００１１】すなわち、本発明は、発光領域の近傍に配
置された電流阻止層に、キャリア注入におけるバイアス
とは、分離して、逆バイアスを印加し、空乏層の広がり
幅を変えて、キャリア注入のための狭窄幅を制御し、レ
ーザ発光に寄与しない漏れ電流成分を低減させるもので
ある。従って、新らたにゲート層を形成する工程は不要
となる。
置された電流阻止層に、キャリア注入におけるバイアス
とは、分離して、逆バイアスを印加し、空乏層の広がり
幅を変えて、キャリア注入のための狭窄幅を制御し、レ
ーザ発光に寄与しない漏れ電流成分を低減させるもので
ある。従って、新らたにゲート層を形成する工程は不要
となる。
【００１２】本発明の半導体レーザダイオードは、基板
表面に二重のストライプ状の溝に挟まれたメサ型のスト
ライプ状凸部を形成し、この表面に、この基板よりもバ
ンドギャップエネルギーが小さい材質からなる活性層
と、この上に、設けられた反対導電型の第２のクラッド
層が配置され、メサ型ストライプ状凸部の頂上平坦部以
外の領域が、基板とバンドギャップエネルギーが等しい
第一導電型の電流阻止層とで、埋め込まれ、そのうえの
二重ストライブ部分に第２のクラッド層と同導電型でバ
ンドギャップエネルギーが小さな液晶キャップ層が配置
され、このキャップ層と、第一導電型の電流阻止層とを
分離して、電極が設けられていることを特徴とする。
表面に二重のストライプ状の溝に挟まれたメサ型のスト
ライプ状凸部を形成し、この表面に、この基板よりもバ
ンドギャップエネルギーが小さい材質からなる活性層
と、この上に、設けられた反対導電型の第２のクラッド
層が配置され、メサ型ストライプ状凸部の頂上平坦部以
外の領域が、基板とバンドギャップエネルギーが等しい
第一導電型の電流阻止層とで、埋め込まれ、そのうえの
二重ストライブ部分に第２のクラッド層と同導電型でバ
ンドギャップエネルギーが小さな液晶キャップ層が配置
され、このキャップ層と、第一導電型の電流阻止層とを
分離して、電極が設けられていることを特徴とする。
【００１３】さらにまた、この発明は、活性層の形成，
第２のクラッド層形成，一導電型電流阻止層の形成を、
液相エピタキシャル成長法による連続した一度の成長工
程で行うか、あるいは、有機金属気相成長法で活性層，
第２のクラッド層を形成し、続いて電流阻止層及びキャ
ップ層形成工程を液相エピタキシャル成長法で行ない、
凸部頂上を含む、二重のストライプ状の領域に液晶キャ
ップ層を残こし、電流阻止層表面を露出させた後に、凸
部頂上付近へキャリアを注入する電流と、電流阻止層表
面の電極とを分離形成する事を特徴とする半導体レーザ
ダイオード製造方法とから構成されている。
第２のクラッド層形成，一導電型電流阻止層の形成を、
液相エピタキシャル成長法による連続した一度の成長工
程で行うか、あるいは、有機金属気相成長法で活性層，
第２のクラッド層を形成し、続いて電流阻止層及びキャ
ップ層形成工程を液相エピタキシャル成長法で行ない、
凸部頂上を含む、二重のストライプ状の領域に液晶キャ
ップ層を残こし、電流阻止層表面を露出させた後に、凸
部頂上付近へキャリアを注入する電流と、電流阻止層表
面の電極とを分離形成する事を特徴とする半導体レーザ
ダイオード製造方法とから構成されている。
【００１４】
【実施例】図１は本発明の一実施例のレーザ光に垂直な
素子の主要断面図、図２は電流狭窄部の製造過程を示す
斜視図である。本実施例は、図２のように半導体基板１
０上に二重ストライプ溝２０と、これらのストライプ溝
によって挟まれたメサ型の凸部２１とが形成され、この
半導体基板１０上に活性層１１，第２のクラッド層１
２，電流阻止層１３および、キャップ１４がエピタキシ
ャル成長工程で順次形成されたものである。さらに、キ
ャップ層１４と電流阻止層１３上面に電極３０，３１が
分離形成され、電流阻止層１３に逆バイアスを印加する
事が可能になる。
素子の主要断面図、図２は電流狭窄部の製造過程を示す
斜視図である。本実施例は、図２のように半導体基板１
０上に二重ストライプ溝２０と、これらのストライプ溝
によって挟まれたメサ型の凸部２１とが形成され、この
半導体基板１０上に活性層１１，第２のクラッド層１
２，電流阻止層１３および、キャップ１４がエピタキシ
ャル成長工程で順次形成されたものである。さらに、キ
ャップ層１４と電流阻止層１３上面に電極３０，３１が
分離形成され、電流阻止層１３に逆バイアスを印加する
事が可能になる。
【００１５】実施例において、凸部の両側の溝２０で
は、電流阻止層１３によって電流が狭窄され、メサ凸部
の頂上２１部分のみに電流が流れる。
は、電流阻止層１３によって電流が狭窄され、メサ凸部
の頂上２１部分のみに電流が流れる。
【００１６】メサ凸部の幅は製造工程能力に左右され、
注入幅（狭窄幅）はバラツキを持ち、レーザ発振に寄与
しない漏れ電流が発生する。
注入幅（狭窄幅）はバラツキを持ち、レーザ発振に寄与
しない漏れ電流が発生する。
【００１７】本実施例によれば発光領域となる活性層１
１の両側に、第２のクラッド層１２およびキャップ層１
４の導電型と異なる導電型の電流阻止層１３に逆バイア
スを印加することによって空乏層の幅が、外部電界で変
化させることができ、注入幅，換言すれば、注入キャリ
ア密度が制御できる。さらに上記電界によって、通路に
流れるキャリアが集束され、活性層への注入効率が増
し、発光に寄与しない漏れ電流成分が低減し、半導体レ
ーザダイオードの内部発光効率が改善される。従って、
レーザ発振閾値レベルが低減すると同時に、閾値そのも
のを制御することが可能になる。このことは、半導体レ
ーザダイオードの低電流動作化をさらに促進する。
１の両側に、第２のクラッド層１２およびキャップ層１
４の導電型と異なる導電型の電流阻止層１３に逆バイア
スを印加することによって空乏層の幅が、外部電界で変
化させることができ、注入幅，換言すれば、注入キャリ
ア密度が制御できる。さらに上記電界によって、通路に
流れるキャリアが集束され、活性層への注入効率が増
し、発光に寄与しない漏れ電流成分が低減し、半導体レ
ーザダイオードの内部発光効率が改善される。従って、
レーザ発振閾値レベルが低減すると同時に、閾値そのも
のを制御することが可能になる。このことは、半導体レ
ーザダイオードの低電流動作化をさらに促進する。
【００１８】横モードの制御値については、一般に活性
層の実効屈折率Ｎeff は層厚が薄くなる程小さくなり、
漏れやすくなる。又、接合に平行な方向に、活性層のＮ
eff変化率のｄＮeff ／ｄＬが大きくなると、光の閉じ
込め効果が大きくなり、発光スポットサイズが２〜３μ
ｍ以上になると容易に高次横モードが発生してしまう。
しかし、図２に示すように、本実施例の凸部頂上２１の
幅は１〜２μｍ程度であり、活性層厚は溝の両側の方が
厚く、かつ、なだらかに湾曲している。
層の実効屈折率Ｎeff は層厚が薄くなる程小さくなり、
漏れやすくなる。又、接合に平行な方向に、活性層のＮ
eff変化率のｄＮeff ／ｄＬが大きくなると、光の閉じ
込め効果が大きくなり、発光スポットサイズが２〜３μ
ｍ以上になると容易に高次横モードが発生してしまう。
しかし、図２に示すように、本実施例の凸部頂上２１の
幅は１〜２μｍ程度であり、活性層厚は溝の両側の方が
厚く、かつ、なだらかに湾曲している。
【００１９】そのため、光は凸部の両側に漏れ、かつ、
実効屈折率の変化が小さいから、高次の横モードは存在
しなくなる。従って、基本モードのみとなり安定した単
一モード制御が可能となる。
実効屈折率の変化が小さいから、高次の横モードは存在
しなくなる。従って、基本モードのみとなり安定した単
一モード制御が可能となる。
【００２０】さらに本発明の半導体レーザダイオード
は、レーザ光の高出力動作のために順方向電流を約１０
０〜３００ｍＡ程度流しても電流阻止層への逆バイアス
印加による空乏層により、漏れ電流成分を減少させてお
り、パンチスルー耐圧の低下が抑えられ、レーザ光出力
が１００〜２００ｍＷレベルまで直線的に増加し、高光
出力動作が可能になった。
は、レーザ光の高出力動作のために順方向電流を約１０
０〜３００ｍＡ程度流しても電流阻止層への逆バイアス
印加による空乏層により、漏れ電流成分を減少させてお
り、パンチスルー耐圧の低下が抑えられ、レーザ光出力
が１００〜２００ｍＷレベルまで直線的に増加し、高光
出力動作が可能になった。
【００２１】次に本発明の半導体レーザダイオードの製
造方法について説明する。図２はこの発明のレーザダイ
オードの製造方法を説明するために示した斜視図であ
る。
造方法について説明する。図２はこの発明のレーザダイ
オードの製造方法を説明するために示した斜視図であ
る。
【００２２】まず、図２に示すように、（１００）面を
上面にしたｎ型ＩｎＰ基板１０の上面にフォトレジスト
を塗布し、これを幅数μｍ，間隔２００〜３００μｍの
ストライプ形状で選択エッチングを行ない、メサ凸部の
頂上２１の幅が０．５〜２μｍで、凸部の両側に溝幅が
それぞれ２〜５μｍになる二重ストライプ溝２０を形成
する。
上面にしたｎ型ＩｎＰ基板１０の上面にフォトレジスト
を塗布し、これを幅数μｍ，間隔２００〜３００μｍの
ストライプ形状で選択エッチングを行ない、メサ凸部の
頂上２１の幅が０．５〜２μｍで、凸部の両側に溝幅が
それぞれ２〜５μｍになる二重ストライプ溝２０を形成
する。
【００２３】そして、基板１０の洗浄処理工程を経て、
通常のホストスライド法液相エピタキシャル成長を行
う。すなわち、高純度のグラファイト製スライドホント
にｎ型ＩｎＰ基板１０，および各層成長用材料を配置
し、高純度水素ガス雰囲気中に、約６３０〜６７０℃で
２〜４時間保持した後に、冷却速度０．３〜１．０℃／
Ｍｉｎで除冷し、数℃降温した時点で、ｎ型ＩｎＧａＡ
ｓＰ４元液晶を所望の活性層波長組成に制御して、凸部
頂上２１での、活性層１１の層厚が０．０５〜０．１５
μｍに成るように成長せしめる。続く、反対導電型の第
２のクラッド層１２は、亜鉛が添加されキャリア濃度が
５〜２０×１０17［ｃｍ-3］のＰ型−ＩｎＰ層を１〜３
μｍ成長せしめる。
通常のホストスライド法液相エピタキシャル成長を行
う。すなわち、高純度のグラファイト製スライドホント
にｎ型ＩｎＰ基板１０，および各層成長用材料を配置
し、高純度水素ガス雰囲気中に、約６３０〜６７０℃で
２〜４時間保持した後に、冷却速度０．３〜１．０℃／
Ｍｉｎで除冷し、数℃降温した時点で、ｎ型ＩｎＧａＡ
ｓＰ４元液晶を所望の活性層波長組成に制御して、凸部
頂上２１での、活性層１１の層厚が０．０５〜０．１５
μｍに成るように成長せしめる。続く、反対導電型の第
２のクラッド層１２は、亜鉛が添加されキャリア濃度が
５〜２０×１０17［ｃｍ-3］のＰ型−ＩｎＰ層を１〜３
μｍ成長せしめる。
【００２４】さらに発光領域以外の部分への埋め込み成
長における条件は、溶液の過冷却度を抑え準平衡状態に
溶質量を制御することである。
長における条件は、溶液の過冷却度を抑え準平衡状態に
溶質量を制御することである。
【００２５】すなわち、テルニウムあるいは錫が添加さ
れ、キャリア濃度が５〜１０×１０17［ｃｍ-3］のｎ型
−ＩｎＰ層を発光領域以外に埋め込み成長し、電流阻止
層１３を形成する。さらにキャリア注入用電極形成のた
めのＰ型ＩｎＧａＡｓＰ４元液晶のキャップ層１４を形
成する。続いてウェハ製造工程で、発光領域上層のキャ
ップ層のみを残す選択エッチング（例えば熱硝酸による
エッチング）により図１に示すように、ｎ型ＩｎＰ電流
阻止層１３を露出せしめ、注入用電極３１と、電流阻止
層電極３０を分離形成する。
れ、キャリア濃度が５〜１０×１０17［ｃｍ-3］のｎ型
−ＩｎＰ層を発光領域以外に埋め込み成長し、電流阻止
層１３を形成する。さらにキャリア注入用電極形成のた
めのＰ型ＩｎＧａＡｓＰ４元液晶のキャップ層１４を形
成する。続いてウェハ製造工程で、発光領域上層のキャ
ップ層のみを残す選択エッチング（例えば熱硝酸による
エッチング）により図１に示すように、ｎ型ＩｎＰ電流
阻止層１３を露出せしめ、注入用電極３１と、電流阻止
層電極３０を分離形成する。
【００２６】素子製造工程を経て出来た半導体レーザダ
イオードの注入用電極３１に順方向電流を流し、電流阻
止層電極３０に逆方向の電界を印加すると、５〜１０ｍ
Ａ程度の発振閾値となった。
イオードの注入用電極３１に順方向電流を流し、電流阻
止層電極３０に逆方向の電界を印加すると、５〜１０ｍ
Ａ程度の発振閾値となった。
【００２７】さらに注入電流が１０〜２０ｍＡで１０ｍ
Ｗ以上の単一モード光出力を得ることができ、印加電流
を増すと、レーザ光が直線的に増加し、数１００ｍＷの
光出力を得ることができる。
Ｗ以上の単一モード光出力を得ることができ、印加電流
を増すと、レーザ光が直線的に増加し、数１００ｍＷの
光出力を得ることができる。
【００２８】次に、活性層１１と、第２のクラッド層１
２を、有機金属気相成長法で形成する場合の製造方法を
以下に示す。
２を、有機金属気相成長法で形成する場合の製造方法を
以下に示す。
【００２９】前記、基板１０を形成した後、洗浄工程を
経て、一般に用いられている横型をあるいは縦型の石英
製反応炉に、サセプターに載置した基板１０を導入し、
成長温度約６００〜６５０℃，圧力数１０Ｔｏｒｒでシ
ャクガス流量１〜１０ｌ／Ｍｉｎで所望の液晶比になる
元素比（Ｖ／ＩＩＩ比）のキャリア及びソース流量のも
とで、前記基板１０上に約０．０５〜０．１５μｍのＩ
ｎＧａＡｓＰの４元化合物半導体の活性層１１を成長せ
しめ、連続して、第２のクラッド層１２を約１〜３μｍ
成長せしめる。
経て、一般に用いられている横型をあるいは縦型の石英
製反応炉に、サセプターに載置した基板１０を導入し、
成長温度約６００〜６５０℃，圧力数１０Ｔｏｒｒでシ
ャクガス流量１〜１０ｌ／Ｍｉｎで所望の液晶比になる
元素比（Ｖ／ＩＩＩ比）のキャリア及びソース流量のも
とで、前記基板１０上に約０．０５〜０．１５μｍのＩ
ｎＧａＡｓＰの４元化合物半導体の活性層１１を成長せ
しめ、連続して、第２のクラッド層１２を約１〜３μｍ
成長せしめる。
【００３０】その後の、電流阻止層１３を形成する工程
以降は、先の実施例で説明した液相エピタキシャル成長
法を用い、素子製造を行う。
以降は、先の実施例で説明した液相エピタキシャル成長
法を用い、素子製造を行う。
【００３１】さらに、本発明の注入幅制御層は、内部に
電流阻止層を有するＤＣ−ＰＢＨレーザダイオードにも
適用可能であり、ＧａＡＳ系の可視レーザにも適用は可
能である。
電流阻止層を有するＤＣ−ＰＢＨレーザダイオードにも
適用可能であり、ＧａＡＳ系の可視レーザにも適用は可
能である。
【００３２】
【発明の効果】本発明による効果は以下の通りとなる。 （イ）二重ストライプ溝内に形成された電流阻止層をゲ
ート層として用いるため、拡散によるゲート形成が不要
となり、生産性が向上した。 （ロ）注入キャリア狭窄が、外部信号によって制御でき
るため、レーザ発振閾値および印加電流対，光出力特性
（Ｉ−Ｌ特性）を任意に選択する事、すなわち、ゲート
電圧値を変えて、発振閾値，発光効率を変えることがで
き素子の応用範囲が大巾に広がる。
ート層として用いるため、拡散によるゲート形成が不要
となり、生産性が向上した。 （ロ）注入キャリア狭窄が、外部信号によって制御でき
るため、レーザ発振閾値および印加電流対，光出力特性
（Ｉ−Ｌ特性）を任意に選択する事、すなわち、ゲート
電圧値を変えて、発振閾値，発光効率を変えることがで
き素子の応用範囲が大巾に広がる。
【図１】本発明の一実施例の半導体レーザダイオードの
概略的断面図。
概略的断面図。
【図２】図１の（１００）面を上面にしたＩｎＰ基板の
メサ上凸部以外に電流阻止層を形成した斜視図。
メサ上凸部以外に電流阻止層を形成した斜視図。
１０ 半導体（ＩｎＰ）基板 １１ 活性層（ＩｎＧａＡｓＰ４元液晶） １２ 第２のクラッド層 １３ 電流阻止層 １４ キャップ層（ＩｎＧａＡｓＰ４元液晶） ２０ 二重のストライプ溝（チャンネル） ２１ メサ凸部の頂上（電流通路） ３０ ゲート電極 ３１ 注入用電極 ４０ 空乏層
Claims (2)
- 【請求項１】 二重のストライプ状の溝を両側に有し、
この二重溝に狭まれたメサ型ストライプ状凸部を形成し
た第一導電型半導体基板と、前記凸部を含む前記基板全
面に設けられた、前記基板よりバンドギャップエネルギ
ーの小さい第一導電型活性層と、前記活性層の上に設け
られた第２導電型の第２のクラッド層と、前記凸部の頂
上平坦部を除く領域に設けられた、前記基板と、バンド
ギャップエネルギーが等しい、第一導電型の電流阻止層
と、前記凸部の頂上平坦部と、前記電流阻止層に隣接し
て、設けられた第２導電型の混晶キャップ層とを具備
し、前記キャップ層と、前記第一導電型電流阻止層上に
分離独立した電極が設けられている事を特徴とする半導
体レーザダイオード。 - 【請求項２】（ａ）一導電型半導体基板に、メサ型のス
トライプ状凸部を形成する工程と、 （ｂ）前記凸部を含む全表面に、活性層を形成する工程
と、 （ｃ）前記活性層の上に反対導電型の第２のクラッド層
を形成する工程と、 （ｄ）前記凸部頂上の平坦部以外の部分に真性半導体層
及び第一導電型の電流阻止層を形成する工程と、 （ｅ）前記凸部頂上及び、前記電流阻止層上に液晶キャ
ップ層を順次形成する工程とを含み、前記（ｂ）〜
（ｅ）の各工程を液相エピタキシャル成長法による連続
した一度の成長工程とするか、あるいは、前記（ｂ），
（ｃ）を、有機金属気相エピタキシャル成長法により形
成し、（ｄ），（ｅ）を前記、液晶エピタキシャル成長
法で形成する工程と、 （ｆ）前記凸部頂上の発光領域部の液晶キャップ層を残
こし、前記第一導電型の電流阻止層表面を露出させる工
程と、 （ｇ）前記液晶キャップ層と、前記電流阻止層とを分離
して電極を設ける工程とを含むことを特徴とする、半導
体レーザダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18199292A JPH0629616A (ja) | 1992-07-09 | 1992-07-09 | 半導体レーザダイオードとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18199292A JPH0629616A (ja) | 1992-07-09 | 1992-07-09 | 半導体レーザダイオードとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629616A true JPH0629616A (ja) | 1994-02-04 |
Family
ID=16110435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18199292A Pending JPH0629616A (ja) | 1992-07-09 | 1992-07-09 | 半導体レーザダイオードとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629616A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397609B1 (ko) * | 2001-02-16 | 2003-09-13 | 삼성전기주식회사 | 캐리어 유입 경로의 폭을 임의로 제어할 수 있는 반도체레이저 다이오드 |
| US11536599B2 (en) | 2018-03-20 | 2022-12-27 | The University Of Warwick | Ultrasonic fluid flow measuring method and apparatus for inferring flow speed relative to the phase shift between signals from the transducers |
-
1992
- 1992-07-09 JP JP18199292A patent/JPH0629616A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397609B1 (ko) * | 2001-02-16 | 2003-09-13 | 삼성전기주식회사 | 캐리어 유입 경로의 폭을 임의로 제어할 수 있는 반도체레이저 다이오드 |
| US6654398B2 (en) | 2001-02-16 | 2003-11-25 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor laser diode for controlling width of carrier inflow path |
| US11536599B2 (en) | 2018-03-20 | 2022-12-27 | The University Of Warwick | Ultrasonic fluid flow measuring method and apparatus for inferring flow speed relative to the phase shift between signals from the transducers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0025362B1 (en) | A semiconductor light emitting device | |
| US3984262A (en) | Method of making a substrate striped planar laser | |
| JPH077183A (ja) | 半導体発光装置及びその製造方法 | |
| KR900003844B1 (ko) | 반도체 레이저장치와 그 제조방법 | |
| JPH0474877B2 (ja) | ||
| JPH0629616A (ja) | 半導体レーザダイオードとその製造方法 | |
| JPS6243357B2 (ja) | ||
| JPS61210689A (ja) | 半導体レ−ザの構造及び製造方法 | |
| JPH0666526B2 (ja) | 半導体レーザダイオードとその製造方法 | |
| JPS60225488A (ja) | 半導体レ−ザ− | |
| Tsang et al. | Lateral current confinement by reverse‐biased junctions in GaAs‐AlxGa1− xAs DH lasers | |
| CA1179049A (en) | Semiconductor laser | |
| JP2738040B2 (ja) | 半導体発光装置 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS58106885A (ja) | 半導体レ−ザ | |
| JPH05251815A (ja) | 半導体レーザダイオード | |
| JPH03203282A (ja) | 半導体レーザダイオード | |
| KR940011271B1 (ko) | 레이저다이오드 어레이 제조방법 | |
| JPS6112399B2 (ja) | ||
| JPH0567849A (ja) | 半導体発光素子 | |
| JPH0766492A (ja) | 半導体レーザ装置，及びその製造方法 | |
| JPH05299771A (ja) | 半導体レーザダイオード | |
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS59112671A (ja) | 半導体レ−ザ | |
| JPS6136720B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |