JPH05251815A - 半導体レーザダイオード - Google Patents
半導体レーザダイオードInfo
- Publication number
- JPH05251815A JPH05251815A JP8446792A JP8446792A JPH05251815A JP H05251815 A JPH05251815 A JP H05251815A JP 8446792 A JP8446792 A JP 8446792A JP 8446792 A JP8446792 A JP 8446792A JP H05251815 A JPH05251815 A JP H05251815A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- current
- mesa portion
- laser diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 発光領域外の漏れ電流を削減して発振しきい
値電流の低減化を図る。 【構成】 ｎ型ＩｎＰ基板１０上に２本の溝を設けてメ
サ部を形成する。メサ部を除く領域に第１の半絶縁体層
（ＦｅドープトＩｎＰ）１１を形成し、その上にＩｎＧ
ａＡｓＰ活性層１２、第２の半絶縁体層１３を形成す
る。その上にｐ型のクラッド層１４、キャップ層１５を
設け、ｎ型の不純物をドープしてキャリア注入幅制御層
１６を形成する。キャリア注入幅制御層１６に逆バイア
スを印加してキャリア注入領域を制御する。
値電流の低減化を図る。 【構成】 ｎ型ＩｎＰ基板１０上に２本の溝を設けてメ
サ部を形成する。メサ部を除く領域に第１の半絶縁体層
（ＦｅドープトＩｎＰ）１１を形成し、その上にＩｎＧ
ａＡｓＰ活性層１２、第２の半絶縁体層１３を形成す
る。その上にｐ型のクラッド層１４、キャップ層１５を
設け、ｎ型の不純物をドープしてキャリア注入幅制御層
１６を形成する。キャリア注入幅制御層１６に逆バイア
スを印加してキャリア注入領域を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、内部に電流阻止層を有
し、低しきい値で発振可能な単一発振モードの半導体レ
ーザダイオードに関する。
し、低しきい値で発振可能な単一発振モードの半導体レ
ーザダイオードに関する。
【０００２】
【従来の技術】図４は本発明者によって提案された低し
きい値で発振可能な単一発振モードの半導体レーザダイ
オードの要部断面図である（特開平２−３９４８３号公
報）。
きい値で発振可能な単一発振モードの半導体レーザダイ
オードの要部断面図である（特開平２−３９４８３号公
報）。
【０００３】同図において、１０は２本のストライプ状
溝に挟まれたメサ部を有するｎ型ＩｎＰ基板、１１は、
鉄またはコバルトが添加されたＩｎＰからなる第１の半
絶縁体層、１２はｎ型ＩｎＧａＡｓＰからなる活性層、
１３は、鉄またはコバルトが添加されたＩｎＰからなる
第２の半絶縁体層、１４はｐ型ＩｎＰからなるクラッド
層、１５はｐ型ＩｎＧａＡｓＰからなるキャップ層であ
る。
溝に挟まれたメサ部を有するｎ型ＩｎＰ基板、１１は、
鉄またはコバルトが添加されたＩｎＰからなる第１の半
絶縁体層、１２はｎ型ＩｎＧａＡｓＰからなる活性層、
１３は、鉄またはコバルトが添加されたＩｎＰからなる
第２の半絶縁体層、１４はｐ型ＩｎＰからなるクラッド
層、１５はｐ型ＩｎＧａＡｓＰからなるキャップ層であ
る。
【０００４】このように構成されたレーザダイオードで
は、注入電流がメサ部に限定されるため、低電流動作が
可能であり、また横モードは基本モードのみに限定でき
る。さらに、電流狭窄がｐｎ接合によって達成されるも
のではないので、寄生サイリスタがターンオンすること
がなく、電流−光出力の直線性が改善されまた高出力動
作が可能である。
は、注入電流がメサ部に限定されるため、低電流動作が
可能であり、また横モードは基本モードのみに限定でき
る。さらに、電流狭窄がｐｎ接合によって達成されるも
のではないので、寄生サイリスタがターンオンすること
がなく、電流−光出力の直線性が改善されまた高出力動
作が可能である。
【０００５】また、その製造工程では、１回のエピタキ
シャル成長によって全半導体層を形成できるため、複雑
の工程管理が必要となることがなく製造が容易である。
さらに半導体層間に酸化膜等が介在することがないた
め、製品品質の安定化および歩留りの向上を図ることが
できる。
シャル成長によって全半導体層を形成できるため、複雑
の工程管理が必要となることがなく製造が容易である。
さらに半導体層間に酸化膜等が介在することがないた
め、製品品質の安定化および歩留りの向上を図ることが
できる。
【０００６】
【発明が解決しようとする課題】上述した従来の半導体
レーザダイオードでは、電流狭窄の幅は形成された２本
の溝の間隔で決定されるため、メサ幅は製造工程能力に
左右され、一定に制御することが困難であった。そのた
め、発振しきい値にもばらつきが生じていた。また、従
来例では、電流阻止層（半絶縁体層１１、１３）により
完全に電流を遮断することができず、そのため図４に示
すように、メサ部の両側に漏れ電流ＩC1、ＩC2が流れ、
これが、発振しきい値電流ＩTHの１０％にも達し、発振
に寄与しない電流がなお大きかった。
レーザダイオードでは、電流狭窄の幅は形成された２本
の溝の間隔で決定されるため、メサ幅は製造工程能力に
左右され、一定に制御することが困難であった。そのた
め、発振しきい値にもばらつきが生じていた。また、従
来例では、電流阻止層（半絶縁体層１１、１３）により
完全に電流を遮断することができず、そのため図４に示
すように、メサ部の両側に漏れ電流ＩC1、ＩC2が流れ、
これが、発振しきい値電流ＩTHの１０％にも達し、発振
に寄与しない電流がなお大きかった。
【０００７】
【課題を解決するための手段】本発明の半導体レーザダ
イオードは、表面に２本のストライプ状の溝が形成され
ている第１導電型の半導体基板と、前記溝を少なくとも
一部埋めるように形成された電流阻止層と、前記２本の
溝に挟まれた前記半導体基板のメサ部上および前記電流
阻止層上に形成された前記半導体基板よりバンドギャッ
プの狭い材料からなる活性層と、前記活性層上に形成さ
れた第２導電型のクラッド層と、前記クラッド層上に形
成された第２導電型のキャップ層と、を備え、前記キャ
ップ層上から前記クラッド層に達するように前記メサ部
上を避けて第１導電型の拡散層が形成され、前記キャッ
プ層上にはキャリア供給用の電極がまた前記拡散層上に
は該拡散層に逆バイアス電圧を印加するための電極が設
けられているものである。
イオードは、表面に２本のストライプ状の溝が形成され
ている第１導電型の半導体基板と、前記溝を少なくとも
一部埋めるように形成された電流阻止層と、前記２本の
溝に挟まれた前記半導体基板のメサ部上および前記電流
阻止層上に形成された前記半導体基板よりバンドギャッ
プの狭い材料からなる活性層と、前記活性層上に形成さ
れた第２導電型のクラッド層と、前記クラッド層上に形
成された第２導電型のキャップ層と、を備え、前記キャ
ップ層上から前記クラッド層に達するように前記メサ部
上を避けて第１導電型の拡散層が形成され、前記キャッ
プ層上にはキャリア供給用の電極がまた前記拡散層上に
は該拡散層に逆バイアス電圧を印加するための電極が設
けられているものである。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例を示す断面図で
ある。同図に示されるように、ｎ型ＩｎＰ基板１０には
２本の溝が形成されその間に挟まれた部分がメサ部にな
されている。メサ部を除く部分に第１の半絶縁体層１１
が形成され、ｎ型ＩｎＰ基板１０のメサ部上および第１
の半絶縁体層１１上にｎ型ＩｎＧａＡｓＰからなる活性
層１２が形成され、また、メサ部上を除いて活性層１２
上には第２の半絶縁体層１３が形成されている。
て説明する。図１は、本発明の一実施例を示す断面図で
ある。同図に示されるように、ｎ型ＩｎＰ基板１０には
２本の溝が形成されその間に挟まれた部分がメサ部にな
されている。メサ部を除く部分に第１の半絶縁体層１１
が形成され、ｎ型ＩｎＰ基板１０のメサ部上および第１
の半絶縁体層１１上にｎ型ＩｎＧａＡｓＰからなる活性
層１２が形成され、また、メサ部上を除いて活性層１２
上には第２の半絶縁体層１３が形成されている。
【０００９】その上には、ｐ型ＩｎＰからなるクラッド
層１４とｐ型ＩｎＧａＡｓＰからなるキャップ層１５と
が形成されている。キャップ層１５の表面からは、クラ
ッド層１４に達するようにかつメサ部上を避ける形状に
ｎ型不純物がドープされてキャリア注入幅制御層１６が
形成されている。そして、ｐ型のキャップ層１５上およ
びキャリア注入幅制御層１６上には、それぞれｐ側電極
１７、制御電極１８が形成され、また基板裏面にはｎ側
電極１９が形成されている。
層１４とｐ型ＩｎＧａＡｓＰからなるキャップ層１５と
が形成されている。キャップ層１５の表面からは、クラ
ッド層１４に達するようにかつメサ部上を避ける形状に
ｎ型不純物がドープされてキャリア注入幅制御層１６が
形成されている。そして、ｐ型のキャップ層１５上およ
びキャリア注入幅制御層１６上には、それぞれｐ側電極
１７、制御電極１８が形成され、また基板裏面にはｎ側
電極１９が形成されている。
【００１０】本実施例において、メサ部の両側の溝で
は、第１および第２の半絶縁体層１１、１３によって電
流が阻止されるため、電流はメサ部に集中的に流れるが
前述したように、メサ部の幅は製造工程能力に左右され
るため、キャリア注入幅（狭窄幅）にはばらつきが生じ
る。またメサに隣接する溝部にはレーザ発振に寄与しな
い漏れ電流が流れる。
は、第１および第２の半絶縁体層１１、１３によって電
流が阻止されるため、電流はメサ部に集中的に流れるが
前述したように、メサ部の幅は製造工程能力に左右され
るため、キャリア注入幅（狭窄幅）にはばらつきが生じ
る。またメサに隣接する溝部にはレーザ発振に寄与しな
い漏れ電流が流れる。
【００１１】そこで、本実施例では、ｐ型のクラッド層
１４およびキャップ層１５内にｎ型のキャリア注入幅制
御層１６を“ゲート”として配置し、このゲートに逆バ
イアスを印加して、図２に示すように、空乏層をｐ型層
内に伸ばしキャリア狭窄領域２３の幅を調整できるよう
にしている。これにより、電流経路が限定され、周辺を
流れる電流ＩC1、ＩC2を活性層内を流すようにすること
ができるため、活性層へのキャリア注入効率が増し、レ
ーザダイオードの内部発光効率が改善され、またしきい
値電圧が低減化される。さらに、制御電極１８の印加電
圧をコントロールすることにより、しきい値電圧そのも
のを制御することが可能となり、従来例で発生したメサ
部幅のばらつきにより発振しきい値がばらつくという問
題が解消される。また、電流が集中的に流れるようにな
ることにより、横モードの単一性は一層安定化される。
１４およびキャップ層１５内にｎ型のキャリア注入幅制
御層１６を“ゲート”として配置し、このゲートに逆バ
イアスを印加して、図２に示すように、空乏層をｐ型層
内に伸ばしキャリア狭窄領域２３の幅を調整できるよう
にしている。これにより、電流経路が限定され、周辺を
流れる電流ＩC1、ＩC2を活性層内を流すようにすること
ができるため、活性層へのキャリア注入効率が増し、レ
ーザダイオードの内部発光効率が改善され、またしきい
値電圧が低減化される。さらに、制御電極１８の印加電
圧をコントロールすることにより、しきい値電圧そのも
のを制御することが可能となり、従来例で発生したメサ
部幅のばらつきにより発振しきい値がばらつくという問
題が解消される。また、電流が集中的に流れるようにな
ることにより、横モードの単一性は一層安定化される。
【００１２】このように構成されたレーザダイオードに
おいて、ｐ側電極１７−制御電極１８間に逆バイアスを
印加して、空乏層幅をコントロールすることにより、発
振しきい値電流を１〜５ｍＡとすることができた。ま
た、注入電流を１０〜２０ｍＡとして１０ｍＷ以上の単
一モード光出力を得ることができた。電流を増加させる
と光出力も直線的に増加し、数１００ｍＷの出力が得ら
れた。
おいて、ｐ側電極１７−制御電極１８間に逆バイアスを
印加して、空乏層幅をコントロールすることにより、発
振しきい値電流を１〜５ｍＡとすることができた。ま
た、注入電流を１０〜２０ｍＡとして１０ｍＷ以上の単
一モード光出力を得ることができた。電流を増加させる
と光出力も直線的に増加し、数１００ｍＷの出力が得ら
れた。
【００１３】次に、図１乃至図３を参照して本実施例の
半導体レーザダイオードの製造方法について説明する。
図３、本実施例の製造方法について説明するための斜視
図である。まず、（１００）面を上面にしたｎ型ＩｎＰ
基板１０の上面にフォトレジストを塗布し、これに露光
・現像を施してダブルストライプの溝パターンを２００
〜３００μｍの間隔に形成し、これをマスクにエッチン
グを行い、図３に示すように、ダブルストライプ状に、
幅２〜５μｍの溝２０を形成してメサ部２１の頂上の幅
が０．５〜２．０μｍとなるようにする。
半導体レーザダイオードの製造方法について説明する。
図３、本実施例の製造方法について説明するための斜視
図である。まず、（１００）面を上面にしたｎ型ＩｎＰ
基板１０の上面にフォトレジストを塗布し、これに露光
・現像を施してダブルストライプの溝パターンを２００
〜３００μｍの間隔に形成し、これをマスクにエッチン
グを行い、図３に示すように、ダブルストライプ状に、
幅２〜５μｍの溝２０を形成してメサ部２１の頂上の幅
が０．５〜２．０μｍとなるようにする。
【００１４】次に、基板１０に洗浄処理を施し、続い
て、通常のボートスライド法による液相エピタキシャル
成長を行う。すなわち、超高純度のグラファイト製ボー
トにｎ型ＩｎＰ基板１０および各層成長用材料を配置し
た後、高純度水素ガス雰囲気中に６３０〜６７０℃で２
〜４時間保持する。その後、冷却速度０．３〜０．８℃
／ｍｉｎで徐冷し、数℃降温した時点で鉄もしくはコバ
ルトが０．３〜１．０ａｔｏｍ％添加されたＩｎＰ溶液
に基板１０を接触させ、メサ部２１の頂上以外の部分に
比抵抗が１０5 Ω・ｃｍ以上のＩｎＰ層からなる第１の
半絶縁体層１１を成長させる。
て、通常のボートスライド法による液相エピタキシャル
成長を行う。すなわち、超高純度のグラファイト製ボー
トにｎ型ＩｎＰ基板１０および各層成長用材料を配置し
た後、高純度水素ガス雰囲気中に６３０〜６７０℃で２
〜４時間保持する。その後、冷却速度０．３〜０．８℃
／ｍｉｎで徐冷し、数℃降温した時点で鉄もしくはコバ
ルトが０．３〜１．０ａｔｏｍ％添加されたＩｎＰ溶液
に基板１０を接触させ、メサ部２１の頂上以外の部分に
比抵抗が１０5 Ω・ｃｍ以上のＩｎＰ層からなる第１の
半絶縁体層１１を成長させる。
【００１５】この成長過程では、溶液の過冷却度を極め
て小さく抑え、成長速度の面方位依存性を強めてメサ部
２１の頂上に成膜がなされないようにする。
て小さく抑え、成長速度の面方位依存性を強めてメサ部
２１の頂上に成膜がなされないようにする。
【００１６】次に、図１、図２に示すように、ｎ型Ｉｎ
ＧａＡｓＰ４元化合物を、所望の発振波長が得られる組
成に制御して、メサ部２１頂上での層厚が０．０５〜
０．１５μｍになるように活性層１２を成長させ、さら
に、第２の半絶縁体層１３を第１の半絶縁体層１１と同
様にして、メサ部頂上以外の部分に成長させる。
ＧａＡｓＰ４元化合物を、所望の発振波長が得られる組
成に制御して、メサ部２１頂上での層厚が０．０５〜
０．１５μｍになるように活性層１２を成長させ、さら
に、第２の半絶縁体層１３を第１の半絶縁体層１１と同
様にして、メサ部頂上以外の部分に成長させる。
【００１７】次に、亜鉛が添加されて、キャリア濃度が
５〜２０×１０17ｃｍ-3になされたｐ型ＩｎＰを膜厚１
〜３μｍに成長せしめてクラッド層１４を形成し、さら
に電極形成のためにｐ型ＩｎＧａＡｓＰ４元混晶からな
るキャップ層１５を膜厚０．５〜３μｍ程度に成長させ
る。以上の各半導体層は一度の液相エピタキシャル成長
工程で形成される。
５〜２０×１０17ｃｍ-3になされたｐ型ＩｎＰを膜厚１
〜３μｍに成長せしめてクラッド層１４を形成し、さら
に電極形成のためにｐ型ＩｎＧａＡｓＰ４元混晶からな
るキャップ層１５を膜厚０．５〜３μｍ程度に成長させ
る。以上の各半導体層は一度の液相エピタキシャル成長
工程で形成される。
【００１８】次いで、キャップ層１５上にＣＶＤ法によ
りシリコン酸化膜を形成し、メサ部２１上に残るように
パターニングして拡散マスクを形成し、ｎ型不純物を、
キャリア濃度５〜５０×１０16ｃｍ-3に拡散して、キャ
リア注入幅制御層１６を形成する。続いて、ｐ型のキャ
ップ層１５上にｐ側電極１７を、キャリア注入幅制御層
１６上に制御電極１８を、基板裏面にｎ側電極１９を形
成して本実施例のレーザダイオードの製作が完了する。
りシリコン酸化膜を形成し、メサ部２１上に残るように
パターニングして拡散マスクを形成し、ｎ型不純物を、
キャリア濃度５〜５０×１０16ｃｍ-3に拡散して、キャ
リア注入幅制御層１６を形成する。続いて、ｐ型のキャ
ップ層１５上にｐ側電極１７を、キャリア注入幅制御層
１６上に制御電極１８を、基板裏面にｎ側電極１９を形
成して本実施例のレーザダイオードの製作が完了する。
【００１９】
【発明の効果】以上説明したように、本発明の半導体レ
ーザダイオードは、半絶縁体層によって電流狭窄を行う
ものにおいて、さらにゲートによって電流路の限定を図
ったものであるので、本発明によれば、注入キャリアを
より集中させることができ、漏れ電流を極限にまで低下
させることができる。
ーザダイオードは、半絶縁体層によって電流狭窄を行う
ものにおいて、さらにゲートによって電流路の限定を図
ったものであるので、本発明によれば、注入キャリアを
より集中させることができ、漏れ電流を極限にまで低下
させることができる。
【００２０】従って、本発明によれば、発振しきい値電
流の低減化が達成され、電流−光出力特性の直線性が改
善され、単一モード制御が一層容易になる。さらに、ゲ
ートに加える外部信号によって、しきい値電流および光
出力を制御することが可能となり、素子の応用範囲の拡
大に資することができる。
流の低減化が達成され、電流−光出力特性の直線性が改
善され、単一モード制御が一層容易になる。さらに、ゲ
ートに加える外部信号によって、しきい値電流および光
出力を制御することが可能となり、素子の応用範囲の拡
大に資することができる。
【図１】 本発明の一実施例の断面図。
【図２】 図１の要部拡大図。
【図３】 本発明の一実施例の製造工程を説明するため
の斜視図。
の斜視図。
【図４】 従来例の要部拡大図
１０ ｎ型ＩｎＰ基板 １１ 第１の半絶縁体層 １２ 活性層（ＩｎＧａＡｓＰ４元混晶） １３ 第２の半絶縁体層 １４ クラッド層 １５ キャップ層（ＩｎＧａＡｓＰ４元混晶） １６ キャリア注入幅制御層 １７ ｐ側電極 １８ 制御電極 １９ ｎ側電極 ２０ 溝 ２１ メサ部 ２２ 空乏層 ２３ キャリア狭窄領域
Claims (1)
- 【請求項１】 表面に２本のストライプ状の溝が形成さ
れている第１導電型の半導体基板と、前記溝を少なくと
も一部埋めるように形成された電流阻止層と、前記２本
の溝に挟まれた前記半導体基板のメサ部上および前記電
流阻止層上に形成された前記半導体基板よりバンドギャ
ップの狭い材料からなる活性層と、前記活性層上に形成
された第２導電型のクラッド層と、前記クラッド層上に
形成された第２導電型のキャップ層と、を備え、前記キ
ャップ層上から前記クラッド層に達するように前記メサ
部上を避けて第１導電型の拡散層が形成され、前記キャ
ップ層上にはキャリア供給用の電極が、また前記拡散層
上には該拡散層に逆バイアス電圧を印加するための電極
が設けられている半導体レーザダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8446792A JPH05251815A (ja) | 1992-03-06 | 1992-03-06 | 半導体レーザダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8446792A JPH05251815A (ja) | 1992-03-06 | 1992-03-06 | 半導体レーザダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251815A true JPH05251815A (ja) | 1993-09-28 |
Family
ID=13831438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8446792A Pending JPH05251815A (ja) | 1992-03-06 | 1992-03-06 | 半導体レーザダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251815A (ja) |
-
1992
- 1992-03-06 JP JP8446792A patent/JPH05251815A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425650A (en) | Buried heterostructure laser diode | |
| US4815083A (en) | Buried heterostructure semiconductor laser with high-resistivity semiconductor layer for current confinement | |
| JPH0474877B2 (ja) | ||
| US6697407B2 (en) | Semiconductor laser attaining high efficiency and high power, and method of manufacturing the same | |
| JPH05251815A (ja) | 半導体レーザダイオード | |
| JPH10256647A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0815230B2 (ja) | 埋込みストライプ形半導体レ−ザ−の作成方法及び当該方法により得られるレ−ザ− | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0629616A (ja) | 半導体レーザダイオードとその製造方法 | |
| JP2942404B2 (ja) | 埋込へテロ構造半導体レーザの製造方法 | |
| JPS60137088A (ja) | 半導体レ−ザ装置 | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JPH0666526B2 (ja) | 半導体レーザダイオードとその製造方法 | |
| JPS58106885A (ja) | 半導体レ−ザ | |
| JPH05327123A (ja) | 半導体レーザ素子およびその製作方法 | |
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP2910120B2 (ja) | 半導体レーザ | |
| JPH0766492A (ja) | 半導体レーザ装置，及びその製造方法 | |
| JPS6237835B2 (ja) | ||
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPS6112399B2 (ja) | ||
| JPH04207089A (ja) | 高出力半導体レーザダイオードおよびその製造方法 | |
| JPH02188983A (ja) | 埋め込み構造半導体レーザ装置 | |
| JPH05136525A (ja) | 半導体レーザ及びその製造方法 | |
| JPS6372175A (ja) | 埋め込み型半導体レ−ザ素子及びその製造方法 |