JPH05327123A - 半導体レーザ素子およびその製作方法 - Google Patents
半導体レーザ素子およびその製作方法Info
- Publication number
- JPH05327123A JPH05327123A JP4154297A JP15429792A JPH05327123A JP H05327123 A JPH05327123 A JP H05327123A JP 4154297 A JP4154297 A JP 4154297A JP 15429792 A JP15429792 A JP 15429792A JP H05327123 A JPH05327123 A JP H05327123A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- laser device
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 埋め込み型半導体レーザ素子の電流狭窄半導
体層に伴う諸問題を解決した半導体レーザ素子を提供す
る。 【構成】 活性層３の両側を電流狭窄半導体層４で埋め
込んだ埋め込み型半導体レーザ素子において、電流狭窄
半導体層４を電子と正孔との数が同一になるように補償
された半導体層で構成する。
体層に伴う諸問題を解決した半導体レーザ素子を提供す
る。 【構成】 活性層３の両側を電流狭窄半導体層４で埋め
込んだ埋め込み型半導体レーザ素子において、電流狭窄
半導体層４を電子と正孔との数が同一になるように補償
された半導体層で構成する。
Description
【０００１】
【産業上の利用分野】本発明は、光通信用光源などに使
用される半導体レーザ素子とその製作方法に関する。
用される半導体レーザ素子とその製作方法に関する。
【０００２】
【従来技術】半導体レーザ素子においては、電流を発光
部（活性層）に効率よく注入できるように、電流狭窄機
能を持つ半導体層で発光部（活性層）を埋め込み、その
駆動電流を低減させた、埋め込み型半導体レーザ素子が
多く用いられている。この電流狭窄半導体層には、次の
ようなものがある。即ち、 １）半導体基板と格子整合したｐ型半導体層とｎ型半導
体層を組み合わせたもので、ｐｎ接合の逆バイアスを利
用したもの（参照：Appl.Phys.Lett.,vol.51(1987),pp8
74.)。 ２）半導体基板と格子整合した半絶縁性半導体層によっ
て形成されたもの（参照：IEEE J. of Quantum Electro
n.,vol.QE-23(1987),pp943.)。
部（活性層）に効率よく注入できるように、電流狭窄機
能を持つ半導体層で発光部（活性層）を埋め込み、その
駆動電流を低減させた、埋め込み型半導体レーザ素子が
多く用いられている。この電流狭窄半導体層には、次の
ようなものがある。即ち、 １）半導体基板と格子整合したｐ型半導体層とｎ型半導
体層を組み合わせたもので、ｐｎ接合の逆バイアスを利
用したもの（参照：Appl.Phys.Lett.,vol.51(1987),pp8
74.)。 ２）半導体基板と格子整合した半絶縁性半導体層によっ
て形成されたもの（参照：IEEE J. of Quantum Electro
n.,vol.QE-23(1987),pp943.)。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
電流狭窄半導体層には次のような問題があった。即ち、 １）第１の電流狭窄半導体層では、ｐｎ接合の空乏層容
量により高速直接変調の変調周波数が制限される。ま
た、電流狭窄の特性がｐ型半導体とｎ型半導体それぞれ
の膜厚およびキャリア密度に大きく左右され、ある状況
下では、この構造がｐｎｐｎサイリスタ構造となるた
め、サイリスタブレークダウンと呼ばれる急激な光出力
の低下が生ずる（参照：IEEE J. of Quantum Electro
n.,vol.QE-23(1987),pp925.)。 ２）第２の電流狭窄半導体層は、上述の第１の電流狭窄
半導体層における変調周波数の制限を解決するために導
入されたものである。ＩｎＰ基板を使用した半導体レー
ザ素子においては、基板と格子整合する良好な半絶縁特
性を示す材料は、ＦｅドープＩｎＰに限られている。し
かしながら、ＦｅドープＩｎＰは、ｎ型不純物を含むＩ
ｎＰ半導体層と接合している場合には良好な半絶縁性を
示すが、ｐ型不純物、特にＺｎを含む半導体層、あるい
はＡｕＺｎなどの電極材料と接触している場合には、良
好な半絶縁特性が得られない。また、一般にＦｅドープ
埋め込みによる半導体レーザ素子では、変調特性には優
れるものの、高出力が得にくい。これらの原因として
は、ＦｅとＺｎの相互拡散によることが考えられている
る（参照：J. Cryst. Growth, vol.107(1991),pp274)。
ＩｎＰ中のＦｅは、電子の捕獲準位を作るため、電子電
流を阻止するのに効果があるが、正孔に対しては有効な
準位を作らないため、Ｚｎの拡散により容易に半絶縁性
がくずれるものと考えられる。また、Ｆｅは深い準位を
形成するため、活性層へのＦｅの拡散が生じた場合に
は、発光効率の低下が生ずる。
電流狭窄半導体層には次のような問題があった。即ち、 １）第１の電流狭窄半導体層では、ｐｎ接合の空乏層容
量により高速直接変調の変調周波数が制限される。ま
た、電流狭窄の特性がｐ型半導体とｎ型半導体それぞれ
の膜厚およびキャリア密度に大きく左右され、ある状況
下では、この構造がｐｎｐｎサイリスタ構造となるた
め、サイリスタブレークダウンと呼ばれる急激な光出力
の低下が生ずる（参照：IEEE J. of Quantum Electro
n.,vol.QE-23(1987),pp925.)。 ２）第２の電流狭窄半導体層は、上述の第１の電流狭窄
半導体層における変調周波数の制限を解決するために導
入されたものである。ＩｎＰ基板を使用した半導体レー
ザ素子においては、基板と格子整合する良好な半絶縁特
性を示す材料は、ＦｅドープＩｎＰに限られている。し
かしながら、ＦｅドープＩｎＰは、ｎ型不純物を含むＩ
ｎＰ半導体層と接合している場合には良好な半絶縁性を
示すが、ｐ型不純物、特にＺｎを含む半導体層、あるい
はＡｕＺｎなどの電極材料と接触している場合には、良
好な半絶縁特性が得られない。また、一般にＦｅドープ
埋め込みによる半導体レーザ素子では、変調特性には優
れるものの、高出力が得にくい。これらの原因として
は、ＦｅとＺｎの相互拡散によることが考えられている
る（参照：J. Cryst. Growth, vol.107(1991),pp274)。
ＩｎＰ中のＦｅは、電子の捕獲準位を作るため、電子電
流を阻止するのに効果があるが、正孔に対しては有効な
準位を作らないため、Ｚｎの拡散により容易に半絶縁性
がくずれるものと考えられる。また、Ｆｅは深い準位を
形成するため、活性層へのＦｅの拡散が生じた場合に
は、発光効率の低下が生ずる。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子およびその製作方法を提供する
もので、活性層の両側を電流狭窄半導体層で埋め込んだ
埋め込み型半導体レーザ素子において、電流狭窄半導体
層は電子と正孔との数が同一になるように補償された半
導体層からなることを第１発明とし、半導体層をエピタ
キシャル成長で形成し、このエピタキシャル成長時にｐ
型不純物とｎ型不純物を同時に半導体層に導入すること
により電流狭窄半導体層を形成する第１発明の半導体レ
ーザ素子の製作方法を第２発明とし、半導体層をエピタ
キシャル成長で形成し、このエピタキシャル成長時にｐ
型不純物のみを半導体層に導入することにより電流狭窄
半導体層を形成する第１発明の半導体レーザ素子の製作
方法を第３発明とし、反応炉中で有機金属気相成長法に
よりｐ型不純物を含む半導体層を成長させた直後に、同
一反応炉中で不純物を含まない半導体層を前記半導体層
上に積層成長させて電流狭窄半導体層を形成する第１発
明の半導体レーザ素子の製作方法を第４発明とするもの
である。
決した半導体レーザ素子およびその製作方法を提供する
もので、活性層の両側を電流狭窄半導体層で埋め込んだ
埋め込み型半導体レーザ素子において、電流狭窄半導体
層は電子と正孔との数が同一になるように補償された半
導体層からなることを第１発明とし、半導体層をエピタ
キシャル成長で形成し、このエピタキシャル成長時にｐ
型不純物とｎ型不純物を同時に半導体層に導入すること
により電流狭窄半導体層を形成する第１発明の半導体レ
ーザ素子の製作方法を第２発明とし、半導体層をエピタ
キシャル成長で形成し、このエピタキシャル成長時にｐ
型不純物のみを半導体層に導入することにより電流狭窄
半導体層を形成する第１発明の半導体レーザ素子の製作
方法を第３発明とし、反応炉中で有機金属気相成長法に
よりｐ型不純物を含む半導体層を成長させた直後に、同
一反応炉中で不純物を含まない半導体層を前記半導体層
上に積層成長させて電流狭窄半導体層を形成する第１発
明の半導体レーザ素子の製作方法を第４発明とするもの
である。
【０００５】
【作用】上述のように本発明の電流狭窄半導体層は、ｐ
型不純物とｎ型不純物を同じキャリア密度となるように
同時にドーピングして形成した、高電気抵抗を有する電
子と正孔が補償された半導体層であるため、ｐｎ接合を
有する電流狭窄構造の問題点、即ち、変調周波数の制限
やサイリスタブレークダウンを回避することができる。
また、本発明の電流狭窄半導体層はＦｅのような深い捕
獲準位を形成する不純物を含まないため、この不純物の
拡散による活性層の発光効率の低下を回避でき、さら
に、前述したＩｎＰ中のＦｅとＺｎの相互拡散による半
絶縁性の劣化に伴うリーク電流の増加も回避できる。本
発明の電流狭窄半導体層は、故意に不純物を含まないＩ
ｎＰの場合にはｎ型の導電性を示すので、第３発明に示
すように、ｐ型不純物のみを半導体層に適量導入するこ
とにより形成することができる。また、本発明の電流狭
窄半導体層は、第４発明に示すように、所謂メモリー効
果を利用して、ｐ型不純物を含む半導体層を成長させた
（第１バッチ）直後に、同一反応炉中で不純物を含まな
い半導体層を前記半導体層上に積層成長させる（第２バ
ッチ）ことにより形成することができる。即ち、不純物
を含まない半導体層（ｎ型）にｐ型不純物が取り込まれ
るからである。ここでメモリー効果とは、反応炉の内壁
に原料が付着してメモリーされ、次回の成長時に離脱
し、エピタキシャル膜に取り込まれることを意味してい
る。
型不純物とｎ型不純物を同じキャリア密度となるように
同時にドーピングして形成した、高電気抵抗を有する電
子と正孔が補償された半導体層であるため、ｐｎ接合を
有する電流狭窄構造の問題点、即ち、変調周波数の制限
やサイリスタブレークダウンを回避することができる。
また、本発明の電流狭窄半導体層はＦｅのような深い捕
獲準位を形成する不純物を含まないため、この不純物の
拡散による活性層の発光効率の低下を回避でき、さら
に、前述したＩｎＰ中のＦｅとＺｎの相互拡散による半
絶縁性の劣化に伴うリーク電流の増加も回避できる。本
発明の電流狭窄半導体層は、故意に不純物を含まないＩ
ｎＰの場合にはｎ型の導電性を示すので、第３発明に示
すように、ｐ型不純物のみを半導体層に適量導入するこ
とにより形成することができる。また、本発明の電流狭
窄半導体層は、第４発明に示すように、所謂メモリー効
果を利用して、ｐ型不純物を含む半導体層を成長させた
（第１バッチ）直後に、同一反応炉中で不純物を含まな
い半導体層を前記半導体層上に積層成長させる（第２バ
ッチ）ことにより形成することができる。即ち、不純物
を含まない半導体層（ｎ型）にｐ型不純物が取り込まれ
るからである。ここでメモリー効果とは、反応炉の内壁
に原料が付着してメモリーされ、次回の成長時に離脱
し、エピタキシャル膜に取り込まれることを意味してい
る。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の一実施例の断面図である。図中、１はｎ−ＩｎＰ
基板、２はｎ−ＩｎＰクラッド層、３はＧａＩｎＡｓＰ
活性層、４は補償されたＩｎＰ電流狭窄半導体層、５は
ｐ−ＩｎＰクラッド層、６はｐ+ −ＧａＩｎＡｓＰキャ
ップ層である。本実施例は次のようにして製作した。即
ち、ｎ−ＩｎＰ基板１上にｎ−ＩｎＰクラッド層２、Ｇ
ａＩｎＡｓＰ活性層３およびｐ−ＩｎＰクラッド層５を
順次エピタキシャル成長させた。次いで、活性層３幅を
狭くするためにエッチングし、活性層３の両側に膜厚約
２μｍの補償されたＩｎＰ電流狭窄半導体層４を形成し
た。電流狭窄半導体層４は、ｐ、ｎ同時ドーピングによ
って形成した（ｐ型不純物Ｚｎ、ｎ型不純物Ｓｅ、とも
に５×１０17ｃｍ-3）。活性層幅２μｍ、共振器長３０
０μｍの素子において、しき値電流は約２０ｍＡであっ
た。従来例では４０ｍＷで光出力のブレークダウンが発
生したが、本実施例では４０ｍＷでも光出力のブレーク
ダウンは発生しなかった。また、補償されたＩｎＰ電流
狭窄半導体層は以下のようにして形成することもでき
る。即ち、ドーパントとしてジェチルジンク（ＤＥＺ
ｎ）を用いて、成長温度６５０℃において２×１０19ｃ
ｍ-3のｐ型ＧａＩｎＡｓを約０．５μｍ成長させ、その
直後の反応炉によって、故意には不純物を含まないＩｎ
Ｐを成長させたところ、室温において伝導型はｎ型で、
残留キャリア密度３．６×１０10ｃｍ-3、移動度１５７
５ｃｍ2 ／Ｖ・ｓｅｃという高抵抗ＩｎＰの電流狭窄半
導体層が得られた。図２は、本発明にかかる半導体レー
ザ素子の他の実施例の断面図である。この実施例は、ｐ
−ＩｎＰ基板１１上にｐ−ＩｎＰクラッド層１２、厚さ
約２μｍの補償されたＩｎＰ電流狭窄半導体層１３を順
次エピタキシャル成長させた後、エッチングにより形成
した溝中に液相エピタキシャル成長法によってＧａＩｎ
ＡｓＰ活性層１４を形成したものである。１５はｎ−Ｉ
ｎＰクラッド層、１６はｎ−ＧａＩｎＡｓＰキャップ層
である。なお、活性層は量子井戸構造としてもよいこと
は言うまでもない。
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の一実施例の断面図である。図中、１はｎ−ＩｎＰ
基板、２はｎ−ＩｎＰクラッド層、３はＧａＩｎＡｓＰ
活性層、４は補償されたＩｎＰ電流狭窄半導体層、５は
ｐ−ＩｎＰクラッド層、６はｐ+ −ＧａＩｎＡｓＰキャ
ップ層である。本実施例は次のようにして製作した。即
ち、ｎ−ＩｎＰ基板１上にｎ−ＩｎＰクラッド層２、Ｇ
ａＩｎＡｓＰ活性層３およびｐ−ＩｎＰクラッド層５を
順次エピタキシャル成長させた。次いで、活性層３幅を
狭くするためにエッチングし、活性層３の両側に膜厚約
２μｍの補償されたＩｎＰ電流狭窄半導体層４を形成し
た。電流狭窄半導体層４は、ｐ、ｎ同時ドーピングによ
って形成した（ｐ型不純物Ｚｎ、ｎ型不純物Ｓｅ、とも
に５×１０17ｃｍ-3）。活性層幅２μｍ、共振器長３０
０μｍの素子において、しき値電流は約２０ｍＡであっ
た。従来例では４０ｍＷで光出力のブレークダウンが発
生したが、本実施例では４０ｍＷでも光出力のブレーク
ダウンは発生しなかった。また、補償されたＩｎＰ電流
狭窄半導体層は以下のようにして形成することもでき
る。即ち、ドーパントとしてジェチルジンク（ＤＥＺ
ｎ）を用いて、成長温度６５０℃において２×１０19ｃ
ｍ-3のｐ型ＧａＩｎＡｓを約０．５μｍ成長させ、その
直後の反応炉によって、故意には不純物を含まないＩｎ
Ｐを成長させたところ、室温において伝導型はｎ型で、
残留キャリア密度３．６×１０10ｃｍ-3、移動度１５７
５ｃｍ2 ／Ｖ・ｓｅｃという高抵抗ＩｎＰの電流狭窄半
導体層が得られた。図２は、本発明にかかる半導体レー
ザ素子の他の実施例の断面図である。この実施例は、ｐ
−ＩｎＰ基板１１上にｐ−ＩｎＰクラッド層１２、厚さ
約２μｍの補償されたＩｎＰ電流狭窄半導体層１３を順
次エピタキシャル成長させた後、エッチングにより形成
した溝中に液相エピタキシャル成長法によってＧａＩｎ
ＡｓＰ活性層１４を形成したものである。１５はｎ−Ｉ
ｎＰクラッド層、１６はｎ−ＧａＩｎＡｓＰキャップ層
である。なお、活性層は量子井戸構造としてもよいこと
は言うまでもない。
【０００７】
【発明の効果】以上説明したように本発明によれば、活
性層の両側を電流狭窄半導体層で埋め込んだ埋め込み型
半導体レーザ素子において、電流狭窄半導体層は電子と
正孔が補償された半導体層からなり、ｐｎ接合を有さな
いため、変調周波数の制限やサイリスタブレークダウン
を回避することができ、また、Ｆｅのような深い捕獲準
位を形成する不純物を含まないため、この不純物の拡散
による活性層の発光効率の低下を回避できるという優れ
た効果がある。
性層の両側を電流狭窄半導体層で埋め込んだ埋め込み型
半導体レーザ素子において、電流狭窄半導体層は電子と
正孔が補償された半導体層からなり、ｐｎ接合を有さな
いため、変調周波数の制限やサイリスタブレークダウン
を回避することができ、また、Ｆｅのような深い捕獲準
位を形成する不純物を含まないため、この不純物の拡散
による活性層の発光効率の低下を回避できるという優れ
た効果がある。
【図１】本発明に係る半導体レーザ素子の一実施例の断
面図である。
面図である。
【図２】本発明に係る半導体レーザ素子の他の実施例の
断面図である。
断面図である。
１、１１ 基板 ２、１５ ｎ−ＩｎＰクラッド層 ３、１４ ＧａＩｎＡｓＰ活性層 ４、１３ ＩｎＰ電流狭窄半導体層 ５、１２ ｐ−ＩｎＰクラッド層 ６、１６ キャップ層
フロントページの続き (72)発明者 菊田 俊夫 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内
Claims (4)
- 【請求項１】 活性層の両側を電流狭窄半導体層で埋め
込んだ埋め込み型半導体レーザ素子において、電流狭窄
半導体層は電子と正孔との数が同一になるように補償さ
れた半導体層からなることを特徴とする半導体レーザ素
子。 - 【請求項２】 半導体層をエピタキシャル成長で形成
し、このエピタキシャル成長時にｐ型不純物とｎ型不純
物を同時に半導体層に導入することにより電流狭窄半導
体層を形成することを特徴とする請求項１記載の半導体
レーザ素子の製作方法。 - 【請求項３】 半導体層をエピタキシャル成長で形成
し、このエピタキシャル成長時にｐ型不純物のみを半導
体層に導入することにより電流狭窄半導体層を形成する
ことを特徴とする請求項１記載の半導体レーザ素子の製
作方法。 - 【請求項４】 反応炉中で有機金属気相成長法によりｐ
型不純物を含む半導体層を成長させた直後に、同一反応
炉中で不純物を含まない半導体を前記半導体層上に積層
成長させて電流狭窄半導体層を形成することを特徴とす
る請求項１記載の半導体レーザ素子の製作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154297A JPH05327123A (ja) | 1992-05-20 | 1992-05-20 | 半導体レーザ素子およびその製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154297A JPH05327123A (ja) | 1992-05-20 | 1992-05-20 | 半導体レーザ素子およびその製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327123A true JPH05327123A (ja) | 1993-12-10 |
Family
ID=15581058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154297A Pending JPH05327123A (ja) | 1992-05-20 | 1992-05-20 | 半導体レーザ素子およびその製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327123A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002228994A (ja) * | 2001-01-30 | 2002-08-14 | Furukawa Electric Co Ltd:The | 半導体光素子及びその作製方法 |
| JP2017108061A (ja) * | 2015-12-11 | 2017-06-15 | 三菱電機株式会社 | 半導体レーザの製造方法 |
-
1992
- 1992-05-20 JP JP4154297A patent/JPH05327123A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002228994A (ja) * | 2001-01-30 | 2002-08-14 | Furukawa Electric Co Ltd:The | 半導体光素子及びその作製方法 |
| JP2017108061A (ja) * | 2015-12-11 | 2017-06-15 | 三菱電機株式会社 | 半導体レーザの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4119994A (en) | Heterojunction and process for fabricating same | |
| EP0259026B1 (en) | Double-heterostructure semiconductor laser with mesa stripe waveguide | |
| EP0155152B1 (en) | A semiconductor laser | |
| US4212020A (en) | Solid state electro-optical devices on a semi-insulating substrate | |
| GB2252872A (en) | Laser diode and method of manufacture | |
| EP0314372A2 (en) | Current confinement and blocking region for semiconductor devices | |
| US4661960A (en) | Semiconductor lasers | |
| US4429397A (en) | Buried heterostructure laser diode | |
| US4905057A (en) | Semiconductor devices | |
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| JPH05327123A (ja) | 半導体レーザ素子およびその製作方法 | |
| US4866723A (en) | DCPBH laser having a high temperature stability | |
| JP2747080B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2780275B2 (ja) | 埋込み構造半導体レーザ | |
| JPH0815230B2 (ja) | 埋込みストライプ形半導体レ−ザ−の作成方法及び当該方法により得られるレ−ザ− | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0712103B2 (ja) | 半導体レ−ザ素子 | |
| JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
| KR940011271B1 (ko) | 레이저다이오드 어레이 제조방법 | |
| JPS6237913B2 (ja) | ||
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JPH05343811A (ja) | 半導体発光素子およびその製造方法 | |
| JPS641072B2 (ja) | ||
| JPH04199587A (ja) | 光半導体素子 | |
| JPH02181491A (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A02 | Decision of refusal |
Effective date: 20070213 Free format text: JAPANESE INTERMEDIATE CODE: A02 |