JPH0629520A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH0629520A
JPH0629520A JP4179429A JP17942992A JPH0629520A JP H0629520 A JPH0629520 A JP H0629520A JP 4179429 A JP4179429 A JP 4179429A JP 17942992 A JP17942992 A JP 17942992A JP H0629520 A JPH0629520 A JP H0629520A
Authority
JP
Japan
Prior art keywords
gates
gate
effect transistor
voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4179429A
Other languages
English (en)
Inventor
Uonwarauipatsuto Uiwatsuto
ウィワット・ウォンワラウィパット
Ikou You
維康 楊
Kokuriyou Kotobuki
国梁 寿
Sunao Takatori
直 高取
Makoto Yamamoto
山本　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
Sharp Corp
Original Assignee
TAKAYAMA KK
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK, Sharp Corp filed Critical TAKAYAMA KK
Priority to JP4179429A priority Critical patent/JPH0629520A/ja
Priority to KR1019930009886A priority patent/KR940001458A/ko
Priority to EP93109418A priority patent/EP0577998B1/en
Priority to DE69317480T priority patent/DE69317480T2/de
Publication of JPH0629520A publication Critical patent/JPH0629520A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ＬＳＩにおけるより高度な機能的集約を実現
し得る電界効果トランジスタを提供することを目的とす
る。 【構成】 ゲートを複数Ｇ１…Ｇｎ有し、各ゲートには
独立の電極が接続されており、これらゲードの「ゲート
電圧ＶＳドレイン電流」特性の総和の形で出力を生じさ
せる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は電界効果トランジスタ
に関する。
【０００２】
【従来技術】近年ＬＳＩ技術の進歩は著しく、高速、大
容量、低消費電力のデバイスが次々と商品化されてい
る。しかしこれらの進歩の原動力は、大部分微細加工技
術の進歩に依存しており、今後の飛躍のためには新たな
ＬＳＩプロセスの設備投資が必要になる。因に、１ギガ
バイトＤＲＡＭの生産設備投資は１．５兆円と見積もら
れており、１企業の負担限度を越えている。従って、今
後は微細加工技術に依存しないＬＳＩ技術の生長が望ま
れる。
【０００３】このような現状において、ニューラルネッ
トワークの研究等、ノイマン型コンピュータからの脱
却、あるいはＬＳＩレベルでのより高度な機能集約とデ
ータ多値化はブレークスルーとなる可能性が高いが、現
在これらに関して確定的な方向付けは為されていない。
【０００４】
【発明が解決しようとする課題】この発明はこのような
現状に鑑みて創案されたもので、ＬＳＩにおけるより高
度な機能集約を実現し得る電界効果トランジスタを提供
することを目的とする。
【０００５】
【課題を解決する手段】この発明に係る電界効果トラン
ジスタは、ゲートを複数有し、これらゲートの「ゲート
電圧ｖｓドレイン電流」特性の総和の形で出力を生じさ
せるものである。
【０００６】
【実施例】次にこの発明に係る電界効果トランジスタの
１実施例を図面に基づいて説明する。 図１は電界効果
トランジスタの平面パターンであり、ソースＳとドレイ
ンＤとの間に、複数のゲートＧ1、Ｇ2、・・・、Ｇnが
設けられている。各ゲートに電圧を印加するための導線
は上方に導かれ、上位のレイヤ（図２参照）から給電さ
れる。従って、ゲート両側に位置するソースＳおよびド
レインＤとの干渉を生じることなく、ゲートに給電し得
る。
【０００７】ここに、単一ゲートにおける、ゲート電圧
ｖｇに対するドレイン電流の特性を Ｉ（ｖｇ） とすると、複数ゲートにおける特性は、 ｖｇi：ｉ番目のゲートのゲート電圧 と表現される。これらの特性をグラフに表示すると図
３、図４のようになる。
【０００８】従って、電界効果トランジスタは単体で加
算機能を持つことになり、機能の集約化が実現され、Ｌ
ＳＩにおける機能レベルでの実装密度を著しく高め得
る。
【０００９】
【発明の効果】前述のとおり、この発明に係る電界効果
トランジスタは、ゲートを複数設け、これらゲートの
「ゲート電圧ｖｓドレイン電流」特性の総和の形で出力
を生じさせるので、高度な機能集約を実現し得るという
優れた効果を有する。
【図面の簡単な説明】
【図１】この発明に係る電界効果トランジスタの１実施
例における平面パターンを示す平面図である。
【図２】同実施例の垂直断面に示す断面図である。
【図３】同実施例の電界効果トランジスタのドレイン電
流特性を示すグラフである。
【図４】従来の電界効果トランジスタのドレイン電流特
性を示すグラフである。
【符号の説明】
Ｇ ゲート Ｓ ソース Ｄ ドレイン ｇｖ ゲート電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寿 国梁 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会社 鷹山内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ソース、ゲートおよびドレインを有する
    電界効果トランジスタにおいて、ゲートは複数設けら
    れ、各ゲートには独立の電極が接続されていることを特
    徴とする電界効果トランジスタ。
  2. 【請求項２】 ソース、ゲートおよびドレインはＬＳＩ
    の同一レイヤに形成され、各ゲートに電圧を印加するた
    めの導線は、前記レイヤより上位のレイヤに導かれてい
    ることを特徴とする請求項１記載の電界効果トランジス
    タ。
  3. 【請求項３】 各ゲートは均一に形成されていることを
    特徴とする請求項１記載の電界効果トランジスタ。
JP4179429A 1992-06-12 1992-06-12 電界効果トランジスタ Pending JPH0629520A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4179429A JPH0629520A (ja) 1992-06-12 1992-06-12 電界効果トランジスタ
KR1019930009886A KR940001458A (ko) 1992-06-12 1993-06-02 전계효과 트랜지스터
EP93109418A EP0577998B1 (en) 1992-06-12 1993-06-11 Field effect transistor
DE69317480T DE69317480T2 (de) 1992-06-12 1993-06-11 Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4179429A JPH0629520A (ja) 1992-06-12 1992-06-12 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH0629520A true JPH0629520A (ja) 1994-02-04

Family

ID=16065708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4179429A Pending JPH0629520A (ja) 1992-06-12 1992-06-12 電界効果トランジスタ

Country Status (4)

Country Link
EP (1) EP0577998B1 (ja)
JP (1) JPH0629520A (ja)
KR (1) KR940001458A (ja)
DE (1) DE69317480T2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355598A (en) * 1964-11-25 1967-11-28 Rca Corp Integrated logic arrays employing insulated-gate field-effect devices having a common source region and shared gates
JPS5753151A (en) * 1980-09-16 1982-03-30 Nippon Telegr & Teleph Corp <Ntt> And circuit
JPH0695570B2 (ja) * 1985-02-07 1994-11-24 三菱電機株式会社 半導体集積回路装置
US5005059A (en) * 1989-05-01 1991-04-02 Motorola, Inc. Digital-to-analog converting field effect device and circuitry

Also Published As

Publication number Publication date
DE69317480T2 (de) 1998-07-09
KR940001458A (ko) 1994-01-11
DE69317480D1 (de) 1998-04-23
EP0577998A3 (ja) 1994-02-16
EP0577998B1 (en) 1998-03-18
EP0577998A2 (en) 1994-01-12

Similar Documents

Publication Publication Date Title
DE112011105979B4 (de) Halbleiterbauelement mit isolierten Halbleiterkörperteilen und Herstellungsverfahren
US7348642B2 (en) Fin-type field effect transistor
US20190123159A1 (en) Semiconductor devices having gate structures with skirt regions
ATE380391T1 (de) Herstellungsverfahren für soi- halbleiterbauelemente
KR20150124048A (ko) 반도체 장치 및 그 제조 방법
JP2003152178A (ja) 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ
CN1728400A (zh) 多栅晶体管及其制造方法
GB9813142D0 (en) Improvements in semi-conductor devices
TWI684812B (zh) 顯示面板
EP1276148A3 (en) Semiconductor device and method of manufacturing the same
TW202145501A (zh) 中段製程之佈局技術
US6951784B1 (en) Three-mask method of constructing the final hard mask used for etching the silicon fins for FinFETs
JPH0629520A (ja) 電界効果トランジスタ
EP0330142A3 (en) Multi-gate field-effect transistor
WO2017004840A1 (zh) 薄膜晶体管及其制造方法、阵列基板
WO2001057914A3 (en) Process of manufacturing a semiconductor device including a buried channel field effect transistor
JP3425603B2 (ja) 電界効果トランジスタの製造方法
JP2002091341A5 (ja)
WO2004042781A3 (en) Thin film transistor array panel
KR20210152083A (ko) 표시 장치
GB2254187A (en) Positive control of the source/drain-gate overlap in self-aligned tfts via a top hat gate electrode configuration
KR20020084881A (ko) 측면게이트를 이용한 실리콘 단전자 트랜지스터 제조방법
US5886372A (en) Semiconductor device having two composite field effect transistors
JPH08306905A (ja) 電子デバイスの製造方法及び電子デバイス
JPH06140437A (ja) 電界効果型トランジスタ