JPH06284311A - フィールドシンクロナイザ - Google Patents

Abstract

(57)【要約】 【目的】フィールドメモリを用いて非同期な２つの映像
信号を同期させるフィールドシンクロナイザにおいて、
書き込みおよび読み出しアドレスの追越し追越されが起
こったときのスキューの発生を防ぐ。 【構成】入力端子１６からの第１映像信号をライトリセ
ット発生部２およびライトドットカウンタ３で発生され
るリセット信号でフィールドメモリ１に書込む。入力端
子１７からの第２映像信号を基準としてリードリセット
発生部６およびリードドットカウンタ７で発生するリセ
ット信号でデータを読み出す。このリセット信号は、ラ
イトドットカウンタ３およびライトラインカウンタ４で
発生するアドレスと、リードドットカウンタ７およびリ
ードラインカウンタ８で発生するアドレスとの追越し追
越されを検出する追い越し検出部５の出力に応じて、発
生タイミングが制御され、読み出す映像信号の水平同期
のタイミングを一定に保ち、水平同期信号の不連続を防
ぐ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビおよびＶＴＲなど
の映像機器の映像信号の同期処理を行う映像信号処理に
関するものである。

【０００２】

【従来の技術】従来の、フィールドメモリを用いて独立
した２つの映像信号を同期させるフィールドシンクロナ
イザについて説明する。図１３は書き込みおよび読み出
しを非同期で行うフィールドメモリを用いて、２つの映
像信号を同期させる従来の映像信号処理装置の構成を示
すブロック図である。第１映像信号は入力端子７７に入
力され、第２映像信号は入力端子７８に入力される。第
１映像信号はライトアドレス発生器７４およびタイミン
グ発生器７６により第１映像信号を基準としたタイミン
グでフィールドメモリ７１に書き込まれる。また、書き
込まれた信号はリードアドレス発生器７５およびタイミ
ング発生器７６により第２映像信号を基準としたタイミ
ングでフィールドメモリ７１より読み出される。

【０００３】

【発明が解決しようとする課題】しかしながら、上記構
成の装置では書き込みおよび読み出し動作が非同期で行
われるために書き込みアドレスと読み出しアドレスの追
越し追い越されが起こり、その瞬間に読み出される映像
信号のフィールドが前または次のフィールドに変化する
ため画面上にスキューが生じるという問題があった。

【０００４】この問題について例を挙げて説明する。図
１４はフィールドメモリに書き込まれる映像信号（水平
同期信号のみ記す）と、読み出される出力信号を示す。
フィールドメモリの書込みアドレスのスタートは、書込
む映像信号の垂直同期信号とする。図１４ではフィール
ドメモリにまずフィールド１が書込まれ、続いてフィー
ルド２が書込まれると仮定する。フィールド１とフィー
ルド２は、連続しているためフィールドの偶奇が異なり
図１４のように水平同期信号が０．５Ｈずれている。

【０００５】時刻ｔ１のとき、フィールド２の書込みの
途中であり、書込みアドレスはライトアドレスポインタ
Ｗｔ１で示す位置にある。また同時刻の読み出しアドレ
スは書込みアドレスより小さく、リードアドレスポイン
タＲｔ１で示す位置にありフィールド２を読み出してい
る。

【０００６】その後時刻ｔ２のとき、読み出しアドレス
と書込みアドレスが一致し、それ以降読み出しアドレス
が書込みアドレスより大きくなった場合、書込みアドレ
スと読み出しアドレスの追越し追越されが起こったこと
になる。追越しが起こった時刻ｔ２以降の時刻ｔ３のと
き、読み出しアドレスが書込みアドレスより大きいた
め、読み出すデータは図１４に示すとおりまだ書込まれ
ていないフィールド２ではなく、フィールド１を読み出
す。つまり、時刻ｔ２以前はフィールド２が読み出され
るが、時刻ｔ２以降はフィールド１が読み出されること
になる。この場合の出力データは図１４のようになり、
フィールド２の水平同期信号ではなく、フィールド１の
水平同期信号が読み出されることになって、水平同期信
号の不連続が生じる。このときのモニタ画面上は図１５
のようにスキューが発生し、見苦しくなる。

【０００７】この問題を解決するためには、フレームメ
モリを用いれば追越しが起こる前後のメモリから読み出
すフィールドの偶奇は一致するので、水平同期信号の不
連続は起こらない。

【０００８】また、図１３のようなシステムを２組以上
用意し、追越しが起こる前にそれらの出力を切り換えて
水平同期信号の不連続を防ぐという方法もあるが、メモ
リ容量が１フィールド分の２倍以上必要となり、コスト
が上がるという問題があった。

【０００９】本発明は、上記問題点を解決し、１フィー
ルド分のフィールドメモリのみで、書込みおよび読み出
しアドレスの追越し追越されが起こったときでもスキュ
ーを発生しない映像信号が得られるフィールドシンクロ
ナイザを提供することを目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するため
に、本発明のフィールドシンクロナイザは、第１映像信
号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器
からの映像信号の書込みを第１映像信号に同期して行
い、読み出しを第２映像信号に同期して行うフィールド
メモリと、前記フィールドメモリからの映像信号をＤ／
Ａ変換するＤ／Ａ変換器と、前記フィールドメモリの書
込みアドレスと読み出しアドレス間での追越し、または
追越されを検出し、さらに書込みアドレスと読み出しア
ドレスの差が増加しているか減少しているかを検出する
追越し検出部と、前記フィールドメモリの書込みアドレ
スポインタをリセットする信号を発生するライトリセッ
ト発生部と、前記ライトリセット発生部からの信号を基
準として前記フィールドメモリの書込みアドレスポイン
タを水平同期周期でラインの先頭にリセットする信号を
発生し、また書込みアドレスポインタのライン上での位
置を示すアドレスを前記追越し検出部に与えるライトド
ットカウンタと、前記ライトドットカウンタからのパル
ス数を計測して前記フィールドメモリの書込みアドレス
ポインタが何ライン目にあるかを前記追越し検出部に与
えるライトラインカウンタと、前記フィールドメモリの
読み出しアドレスポインタをリセットする信号を発生
し、前記追越し検出部で追越しを検出し、かつアドレス
差を増加している場合は、検出後読み出しアドレスポイ
ンタをリセットする信号が発生するタイミングを水平同
期周期の半分だけ遅らせるか、または水平同期周期分早
め、前記追越し検出部で追越しを検出し、かつアドレス
差が減少している場合は、検出後読み出しアドレスポイ
ンタをリセットする信号が発生するタイミングを水平同
期周期の半分だけ早めるか、水平同期周期分遅らせるリ
ードリセット発生部と、前記リードリセット発生部から
の信号を基準として前記フィールドメモリの読み出しア
ドレスポインタを水平同期周期でラインの先頭にリセッ
トする信号を発生し、また読み出しアドレスポインタの
ライン上での位置を示すアドレスを前記追越し検出部に
与え、前記追越し検出部で追越しを検出し、かつアドレ
ス差が増加している場合は、検出後アドレスが水平同期
周期の半分になった時点で、読み出しアドレスポインタ
を同じラインの先頭にリセットする信号を発生し、前記
追越し検出部で追越しを検出し、かつアドレス差が減少
している場合は、検出後アドレスが水平同期周期の半分
になった時点で、読み出しアドレスポインタを次のライ
ンの先頭にリセットする信号を発生するリードドットカ
ウンタと、前記リードドットカウンタからのパルス数を
計測して前記フィールドメモリの読み出しアドレスポイ
ンタが何ライン目にあるかを前記追越し検出部に与える
リードラインカウンタと、第１映像信号により前記ライ
トリセット発生部の基準となる垂直同期信号を分離する
第１同期分離部と、第１映像信号よりサブキャリア信号
の４倍の周波数のクロックを発生し、前記Ａ／Ｄ変換
器、フィールドメモリ、ライトリセット発生部、ライト
ドットカウンタに供給する第１クロック発生部と、第２
映像信号より垂直同期信号を分離する第２同期分離部
と、前記第２同期分離部からの垂直同期信号を一定量遅
延し前記リードリセット発生部の基準となる信号を発生
する固定遅延部と、第２映像信号よりサブキャリア信号
の４倍の周波数のクロックを発生し、前記Ｄ／Ａ変換
器、フィールドメモリ、固定遅延部、リードリセット発
生部、リードドットカウンタ、追越し検出部に供給する
第２クロック発生部とを備えたものである。

【００１１】

【作用】本発明によれば、書込みアドレスと読み出しア
ドレスとの追越し、追越されが起こる直前に、読み出し
のタイミングを０．５Ｈずらすことにより、読み出され
る映像信号の水平同期信号のタイミングを１Ｈ間隔に揃
えることができ、スキューの発生を防止できる。

【００１２】

【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。図１は本発明の一実施例のフィールドシン
クロナイザの概略構成図である。このフィールドシンク
ロナイザは、図２のように、互いに非同期な２つの映像
信号の垂直同期を一定の位相に同期させることを目的と
する。具体的には、第１映像信号をフィールドメモリに
書込み、第２映像信号の垂直同期信号のタイミングで読
み出すことにより、２つの映像信号の垂直同期を位相０
で同期させるか、または、第２映像信号の垂直同期信号
に対して一定量遅延した後に読み出すことにより、２つ
の映像信号の垂直同期を位相をずらして同期させるもの
である。

【００１３】図１において、第１映像信号は入力端子１
６よりＡ／Ｄ変換器９、第１同期分離部１０、第１クロ
ック発生部１１に入力される。また、第２映像信号は入
力端子１７より第２同期分離部１４、第２クロック発生
部１５に入力される。

【００１４】第１および第２同期分離部１０，１４は、
入力された映像信号より垂直同期信号を分離する。第１
および第２クロック発生部１１，１５は、入力された映
像信号のサブキャリア信号の４倍の周波数のクロックを
サブキャリア信号にロック（バーストロック）して発生
する。第１クロック発生部１１のクロックは、Ａ／Ｄ変
換器９、フィールドメモリ１、ライトリセット発生部
２、ライトドットカウンタ３に供給される。また、第２
クロック発生部１５のクロックはＤ／Ａ変換器１２、フ
ィールドメモリ１、固定遅延部１３、リードリセット発
生部６、リードドットカウンタ７、追越し検出部５に供
給される。

【００１５】Ａ／Ｄ変換器９は第１映像信号を第１クロ
ック発生部１１からのクロックをサンプリングクロック
としてＡ／Ｄ変換し、フィールドメモリ１に入力する。
ライトリセット発生部２は、フィールドメモリ１の書込
みアドレスポインタを０にリセットするライトリセット
信号を、第１同期分離部１０からの垂直同期信号に同期
して発生する。

【００１６】ライトドットカウンタ３は、ライトリセッ
ト信号発生時から１水平同期周期（１Ｈ周期）で、フィ
ールドメモリ１の書込みアドレスポインタを次のライン
の先頭にリセットするライトラインリセット信号を発生
する。また、ライトラインリセット信号でリセットさ
れ、第１クロック発生部１１からのクロック数を計測し
て、書込みアドレスポインタのライン上の位置を示すラ
イトドットアドレスを追越し検出部５に与える。

【００１７】ライトラインカウンタ４は、ライトリセッ
ト信号でリセットされ、ライトドットカウンタ３からの
ライトラインリセット信号のパルス数を計測して、書込
みアドレスポインタが何番目のラインにあるかを追越し
検出部５に与える。

【００１８】固定遅延部１３は、第２映像信号の垂直同
期信号を一定量遅延する。リードリセット発生部６は、
追越し時を除いては、フィールドメモリ１の読み出しア
ドレスポインタを０にリセットするリードリセット信号
を、固定遅延部１３からの垂直同期信号に同期して発生
する。

【００１９】リードドットカウンタ７は、追越し時を除
いては、リードリセット信号発生時から１Ｈ周期で、フ
ィールドメモリ１の読み出しアドレスポインタを次のラ
インの先頭にリセットするリードラインリセット信号を
発生する。また、リードラインリセット信号でリセット
され、第２クロック発生部１５からのクロック数を計測
して、読み出しアドレスポインタのライン上の位置を示
すリードドットアドレスを追越し検出部５に与える。

【００２０】リードラインカウンタ８は、リードリセッ
ト信号でリセットされ、リードドットカウンタ７からの
リードラインリセット信号のパルス数を計測して、読み
出しアドレスポインタが何番目のラインにあるかを追越
し検出部５に与える。

【００２１】追越し検出部５は、ライトドットカウンタ
３、ライトラインカウンタ４、リードドットカウンタ
７、リードラインカウンタ８より、フィールドメモリ１
の書込みアドレスポインタと読み出しアドレスポインタ
との追越し、追越されを検出する。それと同時に書込み
アドレスと読み出しアドレスとの差が増加しているか減
少しているかを検出する。

【００２２】Ｄ／Ａ変換器１２はフィールドメモリ１か
らのデータを第２クロック発生部１５からのクロックを
サンプリングクロックとしてＤ／Ａ変換し、第２映像信
号に同期した第１映像信号を出力する。

【００２３】追越し、追越されが検出された場合の動作
について説明する。従来のフィールドシンクロナイザの
構成図１３では、追越し発生後、前に述べたように読み
出すフィールドが前または次のフィールドとなるために
Ｈが０．５Ｈずれ、結果的に図１４のように出力データ
のＨが不連続になる。これを防ぐためには、追越しと同
時に読み出しアドレスを０．５Ｈ変化させればよい。具
体的には、追越しが起こる直前に、強制的に追越させる
ように読み出しアドレスを瞬間的に０．５Ｈ変化させ
る。こうすることにより出力データのＨは連続となる。

【００２４】このことを図３を用いて説明する。追越し
が起こる時刻ｔ２の直前に、瞬間的に図３のようにリー
ドアドレスポインタを０．５Ｈ分進める。この操作によ
り出力データのＨは連続になる。図３は書込みアドレス
と読み出しアドレスとの差（書込みアドレス−読み出し
アドレス）が減少している場合である。したがって、逆
にアドレス差が増加している場合は、追越しが起こると
きにリードアドレスポインタを０．５Ｈ分戻す。

【００２５】リードアドレスポインタを進めるまたは戻
すという動作を、リードラインリセット信号、リードリ
セット信号の発生タイミングを変えることにより行う。
以下、追越し検出時の各部の動作を説明する。

【００２６】追越し検出部５はアドレス差を監視し、ア
ドレス差が０になる直前にリードリセット発生部６、リ
ードドットカウンタ７に追越しが発生したことを伝え
る。同時にアドレス差が増加しているか、または減少し
ているかを伝える。

【００２７】リードドットカウンタ７は追越しを検出し
た後、ドットアドレスが０．５Ｈになった時点で、アド
レス差が増加している場合は読み出しアドレスポインタ
を同じラインの先頭にリセットするリードラインリセッ
ト信号を発生し、読み出しアドレス０．５Ｈ戻す。ま
た、アドレス差が減少している場合は同ポインタを次の
ラインの先頭にリセットするリードラインリセット信号
を発生し、読み出しアドレスを０．５Ｈ進める。その後
は、１Ｈごとにリードラインリセット信号を発生する
（図４，図５）。

【００２８】リードリセット発生部６は追越しを検出
し、リードラインリセットの処理を行った後、次のリー
ドリセット信号をアドレス差が増加している場合は１つ
前のリードリセット信号発生から１フィールド＋０．５
Ｈ後に発生し、アドレス差が減少している場合は１フィ
ールド−０．５Ｈ後に発生する。その後は、１フィール
ドごとにリードリセット信号を発生する（図４，図
５）。

【００２９】ところが、このままでは追越しが起こる度
に、第１映像信号のメモリ出力と第２映像信号間の位相
が０．５Ｈずつずれていく。このことについて説明す
る。リードリセット信号は図６のように固定遅延部１３
からの垂直同期信号に同期して発生する。言い換えれ
ば、リードリセット信号は第２映像信号の垂直同期信号
から一定遅延量後に発生する。追越しが起こりアドレス
差が増加している場合、１つ前のリードリセット信号発
生から１フィールド＋０．５Ｈ後に発生するように、遅
延量を固定遅延量＋０．５Ｈに変化させる。その後遅延
量は次に追越しが起こるまで保持され、追越しが起こっ
たときにアドレス差が増加している場合はさらに＋０．
５Ｈ変化させる。これが繰り返されるため遅延量が増加
し、２つの映像信号間の位相がずれていくことになる。
逆にアドレス差が減少している場合は遅延量が減少して
いく。

【００３０】したがって、これを防ぐためにはアドレス
差が増加している場合は遅延量を減らし、アドレス差が
減少している場合は遅延量を増やすという動作を、前述
の０．５Ｈずらす動作に加えて行う必要がある。具体的
には追越しを検出した後にリードリセット信号を、アド
レス差が増加している場合は１つ前のリードリセット信
号発生から１フィールド−１Ｈ後に発生し、アドレス差
が減少している場合は１フィールド＋１Ｈ後に発生する
ように遅延量を変化させる。増減させる遅延量が１Ｈで
ある理由は、この場合、遅延量を変化させる前後の読み
出すフィールドは同じであるため、Ｈの連続性を保つた
めに１Ｈ増減させる必要がある。これにより、２つの映
像信号間の位相の変動を小さく押さえることができる。

【００３１】次に、追越し検出方法について説明する。
追越し、追越されを検出する方法は、書込みアドレスと
読み出しアドレスとの差を計算し（書込みアドレス−読
み出しアドレス）、また追越しとなるアドレス差よりも
わずかに大きい値と小さい値（ただし、ともに０．５Ｈ
以内）を設定し、アドレス差と設定値が一致したときに
追越し発生を示す信号を発生する。

【００３２】これに加えて、追越し検出と同時にアドレ
ス差が増加しているか減少しているかも検出するため
に、アドレス差と比較する設定値を図７のように追越し
となるアドレス差よりも小さい値を２段階（設定値Ａ，
Ｂ）、大きい値を２段階（設定値Ｃ，Ｄ）、計４段階設
定する。そして、アドレス差が設定値Ａと一致した後に
設定値Ｂと一致した場合、追越し発生とし、かつアドレ
ス差が増加しているものとする。また、アドレス差が設
定値Ｄと一致した後に設定値Ｃと一致した場合、追越し
発生とし、かつアドレス差が減少しているものとする。

【００３３】次に、各部の具体例を示す。追越し検出部
５の具体例を図８に示す。入力端子３４よりライトドッ
トカウンタ３からのライトドットアドレスが入力され、
入力端子３８から入力される第２クロック発生部１５か
らのクロックによりＤフリップフロップ３０でラッチさ
れ、減算器２０に入力される。また入力端子３５よりリ
ードドットカウンタ７からのリードドットアドレスが入
力され、減算器２０に入力される。減算器２０はライト
とリードのドットカウンタの差を計算し、その結果は比
較器Ａ２２，Ｂ２３，Ｃ２５，Ｄ２４に入力される。ラ
イトラインカウンタ４とリードラインカウンタ８からの
出力はそれぞれ入力端子３６，３７よりライン比較器２
１に入力され、一致した時「Ｈ」となる。

【００３４】比較器Ａ２２およびＤ２４はそれぞれ入力
されたドットカウンタの差と設定値ＡおよびＤとを比較
し、一致したときかつライン比較器２１が「Ｈ」のとき
「Ｈ」となる。ＲＳフリップフロップＡ２６およびＤ２
８は比較器Ａ２２およびＤ２４が「Ｈ」のとき「Ｈ」と
なる。比較器Ｂ２３およびＣ２５はそれぞれ入力された
ドットカウンタの差と設定値ＢおよびＣとを比較し、一
致したときかつライン比較器が「Ｈ」のときかつＲＳフ
リップフロップＡ２６およびＤ２８が「Ｈ」のときに
「Ｈ」となる。ＲＳフリップフロップＢ２７およびＣ２
９は比較器Ｂ２３およびＣ２５が「Ｈ」のとき「Ｈ」と
なる。

【００３５】出力４０はＲＳフリップフロップＡ２６と
Ｂ２７が両方「Ｈ」のときまたはＲＳフリップフロップ
Ｃ２９とＤ２８が両方「Ｈ」のとき「Ｈ」となる。出力
４１はＲＳフリップフロップＡ２６とＢ２７が両方
「Ｈ」のとき「Ｈ」となる。なお、後述のように、ＲＳ
フリップフロップＡ２６，Ｂ２７，Ｃ２９，Ｄ２８は追
越し発生時の処理でリードラインリセット信号の処理を
行った後にリセットされる。したがって、出力４０およ
び出力４１が「Ｈ」のときは追越し発生と、かつアドレ
ス差の増加を示す。また出力４０のみ「Ｈ」のときは追
越し発生と、かつアドレス差の減少を示す。

【００３６】リードリセット発生部６の具体例を図９に
示す。固定遅延部１３からの垂直同期信号が入力端子５
４より入力され、カウンタＡ４２とカウンタＣ４５がリ
セットされる。またＲＳフリップフロップ４９がセット
される。カウンタＢ４４は入力端子５２に入力される追
越し検出部５の出力４０が「Ｈ」となったときで、かつ
入力端子５３に入力される追越し検出部５の出力４１が
「Ｈ」のときは増加し、「Ｌ」のときは減少する。値は
「１」から「５」までの値をとり、初期値は「３」であ
る。また値が「１」のときで、入力５２が「Ｈ」で入力
５３が「Ｌ」になった場合、あるいは値が「５」のとき
で、入力５２，５３が「Ｈ」になった場合、「３」とな
る。比較器Ａ４３はカウンタＡ４２が０．５Ｈとなった
とき「Ｈ」となる。比較器Ｂ４６はカウンタＢ４４とカ
ウンタＣ４５が一致したとき「Ｈ」となる。

【００３７】カウンタＡ４２の出力がリセット後０．５
Ｈとなったときに比較器Ａ４３の出力が「Ｈ」となり、
このときカウンタＣ４５が「０」から「１」へ増加す
る。同時に、カウンタＡ４２はリセットされ、再スター
トする。この動作を数回繰り返した後、カウンタＢ４４
とカウンタＣ４５が一致したとき比較器Ｂ４６が「Ｈ」
となり、その後カウンタＡ４２が０．５Ｈとなったとき
出力５５が「Ｈ」となる。これがリードリセット信号と
なる。このときＲＳフリップフロップ４９もリセットさ
れる。図９中の各部(a) 〜(f) のタイミングを図１０
(a) 〜(f) に示す。

【００３８】垂直同期信号からリードリセット信号が発
生するまでの間に０．５Ｈを繰り返す回数はカウンタＢ
４４の値によって変えることができる。たとえば、追越
しが起こりかつアドレス差が増加している場合、カウン
タＢ４４は１つ増え、０．５Ｈを繰り返す回数が１回多
くなり、追越し直後のリードリセット信号は１つ前のリ
ードリセット信号発生から１フィールド＋０．５Ｈ後に
発生する。それ以降は１フィールドごとに発生する。

【００３９】また、カウンタＢ４４の値が「５」のとき
に追越しが起こりかつアドレス差が増加している場合、
カウンタＢの値が「３」となり、０．５Ｈを繰り返す回
数が２回少なくなり、追越し直後のリードリセット信号
は１つ前のリードリセット信号発生から１フィールド−
１Ｈ後に発生する。それ以降は１フィールドごとに発生
する。

【００４０】リードラインカウンタ８の具体例を図１１
に示す。カウンタ５６は入力端子６４に入力されるリー
ドリセット発生部６からのリードリセット信号によりリ
セットされカウントスタートする。カウンタ５６の出力
は比較器Ａ５７と比較器Ｂ５８に入力される。また、出
力端子６７よりリードドットアドレスとして出力され
る。比較器Ａ５７はカウンタ５６の値が１Ｈになったと
き「Ｈ」となる。比較器Ｂ５８はカウンタ５６の値が
０．５Ｈになったとき「Ｈ」となる。

【００４１】入力端子６５，６６にはそれぞれ追越し検
出部５の出力４０，４１が入力される。出力端子６８，
６９からはフィールドメモリ１のリードラインリセット
のための信号が出力され、出力６８と出力６９が同時に
「Ｈ」となった場合は読み出しアドレスは同じラインの
先頭にリセットされ、出力６８「Ｈ」となった場合は次
のラインの先頭にリセットされる。

【００４２】出力端子７０は図８の追越し検出部５のＲ
Ｓフリップフロップをリセットするための信号が出力さ
れ、入力６５が「Ｈ」の場合でカウンタ５６の出力が
０．５Ｈになった時点で「Ｈ」となる。

【００４３】入力６５が「Ｌ」の場合は、カウンタ５６
の出力が１Ｈとなるたびに出力６８が「Ｈ」となる。出
力６９，７０は「Ｌ」のままである。追越しが起こり入
力６５が「Ｈ」となった場合、カウンタ５６の出力が
０．５Ｈになった時点で出力６８が「Ｈ」となり、同時
に出力７０も「Ｈ」となる。また入力６６が「Ｈ」であ
れば同時に出力６９も「Ｈ」となる。図１１中の各部
(a) 〜(h) のタイミングを図１２(a) 〜(h) に示す。

【００４４】なお、上記追越し検出部５、リードリセッ
ト発生部６、リードドットカウンタ７の具体例は基本動
作に基づいて、使用するフィールドメモリなどに応じて
種々の変形が可能であり、これらを本発明から排除する
ものではない。

【００４５】

【発明の効果】以上のように本発明によれば、書込みア
ドレスと読み出しアドレスとの追越し追越されが起こる
直前に、強制的に追越しを起こさせるように読み出しの
タイミングを０．５Ｈずらすことにより読み出される映
像信号の水平同期信号のタイミングを１Ｈ間隔に揃え、
スキューが発生しない映像信号を得ることができる。ま
た、追越し追越されが起こる直前に、読み出しのタイミ
ングを強制的に追越しを起こさせないように１Ｈずらす
ことにより、２つの映像信号間の垂直同期信号の位相の
変動を押さえることができる。その結果、フィールドメ
モリ１つ分で高画質の映像信号がえられるため、ハード
ウエアを安価に構成でき、その実用的効果は極めて大き
い。

【図面の簡単な説明】

【図１】本発明の一実施例を示すフィールドシンクロナ
イザの概略構成図

【図２】同フィールドシンクロナイザの基本動作を示す
模式図

【図３】同フィールドシンクロナイザにおける追越し時
の読み出しアドレスの制御とメモリ出力を示す模式図

【図４】同フィールドシンクロナイザにおける追越し時
のアドレス差が増加している場合のリードリセット信号
とリードラインリセット信号を示す模式図

【図５】同フィールドシンクロナイザにおける追越し時
のアドレス差が減少している場合のリードリセット信号
をリードラインリセット信号を示す構成図

【図６】同フィールドシンクロナイザにおける第２映像
信号とリードリセットパルスの関係を示す模式図

【図７】同フィールドシンクロナイザにおける追越し検
出のためのアドレス差の比較設定値を表す模式図

【図８】同フィールドシンクロナイザにおける追越し検
出部の具体例を示す概略構成図

【図９】同フィールドシンクロナイザにおけるリードリ
セット発生部の具体例を示す概略構成図

【図10】図９の各部のタイミングを示す模式図

【図11】同フィールドシンクロナイザにおけるリードラ
インカウンタの具体例を示す概略構成図

【図12】図１１の各部のタイミングを示す模式図

【図13】従来のフィールドシンクロナイザの概略構成図

【図14】従来のフィールドシンクロナイザにおける追越
し時の読み出しアドレスとメモリ出力を示す模式図

【図15】従来のフィールドシンクロナイザにおける追越
し時のモニター画面を示す模式図

【符号の説明】

１ フィールドメモリ ２ ライトリセット発生部 ３ ライトドットカウンタ ４ ライトラインカウンタ ５ 追越し検出部 ６ リードリセット発生部 ７ リードドットカウンタ ８ リードラインカウンタ ９ Ａ／Ｄ変換器 １０，１４ 第１および第２同期分離部 １１，１５ 第１および第２クロック発生部 １２ Ｄ／Ａ変換器 １３ 固定遅延部 ２０ 減算器 ２１ ライン比較器 ２２，２３，２４，２５ 比較器Ａ，Ｂ，Ｄ，Ｃ ２６，２７，２８，２９ ＲＳフリップフロップＡ，
Ｂ，Ｄ，Ｃ ３０ Ｄフリップフロップ ４２，４４，４５ カウンタＡ，Ｂ，Ｃ ４３，４６ 比較器Ａ，Ｂ ４９ ＲＳフリップフロップ ５６ カウンタ ５７，５８ 比較器Ａ，Ｂ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨田 雅夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 関 憲一 東京都豊島区高田三丁目13番２号 株式会 社日立マイクロデバイス内 (72)発明者 中本 伸二 東京都豊島区高田三丁目13番２号 株式会 社日立マイクロデバイス内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１映像信号をＡ／Ｄ変換するＡ／Ｄ変
   換器と、 前記Ａ／Ｄ変換器からの映像信号の書込みを第１映像信
   号に同期して行い、読み出しを第２映像信号に同期して
   行うフィールドメモリと、 前記フィールドメモリからの映像信号をＤ／Ａ変換する
   Ｄ／Ａ変換器と、 前記フィールドメモリの書込みアドレスと読み出しアド
   レス間での追越し、または追越されを検出し、さらに書
   込みアドレスと読み出しアドレスの差が増加しているか
   減少しているかを検出する追越し検出部と、 前記フィールドメモリの書込みアドレスポインタをリセ
   ットする信号を発生するライトリセット発生部と、 前記ライトリセット発生部からの信号を基準として前記
   フィールドメモリの書込みアドレスポインタを水平同期
   周期でラインの先頭にリセットする信号を発生し、また
   書込みアドレスポインタのライン上での位置を示すアド
   レスを前記追越し検出部に与えるライトドットカウンタ
   と、 前記ライトドットカウンタからのパルス数を計測して前
   記フィールドメモリの書込みアドレスポインタが何ライ
   ン目にあるかを前記追越し検出部に与えるライトライン
   カウンタと、 前記フィールドメモリの読み出しアドレスポインタをリ
   セットする信号を発生し、前記追越し検出部で追越しを
   検出し、かつアドレス差を増加している場合は、検出後
   読み出しアドレスポインタをリセットする信号が発生す
   るタイミングを水平同期周期の半分だけ遅らせるか、ま
   たは水平同期周期分早め、前記追越し検出部で追越しを
   検出し、かつアドレス差が減少している場合は、検出後
   読み出しアドレスポインタをリセットする信号が発生す
   るタイミングを水平同期周期の半分だけ早めるか、水平
   同期周期分遅らせるリードリセット発生部と、 前記リードリセット発生部からの信号を基準として前記
   フィールドメモリの読み出しアドレスポインタを水平同
   期周期でラインの先頭にリセットする信号を発生し、ま
   た読み出しアドレスポインタのライン上での位置を示す
   アドレスを前記追越し検出部に与え、前記追越し検出部
   で追越しを検出し、かつアドレス差が増加している場合
   は、検出後アドレスが水平同期周期の半分になった時点
   で、読み出しアドレスポインタを同じラインの先頭にリ
   セットする信号を発生し、前記追越し検出部で追越しを
   検出し、かつアドレス差が減少している場合は、検出後
   アドレスが水平同期周期の半分になった時点で、読み出
   しアドレスポインタを次のラインの先頭にリセットする
   信号を発生するリードドットカウンタと、 前記リードドットカウンタからのパルス数を計測して前
   記フィールドメモリの読み出しアドレスポインタが何ラ
   イン目にあるかを前記追越し検出部に与えるリードライ
   ンカウンタと、 第１映像信号より前記ライトリセット発生部の基準とな
   る垂直同期信号を分離する第１同期分離部と、 第１映像信号よりサブキャリア信号の４倍の周波数のク
   ロックを発生し、前記Ａ／Ｄ変換器、フィールドメモ
   リ、ライトリセット発生部、ライトドットカウンタに供
   給する第１クロック発生部と、 第２映像信号より垂直同期信号を分離する第２同期分離
   部と、 前記第２同期分離部からの垂直同期信号を一定量遅延し
   前記リードリセット発生部の基準となる信号を発生する
   固定遅延部と、 第２映像信号よりサブキャリア信号の４倍の周波数のク
   ロックを発生し、前記Ｄ／Ａ変換器、フィールドメモ
   リ、固定遅延部、リードリセット発生部、リードドット
   カウンタ、追越し検出部に供給する第２クロック発生部
   とを備えたことを特徴とするフィールドシンクロナイ
   ザ。
2. 【請求項２】 書込みアドレスと読み出しアドレスのア
   ドレス差との比較値を４段階設定し、そのうち初めの２
   段階は追越しとなるアドレス差よりも小さい値、後の２
   段階は追越しとなるアドレス差よりも大きい値に設定
   し、前者の２段階の比較値のうちアドレス差が小さい方
   の比較値と一致した後、大きい方の比較値と一致した場
   合に追越しと判定するとともにアドレス差が増加してい
   ると判定し、また後者の２段階の比較値のうちアドレス
   差が大きい方の比較値と一致した後、小さい方の比較値
   と一致した場合に追越しと判定するとともにアドレス差
   が減少していると判定する追越し検出部を備えたことを
   特徴とする請求項１記載のフィールドシンクロナイザ。