JPH06282500A

JPH06282500A - メモリ検査方法

Info

Publication number: JPH06282500A
Application number: JP5071465A
Authority: JP
Inventors: Shogo Imada; 昭吾今田; Hiroshi Arita; 浩有田; Yasuhiro Shirota; 康弘城田; Masahiko Fujimoto; 正彦藤本
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 1993-03-30
Filing date: 1993-03-30
Publication date: 1994-10-07

Abstract

(57)【要約】【目的】メモリ障害を検出するためのメモリ検査方法に
関し、装置の運用中に、装置の運用を妨げないようにメ
モリ検査を実行することを容易にすることを目的とす
る。【構成】論理空間において複数領域に分割したメモリ１
に対して、１番目の領域に試験データを書込み、 (i)番
目の領域を (i+1)番目の領域に順次複写していって、最
後の領域に複写されたデータと前記試験データとを照合
して、前記メモリ１の障害を検出する方法、とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ障害を検出する
ためのメモリ検査方法に関する。さらに詳しくいえば、
本発明は、装置の運用中におけるメモリ障害を検出する
ためのメモリ検査方法に関する。本発明は、特に、マイ
クロコンピュータシステムなどに多用される半導体ＲＡ
Ｍ(Random Access Memory)の運用中における障害を検出
するのに適用可能であるが、それのみに限定されない。

【０００２】

【従来の技術】デジタル装置が精緻になり、その応用範
囲が広がるに伴って、それらの構成品には、益々高い信
頼性が望まれるようになってきた。例えば、デジタル装
置の代表例であるコンピュータ装置などにおいては、メ
モリのわずか１ビットが故障しても、その障害が及ぼす
影響は、一般には、極めて多大である。

【０００３】そして、それが、例えば車両の加速制御装
置のように、人命を左右するような装置であれば、状況
によっては大惨事を起こしかねない。そこで、このよう
な背景から、装置障害検出のひとつとしてメモリ障害検
出が重要視され、多くの装置にメモリ障害を検出するた
めのメモリ検査が組み込まれるようになってきた。図８
は、従来のメモリ検査手順を説明するためのフローチャ
ートである。

【０００４】従来のメモリ検査においては、ステップＨ
50、Ｈ52、Ｈ51に示すように、検査対象となるメモリ領
域の全てにおいて、試験データが書込まれる。次に、ス
テップＨ53、Ｈ55、Ｈ56、Ｈ54に示すように、検査対象
となるメモリ領域の全てにおいて、上記のように書込ん
だデータが再び読出され、試験データとの照合が行われ
る。

【０００５】そして、上記照合において、ひとつでも不
一致が見られれば、ステップＨ55、Ｈ57のように、メモ
リ障害が発生していると判定される。

【０００６】

【発明が解決しようとする課題】従来のメモリ検査にお
いては、上記のように、検査対象となるメモリ領域の全
てに渡って、それぞれのアドレスごとに、１回の書込
み、１回の読出し、１回の照合が行われる。そのため、
メモリ検査を実行するには、比較的に長い時間を要す
る。

【０００７】ゆえに、従来のメモリ検査を、装置の運用
中に、装置の運用を妨げないように実行することは困難
であって、装置の運用を停止させてから上記メモリ検査
を実行せざるを得ないのが実状である。それは、例え
ば、電源投入後の、いわゆるセットアップの期間や、セ
ルフチェックの期間である。

【０００８】しかしながら、例えば電源投入後のセット
アップ期間にメモリ検査を実行するようにしても、装置
の運用中に発生したメモリ障害については、装置の電源
が一旦切断され再投入されるまでは、検出されないこと
になる。また、例えばセルフチェック期間にメモリ検査
を実行するようにしても、やはり、装置の運用中に発生
したメモリ障害については、セルフチェックがスイッチ
操作によって起動されるまでは、検出されないことにな
る。

【０００９】このように、従来のメモリ検査方法には、
装置の運用中に、装置の運用を妨げないようにメモリ検
査を実行することは困難であるという欠点があり、それ
は、換言すれば、装置の運用中において発生したメモリ
障害を、その時点で検出することはできないということ
である。そして、装置の運用中に発生したメモリ障害の
及ぼす影響は、前記のように、多大である可能性が少な
くないので、このようなメモリ検査方法について改善が
望まれている。

【００１０】本発明の技術的課題は、このような問題に
着目し、メモリ障害を検出するためのメモリ検査方法に
おいて、装置の運用中に、装置の運用を妨げないように
メモリ検査を実行することを容易にすることにある。そ
して、本発明を、マイクロコンピュータシステムなどに
適用して、装置の信頼性を向上させることにある。

【００１１】

【課題を解決するための手段】図１は、請求項１の概念
を説明する図である。請求項１のメモリ検査方法は、論
理空間において複数領域に分割したメモリ１に対して、
１番目の領域に試験データを書込み、 (i)番目の領域を
(i+1)番目の領域に順次複写していって、最後の領域に
複写されたデータと前記試験データとを照合して、前記
メモリ１の障害を検出する手順からなっている。

【００１２】図２は、請求項２の概念を説明する図であ
る。請求項２のメモリ検査方法は、チェック部を有する
データの入力において、入力データをメモリ１に書込ん
で再び読出し、このように前記メモリ１を経由した入力
データを、前記チェック部によって入力データの妥当性
を検査する入力データ検査手段２に供して入力検査にか
けて、前記メモリ１の障害を検出する手順からなってい
る。

【００１３】図３は、請求項３の概念を説明する図であ
る。請求項３のメモリ検査方法は、メモリ１を一時的記
憶領域に使用しながら、演算手段３によって、既知入力
に対して既知演算を行い、その演算結果と前記既知入力
・既知演算に応じた既知結果とを照合手段４によって照
合して、前記メモリ１の障害を検出する手順からなって
いる。

【００１４】

【作用】請求項１のメモリ検査方法は、論理空間におい
て複数領域に分割したメモリ１に対して、１番目の領域
に試験データを書込み、 (i)番目の領域を (i+1)番目の
領域に順次複写していくので、メモリ１にメモリ障害が
発生すれば、最後の領域に複写されて読出されるデータ
は、１番目の領域に書込んだ試験データとは異なるはず
である。

【００１５】そして、本発明においては、最後の領域に
複写されたデータを読出して、上記試験データと照合す
るので、メモリ１にメモリ障害が発生すれば、上記照合
により、そのようなメモリ障害を必ず検知することが可
能である。（ちなみに、論理空間において領域を分割す
るとは、必ずしもＬＳＩのような物理的なデバイスの分
割に対応して領域を分割するのではないということを意
味している。）加えて、上記照合は、従来においてはメ
モリ１の全領域について行われるのに対して、本発明に
おいては、複数領域に分割したメモリ１の最後の領域に
ついてのみ行われるので、その結果、メモリ検査を実行
するのに要する時間は従来に比べて短くなる。従って、
装置の運用中に、装置の運用を妨げないでメモリ検査を
行うことは容易になる。

【００１６】請求項２のメモリ検査方法は、チェック部
を有するデータの入力において、入力データをメモリ１
に書込んで再び読出すので、メモリ１にメモリ障害が発
生すれば、上記のようにメモリ１を経由した入力データ
は、入力条件を満たさなくなるはずである。

【００１７】そして、本発明においては、上記のように
メモリ１を経由した入力データを、上記チェック部によ
って入力データの妥当性を検査する入力データ検査手段
２に供して入力検査にかけるので、メモリ１にメモリ障
害が発生すれば、上記入力検査により、そのようなメモ
リ障害を検知することが可能である。

【００１８】加えて、本発明においては、上記のよう
に、装置の運用に本来必要である入力検査を利用してメ
モリ検査も実行するので、メモリ１に試験データを書込
んで読出し、照合するような処理は不要であり、その結
果、メモリ検査を実行するのに要する時間は従来に比べ
て短くなる。従って、装置の運用中に、装置の運用を妨
げないでメモリ検査を行うことは容易になる。

【００１９】請求項３のメモリ検査方法は、メモリ１を
一時的記憶領域に使用しながら、演算手段３によって、
既知入力に対して既知演算を行うので、メモリ１にメモ
リ障害が発生すれば、上記演算結果は、事前に予想され
る既知結果とは異なるはずである。

【００２０】そして、本発明においては、上記演算結果
と前記既知入力・既知演算に応じた既知結果とを照合手
段４によって照合するので、メモリ１にメモリ障害が発
生すれば、上記演算結果の照合により、そのようなメモ
リ障害を検知することが可能である。

【００２１】加えて、本発明においては、上記既知演算
と演算結果の照合とが行われるものの、メモリ１に試験
データを書込んで読出し、照合するような処理は不要で
あり、その結果、メモリ検査を実行するのに要する時間
は従来に比べて短くなる。従って、装置の運用中に、装
置の運用を妨げないでメモリ検査を行うことは容易にな
る。

【００２２】さらに、上記既知演算について、装置の運
用上重要な演算を選択すれば、そのような重要な演算を
行うための全回路も、メモリ検査と同時に検査できるこ
とになり、装置の信頼性はさらに向上する。

【００２３】

【実施例】次に、本発明によるメモリ検査方法が、実際
上どのように具体化されるかを、実施例で説明する。最
初に、本発明を適用するのに適している装置の構成につ
いて説明する。図４は、本発明を適用するための構成の
一例を示したブロック図である。

【００２４】ＣＰＵ10、ＲＯＭ11、ＲＡＭ12は、いわゆ
るマイクロコンピュータシステムを構成している。本発
明は、特に、このようなマイクロコンピュータシステム
に適している。ここで、メモリ検査の対象となるのは、
ＲＡＭ12である。領域分割によるメモリ検査を行う場合
には、タイマ13をＣＰＵバスに接続し、そのタイムアッ
プ信号をＣＰＵ10の割込入力に接続するのが良い。

【００２５】また、入力データを用いたメモリ検査を行
う場合には、データを入力するための入力回路14が必要
である。但し、入力回路14は、装置の運用に必要なもの
を利用するのであって、メモリ検査のためだけに、その
ような入力回路を設けたり、また、入力検査が行えない
ようなものは、本発明の作用から明白なように、本発明
には適しない。

【００２６】次に、領域分割によるメモリ検査を実行す
るための制御について説明する。図５は、そのような制
御の一例を説明するフローチャートである。同図に示す
処理は、前記タイマ13の割込要求より、定期的に起動さ
れるのが良い。論理空間において複数領域に分割された
メモリの最初の領域には、ステップＨ20に示すように、
試験データが書込まれる。

【００２７】それら領域のデータは、ステップＨ21、Ｈ
22、Ｈ23、Ｈ24に示すように、順次に次の領域へと複写
され、複写が終了すると、ステップＨ25に示すように、
最後の領域だけが読出されて、上記試験データと照合さ
れる。そして、その照合が、ひとつでも不一致であれ
ば、ステップＨ26、Ｈ27に示すように、メモリ障害があ
ると判定される。

【００２８】このように、複数領域に分割したメモリに
対して、各領域のデータを順次に複写していって、最後
の領域さえ照合すれば、メモリ障害を検出することは可
能である。そして、そのようにすれば、試験データとの
照合は、最後の領域についてだけ行われるので、メモリ
検査時間は短くなり、装置の運用中にも実行し易くな
る。

【００２９】上記試験データには、データの各ビットが
必ず１回は反転するように、 55HとAAH などを、検査ご
とに切り替えて使用するのが好ましい。また、00H 、01
H ・・・と、ひとつずつ単調増加する数列を、検査ごと
に切り替えて使用するのも良い。

【００３０】次に入力データを用いたメモリ検査を実行
するための制御について説明する。図６は、そのような
制御の一例を説明するフローチャートである。同図に示
す処理は、上記入力回路14から、装置の運用に必要なデ
ータが入力されるのと同時に実行されるものである。

【００３１】通常は、ステップＨ30のようにデータ入力
を行い、ステップＨ33のように入力検査を行うのである
が、本発明の適用により、ステップＨ31、Ｈ32のよう
に、入力データはメモリに書込んで再び読出され、入力
データがメモリを経由するようになっている。

【００３２】このようにすることで、メモリ障害が発生
すると、メモリを経由した入力データは入力条件を満た
さなくなり、入力検査にて入力異常が検出される。そし
て、入力異常が検出されると、ステップＨ34、Ｈ35に示
すように、装置障害が発生していると判定される。

【００３３】次に既知演算によるメモリ検査を実行する
ための制御について説明する。図７は、そのような制御
の一例を説明するフローチャートである。ステップＨ40
においては、検査対象となるメモリを使用して、演算が
行われる。その場合、演算の入力値は既知であり、演算
も既知である。従って、メモリ障害が無ければ、その演
算結果は、ある既知の値になるはずである。一方、メモ
リ障害が発生していれば、途中の演算結果が破壊され、
既知の結果とはならないはずである。

【００３４】そして、そのような演算結果と既知結果と
が、ステップＨ41に示すように、照合され、一致しなけ
れば、ステップＨ42、Ｈ44に示すように、装置障害とし
て判定される。このようにすることで、メモリ検査と同
時に、上記演算に必要な回路の全てが検査され、装置障
害がなければ、ステップＨ43のように、装置の運用に実
際に必要な演算が実行される。そして、この演算は、直
前において、その演算に必要な回路の検査が行われてい
るので、非常に高い信頼性をもって実行されることにな
る。

【００３５】

【発明の効果】請求項１のメモリ検査方法は、上記のよ
うに、複数領域に分割したメモリの各領域のデータを順
次に複写していって、最後の領域だけを照合してメモリ
障害を検出するようになっているので、従来とは異なっ
て、メモリ全領域における照合が不要となって、メモリ
検査時間が短くなり、装置の運用中に、装置の運用を妨
げないでメモリ検査を実行することが容易になった。そ
して、本方法を、マイクロコンピュータシステムなどに
適用して、装置の信頼性を向上させることができた。

【００３６】請求項２のメモリ検査方法は、上記のよう
に、チェック部を有するデータの入力において、装置の
運用に必要な入力検査を利用してメモリ障害も検出する
ようになっているので、従来とは異なり、メモリに試験
データを書込んで読出し、照合するような処理が不要と
なって、メモリ検査時間が短くなり、装置の運用中に、
装置の運用を妨げないでメモリ検査を実行することが容
易になった。そして、本方法を、マイクロコンピュータ
システムなどに適用して、装置の信頼性を向上させるこ
とができた。

【００３７】請求項３のメモリ検査方法は、上記のよう
に、演算結果が既知である演算に検査対象のメモリを使
用して、その演算結果によってメモリ障害を検出するよ
うになっているので、従来とは異なり、メモリに試験デ
ータを書込んで読出し、照合するような処理が不要とな
って、メモリ検査時間が短くなり、装置の運用中に、装
置の運用を妨げないでメモリ検査を実行することが容易
になった。そして、本方法を、マイクロコンピュータシ
ステムなどに適用して、装置の信頼性を向上させること
ができた。

【００３８】また、請求項３のメモリ検査方法は、メモ
リ検査と同時に上記演算に必要な回路も検査するので、
装置の信頼性をさらに向上させることができた。

【図面の簡単な説明】

【図１】領域分割によるメモリ検査の方法を説明する概
念図である。

【図２】入力データを用いたメモリ検査の方法を説明す
る概念図である。

【図３】既知演算によるメモリ検査の方法を説明する概
念図である。

【図４】本発明を適用するための構成の一例を説明する
ブロック図である。

【図５】領域分割によるメモリ検査における制御の一例
を説明するフローチャートである。

【図６】入力データを用いたメモリ検査における制御の
一例を説明するフローチャートである。

【図７】既知演算によるメモリ検査における制御の一例
を説明するフローチャートである。

【図８】従来のメモリ検査手順を説明するフローチャー
トである。

【符号の説明】

１メモリ２入力データ検査手段３演算手段４照合手段１０ＣＰＵ１１ＲＯＭ１２ＲＡＭ１３タイマ１４入力回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者藤本正彦兵庫県神戸市兵庫区御所通１丁目２番28号富士通テン株式会社内

Claims

【特許請求の範囲】

【請求項１】論理空間において複数領域に分割したメ
モリ(1) に対して、１番目の領域に試験データを書込
み、 (i)番目の領域を (i+1)番目の領域に順次複写して
いって、最後の領域に複写されたデータと前記試験デー
タとを照合して、前記メモリ(1) の障害を検出すること
を特徴とするメモリ検査方法。
【請求項２】チェック部を有するデータの入力におい
て、入力データをメモリ(1) に書込んで再び読出し、こ
のように前記メモリ(1) を経由した入力データを、前記
チェック部によって入力データの妥当性を検査する入力
データ検査手段(2) に供して入力検査にかけて、前記メ
モリ(1) の障害を検出することを特徴とするメモリ検査
方法。
【請求項３】メモリ(1) を一時的記憶領域に使用しな
がら、演算手段(3)によって、既知入力に対して既知演
算を行い、その演算結果と前記既知入力・既知演算に応
じた既知結果とを照合手段(4) によって照合して、前記
メモリ(1) の障害を検出することを特徴とするメモリ検
査方法。