JPH0628059A - ハードウェアシミュレータの初期化装置 - Google Patents

ハードウェアシミュレータの初期化装置

Info

Publication number
JPH0628059A
JPH0628059A JP3252495A JP25249591A JPH0628059A JP H0628059 A JPH0628059 A JP H0628059A JP 3252495 A JP3252495 A JP 3252495A JP 25249591 A JP25249591 A JP 25249591A JP H0628059 A JPH0628059 A JP H0628059A
Authority
JP
Japan
Prior art keywords
initialization
initializing
memory
data
hardware simulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3252495A
Other languages
English (en)
Inventor
Hitoshi Kawaguchi
均 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3252495A priority Critical patent/JPH0628059A/ja
Publication of JPH0628059A publication Critical patent/JPH0628059A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 メモリ初期化に費やされる時間の短縮化を図
ることのできるハードウェアシミュレータの初期化装置
の提供を目的としている。 【構成】 1ワード分の初期化データが格納された初期
化データ格納部11と、初期化データ格納部11より初
期化データを読出してこれをメモリ10への書込データ
として出力する初期化データ書込制御回路12と、外部
入力したコマンドを解読するデコーダ17と、スタート
アドレスレジスタ15に保持された開始アドレス情報か
らメモリ初期化を行う一連のアドレスを発生するアドレ
スカウンタ19と、ワード数レジスタ16に保持された
ワード数を1ワード分のメモリ初期化を終えるごとにカ
ウントダウンするダウンカウンタ20と、初期化開始コ
マンドが解読されたとき、アドレスカウンタ19、ダウ
ンカウンタ20および初期化データ書込制御回路12を
起動してメモリ初期化を開始し、かつダウンカウンタ2
0より初期化終了通知を受信したとき、メモリ初期化を
終了するよう制御を行うシーケンサ18とを有して構成
されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ハードウェアシミュレ
ータ内のメモリの初期化を行う初期化装置に関する。
【0002】
【従来の技術】論理回路の検証を行うハードウェアシミ
ュレータ内のメモリの初期化は、ホストマシン(CP
U)より転送された初期化データをメモリに一つ一つ書
き込んで行くことによって行われる。その際、ホストマ
シンは、電源立ち上げ時の対象検査論理回路の最初の状
態の入力パターンデータおよび定数値の他に、検証対象
論理回路の信号の初期値(0,1,不定,ハイインピー
ダンス)や検証結果を出力するための条件フラグのよう
な確立したデータまでもアドレスと共に転送している。
【0003】しかしながら、このようにメモリ初期化を
ホストマシンからのデータ転送にすべて委ねていたので
は、初期化に要する時間が、初期化メモリ領域サイズに
比例して長くなり、全体的な検証効率が低下するいう問
題が生じる。
【0004】
【発明が解決しようとする課題】本発明はこのような課
題を解決するためのもので、ハードウェアシミュレータ
内のメモリ初期化に要する時間の大幅短縮化を図ること
のできるハードウェアシミュレータの初期化装置の提供
を目的としている。
【0005】
【課題を解決するための手段】本発明のハードウェアシ
ミュレータは上記した目的を達成するために、ハードウ
ェアシミュレータに於いて、ホストコンピュータと、前
記ホストコンピュータから入力される初期化開始アドレ
ス情報等を格納する外部入力情報保持手段と、前記外部
入力情報保持手段に保持された初期化開始アドレス情報
からアドレスを順次発生するアドレス発生手段と、前記
ハードウェアシミュレータ内に予め初期化データを格納
する初期化データ格納部と、前記ホストコンピュータか
ら初期化コマンドが入力された時、前記初期化開始アド
レスから前記ハードウェアシミュレータのメモリ初期化
を順次開始する初期化制御手段とを具備している。
【0006】
【作用】本発明では、ホストコンピュータからハードウ
ェアシミュレータに、初期化開始のコマンドと共に、初
期化するメモリの開始アドレス情報や初期化するワード
数の情報等を入力するだけで、初期化データの転送を要
することなくメモリ初期化を行えるようにしたものであ
る。すなわち、初期化制御手段は、ホストコンピュータ
からの初期化コマンドを入力すると、アドレス発生手段
より発生した初期化開始アドレスからハードウェアシミ
ュレータのメモリ初期化を順次開始する。ここでアドレ
ス発生手段は、外部入力情報保持手段に保持された初期
化開始アドレス情報からメモリ初期化を行う一連のアド
レスを順次発生する。
【0007】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。
【0008】図2は本発明に係る一実施例のハードウェ
アシミュレータのシステム構成を示す図である。同図に
おいて、1は論理回路の検証を実行するハードウェアシ
ミュレータであり、このハードウェアシミュレータ1
は、ホストマシン2より与えられた、検証対象である論
理回路の情報(基本回路ブロック情報およびこれらの接
続情報等)、検証対象論理回路への入力パターン情報、
およびシミュレーションコマンドを基にその論理回路の
論理検証を行い、その検証結果をホストマシン(CP
U)2に返送することを基本動作としている。
【0009】図1はこのハードウェアシミュレータ1内
のメモリの特定領域を初期化する初期化装置の構成を説
明するための図である。なお、ここで言うメモリ特定領
域は例えば検証結果が格納される領域等、初期化の際に
固定的な初期化データが書き込まれるような領域を指
す。
【0010】同図において、10は論理回路情報、入力
パターン情報、検証結果等が記憶されるメモリであり、
このメモリ10において10Aは初期化の対象とされる
領域を示している。また11は1ワード分の初期化デー
タが予め格納された初期化データ格納部、12は初期化
データ格納部11から初期化データを読出してこれをメ
モリ10への書込データとして出力する初期化データ書
込制御回路である。また13はインタフェース部、1
4、15、16はそれぞれインタフェース部13を介し
てホストマシン2より転送されたシミュレーションコマ
ンド、メモリ初期化の開始アドレス情報、初期化ワード
数情報を一時的に保持するコマンドレジスタ、スタート
アドレスレジスタ、ワード数レジスタである。さらに1
7はコマンドレジスタ14に保持された初期化開始のシ
ミュレーションコマンドを解読してシーケンサ18に起
動をかけるデコーダである。また19はスタートアドレ
スレジスタ15に保持された開始アドレス情報からメモ
リ初期化を行う一連のアドレスを発生するアドレスカウ
ンタ、20はワード数レジスタ16に保持されたワード
数の値を1ワード分のメモリ初期化を終えるごとにカウ
ントダウンし、その値か0になったときシーケンサ18
に初期化終了を通知するダウンカウンタである。そして
シーケンサ18はメモリ初期化のための一連のシーケン
ス制御を行うためのもので、デコーダ17により初期化
開始のコマンドが解読されたとき、アドレスカウンタ1
9、ダウンカウンタ20および初期化データ書込制御回
路12を起動してメモリ初期化を開始し、かつダウンカ
ウンタ20より初期化終了通知を受信したとき、メモリ
初期化を終了するよう制御を行う。
【0011】次にこの初期化装置の動作を説明する。
【0012】まずホストマシン2より初期化開始のシミ
ュレーションコマンド、メモリ初期化の開始アドレス情
報、初期化ワード数情報をハードウェアシミュレータ1
に入力する。
【0013】ハードウェアシミュレータ1では、インタ
フェース部13を介してこれらの情報をそれぞれコマン
ドレジスタ14、スタートアドレスレジスタ15、ワー
ド数レジスタ16に振り分けて保持する。
【0014】この後、デコーダ17にてコマンドレジス
タ14に保持されたシミュレーションコマンドの解読を
行い、これが初期化開始のコマンドであればデコーダ1
7よりシーケンサ18に起動信号aが送られる。
【0015】シーケンサ18は起動信号aを入力する
と、アドレスカウンタ19、ダウンカウンタ20に起動
信号bを送出し、続いて初期化データ書込制御回路12
に制御信号cを出力する。
【0016】アドレスカウンタ19は起動信号bを入力
すると、スタートアドレスレジスタ15に保持された開
始アドレス情報からメモリ10において初期化すべき最
初のアドレスAを発生してこれをメモリ10に送出し、
その後、一定の時間間隔でアドレスを1ずつ加算しなが
らアドレスAを送出する。
【0017】一方、初期化データ書込制御回路12は、
シーケンサ18より入力した制御信号cに従って初期化
データ格納部11より初期化データを読出し、この初期
化データを書込信号と共にメモリ10に出力する。これ
によりメモリ10は、書込信号に従って、アドレスカウ
ンタ19からのアドレスによって順次指定されたメモリ
セルに初期化データを書込んで行く。こうしてメモリ1
0の初期化対象領域10Aに複数ワードに渡って初期化
データが書込まれる。
【0018】またこの間、ダウンカウンタ20はワード
数レジスタ16に保持されたワード数情報の値を一定の
時間間隔(1ワード分のメモリ初期化に要する時間)で
1ずつ減算して行く。そしてその値が0になると、ダウ
ンカウンタ20からシーケンサ18に信号dを通じてこ
の旨が通知される。
【0019】これにより、シーケンサ18はアドレスカ
ウンタ19に信号eを介して動作停止を指示すると共
に、初期化データ書込制御回路12への制御信号cの出
力を停止する。アドレスカウンタ19はこの通知を受け
てリセットされる。
【0020】かくしてこの実施例のハードウェアシミュ
レータによれば、ホストマシン2より、初期化開始のシ
ミュレーションコマンド、メモリ初期化の開始アドレス
情報、初期化ワード数情報を入力するだけで、すなわち
ホストマシン2からの初期化データの転送を要すること
なく、メモリ10の特定領域の初期化を行うことができ
る。したがって、データ転送によって初期化を行う従来
方法に比べ、メモリ初期化に費やされる時間を大幅に短
縮できる。
【0021】
【発明の効果】以上説明したように本発明のハードウェ
アシミュレータによれば、外部から初期化データを転送
することなく、メモリ特定領域の初期化設定を行うこと
ができ、メモリ初期化に費やされる時間の大幅短縮を図
ることができる。
【図面の簡単な説明】
【図1】本発明に係る一実施例のハードウェアシミュレ
ータの初期化装置の構成を説明するためのブロック図で
ある。
【図2】図1の実施例のハードウェアシミュレータのシ
ステム構成を示すブロック図である。
【符号の説明】
1…ハードウェアシミュレータ、2…ホストマシン、1
0…メモリ、10A…初期化対象領域、11…初期化デ
ータ格納部、12…初期化データ書込制御回路、13…
インタフェース部、14…コマンドレジスタ、15…ス
タートアドレスレジスタ、16…ワード数レジスタ、1
7…デコーダ、18…シーケンサ、19…アドレスカウ
ンタ、20…ダウンカウンタ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ハードウェアシミュレータに於いて、 ホストコンピュータと、 前記ホストコンピュータから入力される初期化開始アド
    レス情報等を格納する外部入力情報保持手段と、 前記外部入力情報保持手段に保持された初期化開始アド
    レス情報からアドレスを順次発生するアドレス発生手段
    と、 前記ハードウェアシミュレータ内に予め初期化データを
    格納する初期化データ格納部と、 前記ホストコンピュータから初期化コマンドが入力され
    た時、前記初期化開始アドレスから前記ハードウェアシ
    ミュレータのメモリ初期化を順次開始する初期化制御手
    段とを具備したことを特徴とするハードウェアシミュレ
    ータの初期化装置。
JP3252495A 1991-09-30 1991-09-30 ハードウェアシミュレータの初期化装置 Withdrawn JPH0628059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3252495A JPH0628059A (ja) 1991-09-30 1991-09-30 ハードウェアシミュレータの初期化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3252495A JPH0628059A (ja) 1991-09-30 1991-09-30 ハードウェアシミュレータの初期化装置

Publications (1)

Publication Number Publication Date
JPH0628059A true JPH0628059A (ja) 1994-02-04

Family

ID=17238171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3252495A Withdrawn JPH0628059A (ja) 1991-09-30 1991-09-30 ハードウェアシミュレータの初期化装置

Country Status (1)

Country Link
JP (1) JPH0628059A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016916B1 (en) 1999-02-01 2006-03-21 Lg Electronics Inc. Method of searching multimedia data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016916B1 (en) 1999-02-01 2006-03-21 Lg Electronics Inc. Method of searching multimedia data

Similar Documents

Publication Publication Date Title
US5446741A (en) Fast memory power-on diagnostics using DMA
US6173353B1 (en) Method and apparatus for dual bus memory transactions
KR970062909A (ko) 데이타 독출방법 및 메모리 제어장치
JPH06290115A (ja) メモリ・エラーを検出し訂正するシステムとその方法
KR20010013744A (ko) 2스텝 메모리 장치 커맨드 버퍼 장치 및 방법 및 메모리장치 및 이를 사용한 컴퓨터 시스템
JP2000030464A (ja) 半導体記憶装置
JPS58501294A (ja) 記憶装置直接アクセス装置のための拡張アドレシング装置及び方法
JPH10133965A (ja) 並直列インタフェース及びインタフェースシステム内のメモリを試験する方法
JPH0628059A (ja) ハードウェアシミュレータの初期化装置
US5991861A (en) Method of enabling and disabling a data function in an integrated circuit
US7600068B2 (en) Programmable control interface device
JPH08249267A (ja) Dmaコントローラ
JPH06282995A (ja) 電気的にプログラム可能なメモリを均一にプログラムする方法と該方法を実行するメモリ
JPS6323581B2 (ja)
KR100362188B1 (ko) 디램에뮬레이션장치
JP2705359B2 (ja) トレース回路
JPH0621984B2 (ja) マイクロプログラムロ−ド方式
JP3007309B2 (ja) メモリ構成判定装置
JPH09237164A (ja) 半導体ディスク装置
JP2000242517A (ja) 半導体記憶装置
JPH0248725A (ja) 記憶制御装置
JPH04241296A (ja) メモリ初期化方式
JPH0713798A (ja) 疑似動作装置
GB2080586A (en) Dynamic memory system with error correction
JPH0222717A (ja) 計算機

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203