JPH0628039B2 - マイクロコンピユ−タ故障解析装置 - Google Patents
マイクロコンピユ−タ故障解析装置Info
- Publication number
- JPH0628039B2 JPH0628039B2 JP60011238A JP1123885A JPH0628039B2 JP H0628039 B2 JPH0628039 B2 JP H0628039B2 JP 60011238 A JP60011238 A JP 60011238A JP 1123885 A JP1123885 A JP 1123885A JP H0628039 B2 JPH0628039 B2 JP H0628039B2
- Authority
- JP
- Japan
- Prior art keywords
- failure analysis
- rom
- failure
- cpu
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピュータの故障解析装置に関する
ものである。
ものである。
従来の技術 近年、マイクロコンピュータの生産が増大するに伴い生
産，保守部門で簡単に使えるマイクロコンピュータ故障
解析装置が必要とされている。ボードテスタやロジック
アナライザは有用であるが、高価である。以下図面を参
照しながら、従来の簡単なマイクロコンピュータ故障解
析装置の一例について説明する。
産，保守部門で簡単に使えるマイクロコンピュータ故障
解析装置が必要とされている。ボードテスタやロジック
アナライザは有用であるが、高価である。以下図面を参
照しながら、従来の簡単なマイクロコンピュータ故障解
析装置の一例について説明する。
第３図は従来の故障解析手法の概念図である。第３図に
おいて、１は故障したマイクロコンピュータ基板（以
下、故障基板と称す）、２はＣＰＵ、３は複雑なプログ
ラムの格納されたＲＯＭ、４は故障解析用の簡単なプロ
グラムの格納されたＲＯＭである。５はチップセレクト
端子である。
おいて、１は故障したマイクロコンピュータ基板（以
下、故障基板と称す）、２はＣＰＵ、３は複雑なプログ
ラムの格納されたＲＯＭ、４は故障解析用の簡単なプロ
グラムの格納されたＲＯＭである。５はチップセレクト
端子である。
次にこの装置の動作を説明する。故障基板１上のＲＯＭ
３の代わりにＲＯＭ４を実行させて基板上の波形を追
う。
３の代わりにＲＯＭ４を実行させて基板上の波形を追
う。
そのために、ＲＯＭ３はソケットにしてＲＯＭ４と交換
可能にするか、またはＲＯＭ３を非選択にしておき、外
部のＲＯＭ１のプログラムをＣＰＵが読めるように構成
されている。
可能にするか、またはＲＯＭ３を非選択にしておき、外
部のＲＯＭ１のプログラムをＣＰＵが読めるように構成
されている。
発明が解決しようとする問題点 しかしながら上記のような構成では、基板内のＣＰＵ２
とＲＯＭ間が正常でないと使えないことや、波形のみに
よって故障を解析しなければならないという問題点を有
していた。
とＲＯＭ間が正常でないと使えないことや、波形のみに
よって故障を解析しなければならないという問題点を有
していた。
本発明は上記問題点に鑑み、故障基板上に特定の正常回
路部分をも仮定せずにバスの情報を視覚化しながら段階
的に故障を解析していく装置を提供するものである。
路部分をも仮定せずにバスの情報を視覚化しながら段階
的に故障を解析していく装置を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明のマイクロコンピュ
ータ故障解析装置は、ＣＰＵを有する故障解析の対象と
なる故障マイクロコンピュータ基板に接続して使用され
る故障解析装置であって、故障解析用プログラムが内蔵
されたＲＯＭを接続するためのＲＯＭソケットと、上記
ＣＰＵをリセット状態で静止させた後、上記故障解析用
プログラムを逐次実行するステップ実行回路と、上記Ｒ
ＯＭから上記故障マイクロコンピュータ基板へのデータ
バス間に配設され、上記故障マイクロコンピュータ基板
側のデータバス故障による上記ＲＯＭの破壊を防止する
ためのバッファと、上記ＣＰＵのアドレスバスと上記Ｒ
ＯＭのデータバスの状態を表示するバス表示回路から構
成されるものである。
ータ故障解析装置は、ＣＰＵを有する故障解析の対象と
なる故障マイクロコンピュータ基板に接続して使用され
る故障解析装置であって、故障解析用プログラムが内蔵
されたＲＯＭを接続するためのＲＯＭソケットと、上記
ＣＰＵをリセット状態で静止させた後、上記故障解析用
プログラムを逐次実行するステップ実行回路と、上記Ｒ
ＯＭから上記故障マイクロコンピュータ基板へのデータ
バス間に配設され、上記故障マイクロコンピュータ基板
側のデータバス故障による上記ＲＯＭの破壊を防止する
ためのバッファと、上記ＣＰＵのアドレスバスと上記Ｒ
ＯＭのデータバスの状態を表示するバス表示回路から構
成されるものである。
作用 本発明は上記した構成によって、ステップ実行回路でＣ
ＰＵの動きを静止させ、人間の思考速度に合わすことが
でき、ＣＰＵ−ＲＯＭ間の故障がすみやかに発見でき、
さらに次の段階の故障解析ができる。
ＰＵの動きを静止させ、人間の思考速度に合わすことが
でき、ＣＰＵ−ＲＯＭ間の故障がすみやかに発見でき、
さらに次の段階の故障解析ができる。
実施例 以下本発明の一実施例のマイクロコンピュータ故障解析
装置について、図面を参照しながら説明する。第１図に
おいて、１１は故障した基板、１２はバス表示回路、１
３はバッファ、１４はＲＯＭソケット、１５はステップ
実行回路である。１６はチップセレクト端子、１７はFe
tch信号の加わるライン、１８はWait信号の加わる端子
である。
装置について、図面を参照しながら説明する。第１図に
おいて、１１は故障した基板、１２はバス表示回路、１
３はバッファ、１４はＲＯＭソケット、１５はステップ
実行回路である。１６はチップセレクト端子、１７はFe
tch信号の加わるライン、１８はWait信号の加わる端子
である。
これらが別基板上に構成され、故障基板１１上の回路と
スロットで接続される。スロットから取れない信号、例
えばＲＯＭ１４へのチップセレクト信号はクリップ等を
使って１１の故障基板１１から直接とり出される。
スロットで接続される。スロットから取れない信号、例
えばＲＯＭ１４へのチップセレクト信号はクリップ等を
使って１１の故障基板１１から直接とり出される。
以上のように構成されたマイクロコンピュータ故障解析
装置について、以下第１図及び第２図を用いてその動作
を説明する。
装置について、以下第１図及び第２図を用いてその動作
を説明する。
第２図は本故障解析装置を使った故障解析の手順を示す
ものであって、解析にあたって４種類のＲＯＭ化した故
障解析用のプログラムがあり、第１図のＲＯＭソケット
１４に差して使用する。
ものであって、解析にあたって４種類のＲＯＭ化した故
障解析用のプログラムがあり、第１図のＲＯＭソケット
１４に差して使用する。
第０段階（ＣＰＵ自身の故障解析） まず、第１図の故障基板１１内にあるＲＯＭを非選択状
態にする。チップセレクト信号を切離し、プルアップす
る。本故障解析装置を故障基板１１のスロットに接続
し、第１図の状態にして電源を入れる。
態にする。チップセレクト信号を切離し、プルアップす
る。本故障解析装置を故障基板１１のスロットに接続
し、第１図の状態にして電源を入れる。
するとステップ実行回路１５が働くためＣＰＵはリセッ
ト状態で静止する。このときバス表示回路１２にリセッ
ト状態のアドレスが表示されなければ、ＣＰＵ自身、ま
た故障基板１１上のアドレスバスを解析・修理する。
ト状態で静止する。このときバス表示回路１２にリセッ
ト状態のアドレスが表示されなければ、ＣＰＵ自身、ま
た故障基板１１上のアドレスバスを解析・修理する。
第１段階（ＣＰＵ−ＲＯＭ間の故障解析） ＲＯＭには、０ＯＨ，４ＯＨ，７ＦＨ，８ＯＨの順で約
８Ｋバイト分繰り返し、その後先頭へのジャンプ命令が
格納されている。これらの命令は同一レジスタ間の転送
のようなＮＯＰ相当命令であり、実行は１番地毎の逐次
アクセスが保たれる。
８Ｋバイト分繰り返し、その後先頭へのジャンプ命令が
格納されている。これらの命令は同一レジスタ間の転送
のようなＮＯＰ相当命令であり、実行は１番地毎の逐次
アクセスが保たれる。
このＲＯＭを１４のソケットに差し電源を入れると、リ
セット状態のアドレス０番地と、その内容０Ｏが１２の
バス表示回路で表示される。ＣＰＵが正しくこの命令を
受け取れば、次の１ステップ実行後、アドレス１番地と
その内容４ＯＨが表示される。以下同様に、２番地以降
のアドレスとその内容７ＦＨ，８ＯＨ，０Ｏ…が実行・
表示される。このように全データビットが０，１の値を
とるようなＮＯＰ相当命令がプログラムされているの
で、ＣＰＵ−ＲＯＭ間のアドレスバスとデータバスの異
常が解析できる。ステップ実行で静止しているときはリ
ード信号がアクティブになっていることを確認してお
く。
セット状態のアドレス０番地と、その内容０Ｏが１２の
バス表示回路で表示される。ＣＰＵが正しくこの命令を
受け取れば、次の１ステップ実行後、アドレス１番地と
その内容４ＯＨが表示される。以下同様に、２番地以降
のアドレスとその内容７ＦＨ，８ＯＨ，０Ｏ…が実行・
表示される。このように全データビットが０，１の値を
とるようなＮＯＰ相当命令がプログラムされているの
で、ＣＰＵ−ＲＯＭ間のアドレスバスとデータバスの異
常が解析できる。ステップ実行で静止しているときはリ
ード信号がアクティブになっていることを確認してお
く。
このとき、故障基板１１側のデータバス故障による故障
解析装置上のＲＯＭの破壊を防止するためのバッファ１
３が設けられていることにより、ＣＰＵ側のデータバス
に故障があっても、ＲＯＭソケット１４から読み出され
表示されるデータは絶対正しいことが保障される。ゆえ
に故障基板１１のデータバスをバス表示回路１２のデー
タとオシロスコープを用いて比較することにより、デー
タバスの故障を解析することができる。
解析装置上のＲＯＭの破壊を防止するためのバッファ１
３が設けられていることにより、ＣＰＵ側のデータバス
に故障があっても、ＲＯＭソケット１４から読み出され
表示されるデータは絶対正しいことが保障される。ゆえ
に故障基板１１のデータバスをバス表示回路１２のデー
タとオシロスコープを用いて比較することにより、デー
タバスの故障を解析することができる。
一方、データバスが正常でアドレスが逐次増えない場合
はアドレスバスの故障を解析・修理する。
はアドレスバスの故障を解析・修理する。
第２段階（デコーダの故障解析） 第１段階までで、ＣＰＵ自身とＣＰＵ−ＲＯＭ間が正常
であるのでプログラムを普通に実行させることができ
る。それでステップ実行は使わなくてもよい。
であるのでプログラムを普通に実行させることができ
る。それでステップ実行は使わなくてもよい。
次にすべてのＩ／ＯとＲＡＭの特定の番地への読み書き
を行なう繰り返しプログラムを実行させ、オシロスコー
プにより波形を確認する。すべてのＩ／Ｏと、ＲＡＭチ
ップへのアクセス信号が確認されなければ、デコーダ及
びその経路の故障解析・修理する。つまり、リード／ラ
イトの制御信号も故障解析できる。
を行なう繰り返しプログラムを実行させ、オシロスコー
プにより波形を確認する。すべてのＩ／Ｏと、ＲＡＭチ
ップへのアクセス信号が確認されなければ、デコーダ及
びその経路の故障解析・修理する。つまり、リード／ラ
イトの制御信号も故障解析できる。
第３段階（個別ＬＳＩの故障解析） 故障基板内で使われているプログラマブル制御で動いて
いるＬＳＩの機能を解析する。例えばＬＳＩの各機能を
実際に働かせ画面や音で動作を確認する。あるいは故障
基板内の全てのＲＡＭ領域の故障解析を行なう。ここま
での故障解析用プログラムではＲＡＭの動作が保障され
てないのでサブルーチンや作業用メモリを使わないよう
にプログラムを作成してある。
いるＬＳＩの機能を解析する。例えばＬＳＩの各機能を
実際に働かせ画面や音で動作を確認する。あるいは故障
基板内の全てのＲＡＭ領域の故障解析を行なう。ここま
での故障解析用プログラムではＲＡＭの動作が保障され
てないのでサブルーチンや作業用メモリを使わないよう
にプログラムを作成してある。
第４段階（基板全体の故障解析） 故障基板１１に載っているＲＯＭと同じ内容のＲＯＭを
ソケット１４から実行させる。この状態で動作するのに
故障基板１１上のＲＯＭで動かないとするとＲＯＭが故
障していることが解析できる。
ソケット１４から実行させる。この状態で動作するのに
故障基板１１上のＲＯＭで動かないとするとＲＯＭが故
障していることが解析できる。
以上のように本実施例によれば、バス表示回路１２とス
テップ実行回路１５とバッファ１３を通したＲＯＭソケ
ット１４を設けた基板を故障基板１１に接続することに
よりマイクロコンピュータの故障を段階的に解析・修理
していくことができる。
テップ実行回路１５とバッファ１３を通したＲＯＭソケ
ット１４を設けた基板を故障基板１１に接続することに
よりマイクロコンピュータの故障を段階的に解析・修理
していくことができる。
なお、実施例では第１段階でデータバスの比較をオシロ
スコープで行なうが比較回路で行なっていもよい。
スコープで行なうが比較回路で行なっていもよい。
クリップ１９でチップセレクト信号を取り出しているが
故障解析装置内で作っても良い。
故障解析装置内で作っても良い。
またソケット１４により数種のＲＯＭを交換しているが
大容量のＲＯＭを使って、ＲＯＭを分割し上位アドレス
をスイッチで切換えて１つのＲＯＭで行なうこともでき
る。
大容量のＲＯＭを使って、ＲＯＭを分割し上位アドレス
をスイッチで切換えて１つのＲＯＭで行なうこともでき
る。
たとえ、これらの故障解析で見つけにくい不良があって
も（例えば割込みやキーボードインターフェイス等）、
それに対する故障解析用プログラムを現在の４段階の間
に追加することによりさらに完全な故障解析装置とする
ことができる。
も（例えば割込みやキーボードインターフェイス等）、
それに対する故障解析用プログラムを現在の４段階の間
に追加することによりさらに完全な故障解析装置とする
ことができる。
発明の効果 以上の説明から明らかなように本発明は、バス表示回路
とステップ実行回路とバッファを通したＲＯＭソケット
を備えた故障解析装置を故障基板に接続することにより
故障解析プログラムを段階的に使いわけ、故障を解析、
修理していき、段階的に故障基板内に正常な回路範囲を
拡げることができ、容易にかつ安価にマイクロコンピュ
ータの故障解析を行なうことができる。
とステップ実行回路とバッファを通したＲＯＭソケット
を備えた故障解析装置を故障基板に接続することにより
故障解析プログラムを段階的に使いわけ、故障を解析、
修理していき、段階的に故障基板内に正常な回路範囲を
拡げることができ、容易にかつ安価にマイクロコンピュ
ータの故障解析を行なうことができる。
第１図は本発明の一実施例におけるマイクロコンピュー
タ故障解析装置の構成図、第２図は本発明を使って故障
を解析するときの基本手順の説明図、第３図は従来の故
障解析手法の概念図である。 １２……バス表示回路、１３……バッファ、１４……Ｒ
ＯＭソケット、１５……ステップ実行回路。
タ故障解析装置の構成図、第２図は本発明を使って故障
を解析するときの基本手順の説明図、第３図は従来の故
障解析手法の概念図である。 １２……バス表示回路、１３……バッファ、１４……Ｒ
ＯＭソケット、１５……ステップ実行回路。
Claims (1)
- 【請求項１】ＣＰＵを有する故障解析の対象となる故障
マイクロコンピュータ基板に接続して使用される故障解
析装置であって、故障解析用プログラムが内蔵されたＲ
ＯＭを接続するためのＲＯＭソケットと、前記ＣＰＵを
リセット状態で静止させた後、前記故障解析用プログラ
ムを逐次実行するステップ実行回路と、前記ＲＯＭから
前記故障マイクロコンピュータ基板へのデータバス間に
配設され、前記故障マイクロコンピュータ基板側のデー
タバス故障による前記ＲＯＭの破壊を防止するためのバ
ッファと、前記ＣＰＵのアドレスバスと前記ＲＯＭのデ
ータバスの状態を表示するバス表示回路から構成され、
前記故障解析用プログラムを実行させることにより、段
階的に前記故障マイクロコンピュータ基板の故障解析を
行うことを特徴とするマイクロコンピュータ故障解析装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011238A JPH0628039B2 (ja) | 1985-01-24 | 1985-01-24 | マイクロコンピユ−タ故障解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011238A JPH0628039B2 (ja) | 1985-01-24 | 1985-01-24 | マイクロコンピユ−タ故障解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61169942A JPS61169942A (ja) | 1986-07-31 |
| JPH0628039B2 true JPH0628039B2 (ja) | 1994-04-13 |
Family
ID=11772353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011238A Expired - Lifetime JPH0628039B2 (ja) | 1985-01-24 | 1985-01-24 | マイクロコンピユ−タ故障解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628039B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103045A (ja) * | 1981-12-15 | 1983-06-18 | Sony Tektronix Corp | 信号発生順序検出回路 |
-
1985
- 1985-01-24 JP JP60011238A patent/JPH0628039B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61169942A (ja) | 1986-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120816B2 (ja) | ||
| JPH0434110B2 (ja) | ||
| JP2006127553A (ja) | プログラムのテスト及びデバッギングが容易な中央処理装置 | |
| JPH05233352A (ja) | マイクロプロセッサ | |
| JPH0628039B2 (ja) | マイクロコンピユ−タ故障解析装置 | |
| KR890005051B1 (ko) | 자기기록장치의 테스트회로 | |
| JP3550636B2 (ja) | Ｉｃ試験装置 | |
| JPH0131215B2 (ja) | ||
| JPS59202546A (ja) | デバツグ装置 | |
| JPH04284543A (ja) | マイクロコンピュータプログラムトレース装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPS59202551A (ja) | プログラムアナライザ | |
| JPH02307135A (ja) | 命令実行動作監視方法 | |
| JPH02110637A (ja) | プログラムデバッグ支援装置 | |
| JPH0233178B2 (ja) | ||
| EP0333613A2 (en) | Control store address stop | |
| JPH0358241A (ja) | デバッグツール | |
| JPS5878233A (ja) | マイクロプログラム制御装置 | |
| JPH0744420A (ja) | プログラムデバッグ装置 | |
| JP2002109898A (ja) | メモリテストパターンの動作検証方法、半導体試験装置、及び半導体装置 | |
| JPH02101545A (ja) | カバレツジ試験装置 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH05144300A (ja) | 情報機器の診断システム | |
| JPH0743431A (ja) | 試料ｉｃのデバイスピンの信号名表示方法 | |
| JPH02100145A (ja) | マイクロプログラム制御方式の計算機システム |