JPH0131215B2 - - Google Patents
Info
- Publication number
- JPH0131215B2 JPH0131215B2 JP59040057A JP4005784A JPH0131215B2 JP H0131215 B2 JPH0131215 B2 JP H0131215B2 JP 59040057 A JP59040057 A JP 59040057A JP 4005784 A JP4005784 A JP 4005784A JP H0131215 B2 JPH0131215 B2 JP H0131215B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- memory
- target system
- read
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000523 sample Substances 0.000 claims description 10
- 230000006870 function Effects 0.000 description 13
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
［発明の属する分野］
本発明は、マイクロプロセツサアナライザに関
し、詳しくはハードデバツグ解析機能の改良に関
する。
し、詳しくはハードデバツグ解析機能の改良に関
する。
［従来技術］
従来よりマイクロプロセツサ（以下μPと略称
する）の普及により、μPをその内部に組込んだ
μP応用機器が多数出現している。μPアナライザ
は、この様な応用機器を開発する際にその応用機
器の不具合を見つけ出す等のために好適に用いら
れる開発支援装置である。
する）の普及により、μPをその内部に組込んだ
μP応用機器が多数出現している。μPアナライザ
は、この様な応用機器を開発する際にその応用機
器の不具合を見つけ出す等のために好適に用いら
れる開発支援装置である。
この様なμPアナライザは、そのμP応用機器に
搭載されるμPに代つてアナライザ側のμPにより
μP応用機器を作動させ、μP応用機器の動作状態
を検査することができる。
搭載されるμPに代つてアナライザ側のμPにより
μP応用機器を作動させ、μP応用機器の動作状態
を検査することができる。
さて、このμPアナライザには、通常リードラ
イトステツプ機能が備えられている。この機能
は、第１図に示す画面表示例のように、簡単な命
令のプログラムでμP応用機器を動作させて、初
期段階のハードウエアのメモリやＩ／Ｏデバイス
の検査を行うものである。
イトステツプ機能が備えられている。この機能
は、第１図に示す画面表示例のように、簡単な命
令のプログラムでμP応用機器を動作させて、初
期段階のハードウエアのメモリやＩ／Ｏデバイス
の検査を行うものである。
この機能使用時には、アドレスやデータ、メモ
リの制御信号等を例えばロジツクアナライザに与
えてその波形を観測できるようにしておく。そし
て、メモリ等のアクセス不良が検出された時にそ
のロジツクアナライザにトリガ信号を与えるよう
にすれば、アドレスやデータ、メモリの制御信号
等の波形を容易に捕えることができる。
リの制御信号等を例えばロジツクアナライザに与
えてその波形を観測できるようにしておく。そし
て、メモリ等のアクセス不良が検出された時にそ
のロジツクアナライザにトリガ信号を与えるよう
にすれば、アドレスやデータ、メモリの制御信号
等の波形を容易に捕えることができる。
しかし、従来のμPアナライザにおいては、ハ
ードウエアの不良を発見しその不具合箇所を解析
しようとした場合、アドレス、データ、メモリの
制御信号等の波形をロジツクアナライザ等で観測
するための適切なトリガ信号が無く、オペレータ
は複数の信号から目的のトリガー信号を作つてそ
れを用いるしか手が無く、不良を簡単に発見でき
たとしてもハードウエアの不具合箇所を探求する
ための操作がかなり煩雑であり、デバツグ作業の
効率は悪いという欠点があつた。
ードウエアの不良を発見しその不具合箇所を解析
しようとした場合、アドレス、データ、メモリの
制御信号等の波形をロジツクアナライザ等で観測
するための適切なトリガ信号が無く、オペレータ
は複数の信号から目的のトリガー信号を作つてそ
れを用いるしか手が無く、不良を簡単に発見でき
たとしてもハードウエアの不具合箇所を探求する
ための操作がかなり煩雑であり、デバツグ作業の
効率は悪いという欠点があつた。
［発明の目的］
本発明の目的は、この様な欠点を解消するもの
で、リードライトステツプ機能の実行中に、効率
良くユーザーシステムのハードウエアデバツグ作
業ができるように適正なトリガ信号を生成して出
力することのできるμPアナライザを提供するこ
とにある。
で、リードライトステツプ機能の実行中に、効率
良くユーザーシステムのハードウエアデバツグ作
業ができるように適正なトリガ信号を生成して出
力することのできるμPアナライザを提供するこ
とにある。
［発明の概要］
この様な目的を達成するために本発明では、プ
ローブをターゲツトシステムに接続し、ターゲツ
トシステムのマイクロプロセツサに代つてプロー
ブに搭載したマイクロプロセツサによつてターゲ
ツトシステムを動作させ、少なくともアクテイブ
機能を備え、ターゲツトシステムの不具合箇所を
検出し解析することのできるマイクロプロセツサ
アナライザにおいて、ターゲツトシステムのメモ
リまたはデバイスをアクセスする時のアドレスお
よびステータス信号と、前記アクテイブ機能を実
行するためのプログラムが記憶されたROMをア
クセスするためのアドレス信号を受け、ターゲツ
トのメモリまたはＩ／Ｏデバイスに対してリード
またはライトを行つているバスサイクルの時のみ
アクテイブとなるTME信号を発生するようにし
た手段を具備したことを特徴とする。
ローブをターゲツトシステムに接続し、ターゲツ
トシステムのマイクロプロセツサに代つてプロー
ブに搭載したマイクロプロセツサによつてターゲ
ツトシステムを動作させ、少なくともアクテイブ
機能を備え、ターゲツトシステムの不具合箇所を
検出し解析することのできるマイクロプロセツサ
アナライザにおいて、ターゲツトシステムのメモ
リまたはデバイスをアクセスする時のアドレスお
よびステータス信号と、前記アクテイブ機能を実
行するためのプログラムが記憶されたROMをア
クセスするためのアドレス信号を受け、ターゲツ
トのメモリまたはＩ／Ｏデバイスに対してリード
またはライトを行つているバスサイクルの時のみ
アクテイブとなるTME信号を発生するようにし
た手段を具備したことを特徴とする。
［実施例］
以下図面を用いて本発明を詳しく説明する。第
２図は本発明のμPアナライザの一実施例を示す
要部構成図である。同図において、１０はプロー
ブ（通常PODと呼ばれる）、２０は解析装置本体
である。プローブ１０は、μP応用機器に搭載さ
れるμPと同等のμPを備え、接続コネクタにより
μP応用機器と接続して、μP応用機器側のメモリ
や入出力デバイス（Ｉ／Ｏデバイス）をアクセス
することができるようになつている。
２図は本発明のμPアナライザの一実施例を示す
要部構成図である。同図において、１０はプロー
ブ（通常PODと呼ばれる）、２０は解析装置本体
である。プローブ１０は、μP応用機器に搭載さ
れるμPと同等のμPを備え、接続コネクタにより
μP応用機器と接続して、μP応用機器側のメモリ
や入出力デバイス（Ｉ／Ｏデバイス）をアクセス
することができるようになつている。
解析装置本体２０は、故障解析に必要な入出力
手段や各種の解析機能を持つ解析手段を具備する
が、ここではその図示を省略し、トリガ信号生成
に係わる回路部分のみ示す。解析装置本体２０に
おいて、２１はアドレスデコーダで、プローブ１
０からターゲツトシステム（μP応用機器）へ与
えているアドレスをこちらでも受取り、これをデ
コードするものである。２２はモニタプログラム
メモリ（以下アクテイブROMという：ROMは
read only memory）である。このμPアナライ
ザは、ターゲツトのμPの動作に介入して、ター
ゲツトのメモリやμPのレジスタの内容表示、リ
ード・ライト・ステツプにおけるリード・ライト
動作やμPの一時停止等を行うことのできるアク
テイブ機能を有している。
手段や各種の解析機能を持つ解析手段を具備する
が、ここではその図示を省略し、トリガ信号生成
に係わる回路部分のみ示す。解析装置本体２０に
おいて、２１はアドレスデコーダで、プローブ１
０からターゲツトシステム（μP応用機器）へ与
えているアドレスをこちらでも受取り、これをデ
コードするものである。２２はモニタプログラム
メモリ（以下アクテイブROMという：ROMは
read only memory）である。このμPアナライ
ザは、ターゲツトのμPの動作に介入して、ター
ゲツトのメモリやμPのレジスタの内容表示、リ
ード・ライト・ステツプにおけるリード・ライト
動作やμPの一時停止等を行うことのできるアク
テイブ機能を有している。
アクテイブROM２２にはこの様なアクテイブ
機能を動作させるためのプログラムが記憶されて
いる。
機能を動作させるためのプログラムが記憶されて
いる。
２３はロジツク回路で、次のような所定の論理
演算を行う。
演算を行う。
＝（）・（）
＝（）・（）
＝
ここで、Ｒ／Waddは、ターゲツト側のメモリ
をリード（read）またはライト（write）するプ
ログラムが走るリード・ライト・アドレスであ
り、アドレス・デコーダ２１より与えられる。
をリード（read）またはライト（write）するプ
ログラムが走るリード・ライト・アドレスであ
り、アドレス・デコーダ２１より与えられる。
CODEおよびDATAは、実行中におけるバス
サイクルの状態を示すステータス（STATUS）
であり、命令を読むサイクルはCODE、メモリま
たはＩ／Ｏにリードまたはライトする時は
DATAとなる。この信号はプローブ１０より与
えられる。
サイクルの状態を示すステータス（STATUS）
であり、命令を読むサイクルはCODE、メモリま
たはＩ／Ｏにリードまたはライトする時は
DATAとなる。この信号はプローブ１０より与
えられる。
ROMaddはアクテイブROM２２をアクセスす
る時のアドレスを表わしている。
る時のアドレスを表わしている。
２６はJKフリツプフロツプ（以下FFと略す）
で、その入力端にはロジツク回路２３の出力，
Ｂがインバータ２４，２５を介してそれぞれ導か
れ、またクロツクとしてはバスサイクルに１パル
ス出るクロツクで、これはプローブ１０から与え
られる。２７はFF２６の出力とロジツク回路
２３の出力を受けてターゲツト・マシーン・イ
ネーブル（TME）信号を得るゲートである。こ
のTME信号は出力端子２８より外部に送出する
ことができるようになつている。
で、その入力端にはロジツク回路２３の出力，
Ｂがインバータ２４，２５を介してそれぞれ導か
れ、またクロツクとしてはバスサイクルに１パル
ス出るクロツクで、これはプローブ１０から与え
られる。２７はFF２６の出力とロジツク回路
２３の出力を受けてターゲツト・マシーン・イ
ネーブル（TME）信号を得るゲートである。こ
のTME信号は出力端子２８より外部に送出する
ことができるようになつている。
この様な構成における動作を第３図のタイムチ
ヤートを参照しつつ次に説明する。
ヤートを参照しつつ次に説明する。
アクテイブROM２２がアクセスされアクテイ
ブプログラムが走つている時に、メモリまたは
Ｉ／Ｏにデータをリードまたはライトするプログ
ラムが来ると、ロジツク回路２３より第３図のハ
およびニに示すような信号，がインバータ２
４，２５を介してFF２６に導かれる。これによ
りFFの出力は第３図のホに示すように“Ｌ”
になる。この状態で、STATUSがデータ参照に
なると、は第３図ヘのように“Ｌ”となる。
ブプログラムが走つている時に、メモリまたは
Ｉ／Ｏにデータをリードまたはライトするプログ
ラムが来ると、ロジツク回路２３より第３図のハ
およびニに示すような信号，がインバータ２
４，２５を介してFF２６に導かれる。これによ
りFFの出力は第３図のホに示すように“Ｌ”
になる。この状態で、STATUSがデータ参照に
なると、は第３図ヘのように“Ｌ”となる。
これにより、ゲート２７の出力TMEは第３図
のトのように“Ｈ”となる。このようにして得ら
れるTME信号は図からも明らかなようにターゲ
ツト側のメモリまたはＩ／Ｏをまさにリードまた
はライトしているバスサイクルを示している。
のトのように“Ｈ”となる。このようにして得ら
れるTME信号は図からも明らかなようにターゲ
ツト側のメモリまたはＩ／Ｏをまさにリードまた
はライトしているバスサイクルを示している。
［発明の効果］
以上説明したように、本発明によれば、リード
ライトステツプ機能の実行中においては、ターゲ
ツトシステムにおけるメモリやＩ／Ｏデバイスを
リードまたはライトしているバスサイクルの時の
み生ずるようなTMEパルス信号を得ることがで
き、このTME信号をトリガ信号として外部装置
に与えることによりデバツグ作業の効率を上げる
ことができる。
ライトステツプ機能の実行中においては、ターゲ
ツトシステムにおけるメモリやＩ／Ｏデバイスを
リードまたはライトしているバスサイクルの時の
み生ずるようなTMEパルス信号を得ることがで
き、このTME信号をトリガ信号として外部装置
に与えることによりデバツグ作業の効率を上げる
ことができる。
第１図はリード・ライト・ステツプ機能を実行
している時のハードウエアのリードおよびライト
動作のチツクプログラムの一表示例を示す図、第
２図は本発明に係るμPアナライザの一実施例を
示す要部構成図、第３図はタイムチヤートであ
る。 １０…プローブ、２０…解析装置本体、２１…
アドレスデコーダ、２２…アクテイブROM、２
３…ロジツク回路、２６…フリツプフロツプ、２
７…ゲート。
している時のハードウエアのリードおよびライト
動作のチツクプログラムの一表示例を示す図、第
２図は本発明に係るμPアナライザの一実施例を
示す要部構成図、第３図はタイムチヤートであ
る。 １０…プローブ、２０…解析装置本体、２１…
アドレスデコーダ、２２…アクテイブROM、２
３…ロジツク回路、２６…フリツプフロツプ、２
７…ゲート。
Claims (1)
- 【特許請求の範囲】 １ プローブをターゲツトシステムに接続し、タ
ーゲツトシステムのマイクロプロセツサに代つて
プローブ上のマイクロプロセツサによつてターゲ
ツトシステムを動作させ、ターゲツトマイクロプ
ロセツサの動作に介入してターゲツトのメモリや
マイクロプロセツサのレジスタの内容の表示ある
いはリード・ライト・ステツプにおけるリード・
ライト動作やマイクロプロセツサの一時停止等を
行うプログラムをモニタプログラムメモリから読
み出して実行し、ターゲツトシステムの不具合箇
所を検出し解析することのできるマイクロプロセ
ツサアナライザにおいて、 ターゲツトシステムのメモリまたはデバイスを
アクセスする時のアドレスおよびステータス信号
と、前記モニタプログラムメモリをアクセスする
ためのアドレス信号に基づき、ターゲツトのメモ
リまたは入出力デバイスに対してリードまたはラ
イトを行つているバスサイクルの時のみアクテイ
ブとなる信号を得る手段を具備したことを特徴と
するマイクロプロセツサアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040057A JPS60183644A (ja) | 1984-03-02 | 1984-03-02 | マイクロプロセツサアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040057A JPS60183644A (ja) | 1984-03-02 | 1984-03-02 | マイクロプロセツサアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183644A JPS60183644A (ja) | 1985-09-19 |
| JPH0131215B2 true JPH0131215B2 (ja) | 1989-06-23 |
Family
ID=12570288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59040057A Granted JPS60183644A (ja) | 1984-03-02 | 1984-03-02 | マイクロプロセツサアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183644A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155440A (en) * | 1976-06-18 | 1977-12-23 | Toshiba Corp | High frequency heating system |
| JPS533132A (en) * | 1976-06-30 | 1978-01-12 | Ibm | Address comparator |
| JPS5378869A (en) * | 1976-12-22 | 1978-07-12 | Fujitsu Ltd | Trigger signal generating circuit |
-
1984
- 1984-03-02 JP JP59040057A patent/JPS60183644A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155440A (en) * | 1976-06-18 | 1977-12-23 | Toshiba Corp | High frequency heating system |
| JPS533132A (en) * | 1976-06-30 | 1978-01-12 | Ibm | Address comparator |
| JPS5378869A (en) * | 1976-12-22 | 1978-07-12 | Fujitsu Ltd | Trigger signal generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60183644A (ja) | 1985-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751942A (en) | Trace event detection during trace enable transitions | |
| JP4094724B2 (ja) | ソフトウェアをデバッグする際に例外を識別するための装置および方法 | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JPH0131215B2 (ja) | ||
| JPH1040130A (ja) | マイクロコンピュータ | |
| JP3298554B2 (ja) | ソフトウェア・デバッグ装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPH0628039B2 (ja) | マイクロコンピユ−タ故障解析装置 | |
| JPS59160243A (ja) | デバツグ装置 | |
| JPS61210438A (ja) | マイクロプロセツサ・アナライザ | |
| JPS6339050A (ja) | アドレスバス試験回路 | |
| JPS6175440A (ja) | プログラム品質評価装置 | |
| JPS61123942A (ja) | マイクロプロセツサ用デバツク装置 | |
| JPS5856159A (ja) | フア−ムウエアテスタ | |
| JP2000181762A (ja) | マイクロプロセッサ | |
| JPH05241821A (ja) | データ処理装置 | |
| JPS61131128A (ja) | 自己診断方式 | |
| JPH04192040A (ja) | デバッグ装置 | |
| JPH0512054A (ja) | システム開発装置 | |
| JPH0695913A (ja) | デバッグ装置 | |
| JPH05225800A (ja) | Ｒａｍ試験方式 | |
| JPS59202553A (ja) | プログラムアナライザ |