JPH06276432A - 拡大画像表示装置 - Google Patents
拡大画像表示装置Info
- Publication number
- JPH06276432A JPH06276432A JP5063634A JP6363493A JPH06276432A JP H06276432 A JPH06276432 A JP H06276432A JP 5063634 A JP5063634 A JP 5063634A JP 6363493 A JP6363493 A JP 6363493A JP H06276432 A JPH06276432 A JP H06276432A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- interpolation processing
- input
- output
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 自然画の映像信号と、パソコン等からの図形
等の表示信号を合成した信号に対して、図形等の表示信
号部分の輪郭が不明瞭にならないようにして、拡大画像
を表示することを目的とする。 【構成】 映像信号入力ＡとＢとを合成してフィールド
メモリ２に書き込み、順次読み出した走査線をラインメ
モリ７で内挿処理して出力し、同出力を分岐させて一方
をセレクタ１６に入力し他方を内挿処理回路１７に入力
し、同内挿処理回路１７でラインメモリ７と異なる内挿
処理を行ってセレクタ１６に入力し、制御部６で映像信
号入力Ａの同期信号をカウントして所定の位置で信号を
出力しフィールドメモリ２に入力して、映像信号入力Ａ
の所定の位置で映像信号入力Ｂをフィールドメモリ２に
書き込んで合成すると共に、セレクタ１６に切換信号を
入力して、映像信号入力ＡとＢとで内挿処理を切り換え
て出力するものである。
等の表示信号を合成した信号に対して、図形等の表示信
号部分の輪郭が不明瞭にならないようにして、拡大画像
を表示することを目的とする。 【構成】 映像信号入力ＡとＢとを合成してフィールド
メモリ２に書き込み、順次読み出した走査線をラインメ
モリ７で内挿処理して出力し、同出力を分岐させて一方
をセレクタ１６に入力し他方を内挿処理回路１７に入力
し、同内挿処理回路１７でラインメモリ７と異なる内挿
処理を行ってセレクタ１６に入力し、制御部６で映像信
号入力Ａの同期信号をカウントして所定の位置で信号を
出力しフィールドメモリ２に入力して、映像信号入力Ａ
の所定の位置で映像信号入力Ｂをフィールドメモリ２に
書き込んで合成すると共に、セレクタ１６に切換信号を
入力して、映像信号入力ＡとＢとで内挿処理を切り換え
て出力するものである。
Description
【０００１】
【産業上の利用分野】本発明は、映像機器に関し、特に
映像信号を拡大して表示する拡大画像表示装置に関す
る。
映像信号を拡大して表示する拡大画像表示装置に関す
る。
【０００２】
【従来の技術】従来の拡大画像表示装置においては、図
５に示すように、映像信号入力の走査線２本から重み付
けを行って加算処理して内挿し、走査線数を３／２倍と
し、３／２倍に拡大した画像を表示できるようにしてい
た。例えば、ライン番号１の走査線をそのまま出力する
と共に、１／３の重み付けを行い、２／３の重み付けを
行ったライン番号２の走査線に加算してライン番号２′
として内挿処理し、２／３の重み付けを行ったライン番
号２の走査線と１／３の重み付けを行ったライン番号３
の走査線とを加算してライン番号３′として内挿処理す
るようにして、順次各走査線について信号処理するよう
にしていた。
５に示すように、映像信号入力の走査線２本から重み付
けを行って加算処理して内挿し、走査線数を３／２倍と
し、３／２倍に拡大した画像を表示できるようにしてい
た。例えば、ライン番号１の走査線をそのまま出力する
と共に、１／３の重み付けを行い、２／３の重み付けを
行ったライン番号２の走査線に加算してライン番号２′
として内挿処理し、２／３の重み付けを行ったライン番
号２の走査線と１／３の重み付けを行ったライン番号３
の走査線とを加算してライン番号３′として内挿処理す
るようにして、順次各走査線について信号処理するよう
にしていた。
【０００３】
【発明が解決しようとする課題】ところが、自然画の映
像信号と、パソコン等からの図形、あるいは文字等の表
示信号を合成した信号の場合、隣接する２本の走査線か
ら重み付けをし加算して内挿処理をすると、図形、ある
いは文字等の表示信号部分の輪郭が不明瞭になるといっ
た問題点があった。本発明は、自然画の映像信号と、パ
ソコン等からの図形、あるいは文字等の表示信号を合成
した信号に対して、内挿処理を切り換えて信号処理をす
ることにより、図形、あるいは文字等の表示信号部分の
輪郭が不明瞭にならないようにして、拡大画像を表示す
ることが可能な拡大画像表示装置を提供することを目的
とする。
像信号と、パソコン等からの図形、あるいは文字等の表
示信号を合成した信号の場合、隣接する２本の走査線か
ら重み付けをし加算して内挿処理をすると、図形、ある
いは文字等の表示信号部分の輪郭が不明瞭になるといっ
た問題点があった。本発明は、自然画の映像信号と、パ
ソコン等からの図形、あるいは文字等の表示信号を合成
した信号に対して、内挿処理を切り換えて信号処理をす
ることにより、図形、あるいは文字等の表示信号部分の
輪郭が不明瞭にならないようにして、拡大画像を表示す
ることが可能な拡大画像表示装置を提供することを目的
とする。
【０００４】
【課題を解決するための手段】図１に示すように、映像
信号入力Ａと映像信号入力Ｂとを合成して書き込むフィ
ールドメモリ２と、フィールドメモリ２から順次読み出
した走査線を内挿処理する第１内挿処理回路（図におい
てはラインメモリ７）と、同第１内挿処理回路からの出
力を分岐させて、一方をセレクタ１６に入力し他方を内
挿処理回路１７に入力する回路と、同内挿処理回路１７
で第１内挿処理回路と異なる内挿処理を行って前記セレ
クタ１６に入力する回路と、前記フィールドメモリ２へ
の書き込み及び読み出しを制御する制御部６とからな
り、同制御部６に映像信号入力Ａの同期信号を入力して
信号をカウントし、映像信号入力Ａの所定の位置で映像
信号入力Ｂをフィールドメモリ２に書き込んで合成する
と共に、セレクタ１６に切換信号を入力して同セレクタ
１６を切り換えて、映像信号入力Ａと映像信号入力Ｂと
で内挿処理を切り換えて信号を出力するものである。
信号入力Ａと映像信号入力Ｂとを合成して書き込むフィ
ールドメモリ２と、フィールドメモリ２から順次読み出
した走査線を内挿処理する第１内挿処理回路（図におい
てはラインメモリ７）と、同第１内挿処理回路からの出
力を分岐させて、一方をセレクタ１６に入力し他方を内
挿処理回路１７に入力する回路と、同内挿処理回路１７
で第１内挿処理回路と異なる内挿処理を行って前記セレ
クタ１６に入力する回路と、前記フィールドメモリ２へ
の書き込み及び読み出しを制御する制御部６とからな
り、同制御部６に映像信号入力Ａの同期信号を入力して
信号をカウントし、映像信号入力Ａの所定の位置で映像
信号入力Ｂをフィールドメモリ２に書き込んで合成する
と共に、セレクタ１６に切換信号を入力して同セレクタ
１６を切り換えて、映像信号入力Ａと映像信号入力Ｂと
で内挿処理を切り換えて信号を出力するものである。
【０００５】
【作用】図２（Ａ）及び（Ｂ）は、図１の内挿処理回路
の内挿方法を示す説明図である。本発明では、図２の如
く映像信号入力Ａと映像信号入力Ｂとで内挿処理を切り
換えるようにしており、例えば、映像信号入力Ｂがパソ
コン等からの図形、あるいは文字等の表示信号とし、映
像信号入力Ａが自然画の映像信号とする。映像信号入力
Ｂの部分の内挿処理は、（Ａ）図に示すようにラインメ
モリ７において、合成された映像信号入力の走査線に対
して書き込みあるいは読み出しを制御することにより、
走査線を交互に１ラインを２本として読み出し、次ライ
ンを１本として読み出すようにして走査線を順次内挿処
理して出力するようにしている。
の内挿方法を示す説明図である。本発明では、図２の如
く映像信号入力Ａと映像信号入力Ｂとで内挿処理を切り
換えるようにしており、例えば、映像信号入力Ｂがパソ
コン等からの図形、あるいは文字等の表示信号とし、映
像信号入力Ａが自然画の映像信号とする。映像信号入力
Ｂの部分の内挿処理は、（Ａ）図に示すようにラインメ
モリ７において、合成された映像信号入力の走査線に対
して書き込みあるいは読み出しを制御することにより、
走査線を交互に１ラインを２本として読み出し、次ライ
ンを１本として読み出すようにして走査線を順次内挿処
理して出力するようにしている。
【０００６】映像信号入力Ａの部分の内挿処理は、
（Ｂ）図に示すようにラインメモリ７を介して出力され
る走査線に対して内挿処理回路１７で異なる走査線を抽
出し、走査線２本から重み付け等を行って、例えば、ラ
イン番号１の走査線をそのまま出力すると共に、１／３
の重み付けを行い、２／３の重み付けを行ったライン番
号２の走査線に加算してライン番号２′として内挿処理
し、２／３の重み付けを行ったライン番号２の走査線と
１／３の重み付けを行ったライン番号３の走査線とを加
算してライン番号３′として内挿処理するようにして、
順次各走査線について信号処理して出力するようにし、
セレクタ１６を切り換えることにより映像信号入力Ａと
映像信号入力Ｂとで内挿処理を切り換えて出力できるよ
うにしている。従って、自然画の映像信号と、パソコン
等からの図形、あるいは文字等の表示信号を合成した信
号に対して、図形、あるいは文字等の表示信号部分の輪
郭が不明瞭にならないようにして、拡大画像を表示する
ことが可能となる。
（Ｂ）図に示すようにラインメモリ７を介して出力され
る走査線に対して内挿処理回路１７で異なる走査線を抽
出し、走査線２本から重み付け等を行って、例えば、ラ
イン番号１の走査線をそのまま出力すると共に、１／３
の重み付けを行い、２／３の重み付けを行ったライン番
号２の走査線に加算してライン番号２′として内挿処理
し、２／３の重み付けを行ったライン番号２の走査線と
１／３の重み付けを行ったライン番号３の走査線とを加
算してライン番号３′として内挿処理するようにして、
順次各走査線について信号処理して出力するようにし、
セレクタ１６を切り換えることにより映像信号入力Ａと
映像信号入力Ｂとで内挿処理を切り換えて出力できるよ
うにしている。従って、自然画の映像信号と、パソコン
等からの図形、あるいは文字等の表示信号を合成した信
号に対して、図形、あるいは文字等の表示信号部分の輪
郭が不明瞭にならないようにして、拡大画像を表示する
ことが可能となる。
【０００７】
【実施例】図１は、本発明の一実施例を示す、拡大画像
表示装置の電気回路ブロック図である。入力端子１を介
して自然画のディジタル映像信号入力Ａをフィールドメ
モリ２に入力し、入力端子３を介してパソコン等の図
形、あるいは文字等の表示用のディジタル映像信号入力
Ｂを画像信号処理部４に入力し、画像信号処理部４では
走査周波数等方式の異なる映像信号入力Ｂに対して、走
査変換、圧縮等の信号処理を行って子画面表示信号とし
て出力しフィールドメモリ５に入力し、フィールドメモ
リ５に子画面表示信号の１フィールド毎のデータを書き
込むようにしている。
表示装置の電気回路ブロック図である。入力端子１を介
して自然画のディジタル映像信号入力Ａをフィールドメ
モリ２に入力し、入力端子３を介してパソコン等の図
形、あるいは文字等の表示用のディジタル映像信号入力
Ｂを画像信号処理部４に入力し、画像信号処理部４では
走査周波数等方式の異なる映像信号入力Ｂに対して、走
査変換、圧縮等の信号処理を行って子画面表示信号とし
て出力しフィールドメモリ５に入力し、フィールドメモ
リ５に子画面表示信号の１フィールド毎のデータを書き
込むようにしている。
【０００８】制御部６からのクロック信号により、フィ
ールドメモリ２に映像信号入力Ａを書き込むようにし、
制御部６には映像信号入力Ａと同期した垂直同期信号Ｖ
と水平同期信号Ｈを入力するようにしてあり、制御部６
で入力された垂直及び水平同期信号をカウントして所定
の位置で読み出し信号を出力し、フィールドメモリ５に
入力してデータを読み出して、映像信号入力Ａの代わり
にフィールドメモリ２に書き込むようにして、映像信号
入力Ａと映像信号入力Ｂを合成するようにして１フィー
ルド毎のデータを書き込むようにしている。１フィール
ド分のデータの書き込み終了後は、制御部６から入力さ
れる読み出し信号により、フィールドメモリ２から順次
映像信号の走査線を出力しラインメモリ７に入力する。
ールドメモリ２に映像信号入力Ａを書き込むようにし、
制御部６には映像信号入力Ａと同期した垂直同期信号Ｖ
と水平同期信号Ｈを入力するようにしてあり、制御部６
で入力された垂直及び水平同期信号をカウントして所定
の位置で読み出し信号を出力し、フィールドメモリ５に
入力してデータを読み出して、映像信号入力Ａの代わり
にフィールドメモリ２に書き込むようにして、映像信号
入力Ａと映像信号入力Ｂを合成するようにして１フィー
ルド毎のデータを書き込むようにしている。１フィール
ド分のデータの書き込み終了後は、制御部６から入力さ
れる読み出し信号により、フィールドメモリ２から順次
映像信号の走査線を出力しラインメモリ７に入力する。
【０００９】図３は、図１の回路動作を説明するタイミ
ング図であり、以下同図を参照して実施例について説明
する。ラインメモリ７では制御部６から入力される書き
込み用のＷＲ信号で、入力された走査線を、の順
に順次書き込むようにし、制御部６から入力される読み
出し用のＲＥ信号で、走査線を交互に１ラインを２本と
して読み出し、次ラインを１本として、
の順に順次読み出すようにして走査線の内挿処理を行っ
て出力するようにしている。ラインメモリ７に対しては
の順に書き込み、読み出して走査線を交
互に１ラインを２本とし、次ラインを１本として出力す
るようにしても良い。ラインメモリ７からの出力は分岐
させてあり、一方をセレクタ１６の端子ａに入力し他方
を内挿処理回路１７に入力している。
ング図であり、以下同図を参照して実施例について説明
する。ラインメモリ７では制御部６から入力される書き
込み用のＷＲ信号で、入力された走査線を、の順
に順次書き込むようにし、制御部６から入力される読み
出し用のＲＥ信号で、走査線を交互に１ラインを２本と
して読み出し、次ラインを１本として、
の順に順次読み出すようにして走査線の内挿処理を行っ
て出力するようにしている。ラインメモリ７に対しては
の順に書き込み、読み出して走査線を交
互に１ラインを２本とし、次ラインを１本として出力す
るようにしても良い。ラインメモリ７からの出力は分岐
させてあり、一方をセレクタ１６の端子ａに入力し他方
を内挿処理回路１７に入力している。
【００１０】内挿処理回路１７はラインメモリ８と乗算
器９〜１２と加算器１３及び１４とで構成し、ラインメ
モリ７からの出力をラインメモリ８と乗算器１１及び１
２に入力している。ラインメモリ８ではラインメモリ７
から読み出された走査線を順次書き込むようにし、約１
Ｈ遅延させて読み出して出力しタイミング調整用の遅延
素子１５に入力し、遅延素子１５で遅延させてタイミン
グをとって出力し乗算器９及び１０に入力している。セ
レクタ１６をａｂｃａｂｃの順に切り換えて出力するよ
うにし、切換位置ａではラインメモリ７からの信号が出
力されるようにし、切換位置ｂでは例えば、乗算器９で
の走査線に１／３を乗算した信号と、乗算器１１で
の走査線に２／３を乗算した信号とを加算器１３で加算
した信号が出力されるようにし、切換位置ｃでは例え
ば、乗算器１０での走査線に２／３を乗算した信号
と、乗算器１２での走査線に１／３を乗算した信号と
を加算器１４で加算した信号が出力されるようにして、
順次走査線の内挿処理を行って出力するようにしてい
る。
器９〜１２と加算器１３及び１４とで構成し、ラインメ
モリ７からの出力をラインメモリ８と乗算器１１及び１
２に入力している。ラインメモリ８ではラインメモリ７
から読み出された走査線を順次書き込むようにし、約１
Ｈ遅延させて読み出して出力しタイミング調整用の遅延
素子１５に入力し、遅延素子１５で遅延させてタイミン
グをとって出力し乗算器９及び１０に入力している。セ
レクタ１６をａｂｃａｂｃの順に切り換えて出力するよ
うにし、切換位置ａではラインメモリ７からの信号が出
力されるようにし、切換位置ｂでは例えば、乗算器９で
の走査線に１／３を乗算した信号と、乗算器１１で
の走査線に２／３を乗算した信号とを加算器１３で加算
した信号が出力されるようにし、切換位置ｃでは例え
ば、乗算器１０での走査線に２／３を乗算した信号
と、乗算器１２での走査線に１／３を乗算した信号と
を加算器１４で加算した信号が出力されるようにして、
順次走査線の内挿処理を行って出力するようにしてい
る。
【００１１】図４は、画面の走査状態を示す説明図であ
り、セレクタ１６から出力端子１８に出力される映像信
号出力をディスプレイに入力して画像表示するように
し、制御部６からの切換信号によりセレクタ１６を切り
換えるようにして、映像信号入力Ａの表示部ではセレク
タ１６の入力端子ａ、ｂ及びｃに入力された信号を順に
切り換えて、ａｂｃａｂｃの順に映像信号として出力す
る。制御部６は、入力された垂直及び水平同期信号をカ
ウントして所定の位置で映像信号入力Ａに対して映像信
号入力Ｂを合成するようにしており、映像信号入力Ｂの
表示位置をカウントして切換信号を出力しセレクタ１６
に入力して、映像信号入力Ｂの表示位置ではセレクタ１
６の入力端子ａに入力されている信号を出力する。
り、セレクタ１６から出力端子１８に出力される映像信
号出力をディスプレイに入力して画像表示するように
し、制御部６からの切換信号によりセレクタ１６を切り
換えるようにして、映像信号入力Ａの表示部ではセレク
タ１６の入力端子ａ、ｂ及びｃに入力された信号を順に
切り換えて、ａｂｃａｂｃの順に映像信号として出力す
る。制御部６は、入力された垂直及び水平同期信号をカ
ウントして所定の位置で映像信号入力Ａに対して映像信
号入力Ｂを合成するようにしており、映像信号入力Ｂの
表示位置をカウントして切換信号を出力しセレクタ１６
に入力して、映像信号入力Ｂの表示位置ではセレクタ１
６の入力端子ａに入力されている信号を出力する。
【００１２】従って、自然画の映像信号Ａの表示部分
は、内挿処理回路１７で内挿処理し、パソコン等からの
図形、あるいは文字等の表示用映像信号Ｂの表示部分
は、ラインメモリ７で内挿処理するようにして、内挿処
理回路を切り換えて信号処理をすることにより、自然画
に合成された図形、あるいは文字等の表示信号部分の輪
郭が不明瞭にならないようにして、拡大画像を表示する
ことが可能となる。
は、内挿処理回路１７で内挿処理し、パソコン等からの
図形、あるいは文字等の表示用映像信号Ｂの表示部分
は、ラインメモリ７で内挿処理するようにして、内挿処
理回路を切り換えて信号処理をすることにより、自然画
に合成された図形、あるいは文字等の表示信号部分の輪
郭が不明瞭にならないようにして、拡大画像を表示する
ことが可能となる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
自然画の映像信号と、パソコン等からの図形、あるいは
文字等の表示信号を合成した信号に対して、内挿処理を
切り換えて信号処理をすることにより、図形、あるいは
文字等の表示信号部分の輪郭が不明瞭にならないように
して、拡大画像を表示することが可能な拡大画像表示装
置を提供することができる。
自然画の映像信号と、パソコン等からの図形、あるいは
文字等の表示信号を合成した信号に対して、内挿処理を
切り換えて信号処理をすることにより、図形、あるいは
文字等の表示信号部分の輪郭が不明瞭にならないように
して、拡大画像を表示することが可能な拡大画像表示装
置を提供することができる。
【図１】本発明の一実施例を示す、拡大画像表示装置の
電気回路ブロック図である。
電気回路ブロック図である。
【図２】（Ａ）及び（Ｂ）は、図１の内挿処理回路の内
挿方法を示す説明図である。
挿方法を示す説明図である。
【図３】図１の回路動作を説明するタイミング図であ
る。
る。
【図４】画面の走査状態を示す説明図である。
【図５】従来例を示す、走査線の内挿処理図である。
１ 入力端子 ２ フィールドメモリ ３ 入力端子 ４ 画像信号処理部 ５ フィールドメモリ ６ 制御部 ７ ラインメモリ ８ ラインメモリ ９ 乗算器 １０ 乗算器 １１ 乗算器 １２ 乗算器 １３ 加算器 １４ 加算器 １５ 遅延素子 １６ セレクタ １７ 内挿処理回路 １８ 出力端子
Claims (3)
- 【請求項１】 映像信号入力Ａと映像信号入力Ｂとを合
成して書き込むフィールドメモリと、同フィールドメモ
リから順次読み出した走査線を内挿処理する第１内挿処
理回路と、同第１内挿処理回路からの出力を分岐させ
て、一方をセレクタに入力し他方を第２内挿処理回路に
入力する回路と、同第２内挿処理回路で第１内挿処理回
路と異なる内挿処理を行って前記セレクタに入力する回
路と、前記フィールドメモリへの書き込み及び読み出し
を制御する制御部とからなり、同制御部に映像信号入力
Ａの同期信号を入力して信号をカウントし、映像信号入
力Ａの所定の位置で映像信号入力Ｂをフィールドメモリ
に書き込んで合成すると共に、前記セレクタに切換信号
を入力して同セレクタを切り換えて、映像信号入力Ａと
映像信号入力Ｂとで内挿処理を切り換えて信号を出力す
ることを特徴とする拡大画像表示装置。 - 【請求項２】 前記第１内挿処理回路が第１ラインメモ
リからなり、同第１ラインメモリへの書き込みあるいは
読み出しを制御することにより、入力された走査線を交
互に１ラインを２本として読み出し、次ラインを１本と
して読み出すようにして走査線を順次内挿処理して出力
することを特徴とする請求項１記載の拡大画像表示装
置。 - 【請求項３】 前記第２内挿処理回路が入力信号を３分
岐させて、第２ラインメモリと第３乗算器と第４乗算器
とに入力する回路と、前記第２ラインメモリで走査線を
約１Ｈ遅延させて分岐させて出力し、一方を第１乗算器
に入力し他方を第２乗算器に入力する回路と、前記第１
〜第４乗算器で各々所定の係数と乗算処理して出力する
回路と、前記第１乗算器と前記第３乗算器との出力を加
算する第１加算器と、前記第２乗算器と前記第４乗算器
との出力を加算する第２加算器と、前記第１及び第２加
算器の出力を各々前記セレクタに入力する回路とからな
る請求項１記載の拡大画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5063634A JPH06276432A (ja) | 1993-03-23 | 1993-03-23 | 拡大画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5063634A JPH06276432A (ja) | 1993-03-23 | 1993-03-23 | 拡大画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06276432A true JPH06276432A (ja) | 1994-09-30 |
Family
ID=13234985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5063634A Pending JPH06276432A (ja) | 1993-03-23 | 1993-03-23 | 拡大画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06276432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
-
1993
- 1993-03-23 JP JP5063634A patent/JPH06276432A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
| US7202848B2 (en) | 1995-11-30 | 2007-04-10 | Hitachi, Ltd. | Liquid crystal display control device |
| US7808469B2 (en) | 1995-11-30 | 2010-10-05 | Hitachi, Ltd. | Liquid crystal display control device |
| US8184084B2 (en) | 1995-11-30 | 2012-05-22 | Hitachi, Ltd. | Liquid crystal display control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087567B2 (ja) | 画像表示装置 | |
| EP0287331B1 (en) | Sampled data memory system eg for a television picture magnification system | |
| JP3747523B2 (ja) | 画像処理装置および処理方法 | |
| JPS63121364A (ja) | テレビジヨン特殊効果装置の補間器 | |
| KR950001562B1 (ko) | Tv의 화면 종횡비 변환방법 및 장치 | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JP2000041224A (ja) | 補間機能付きスキャン変換回路 | |
| JPH06276432A (ja) | 拡大画像表示装置 | |
| JPH03204283A (ja) | 子画面情報記憶回路 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JP2508420B2 (ja) | 映像信号の表示装置 | |
| JP2907305B2 (ja) | 子画面表示回路 | |
| KR100510460B1 (ko) | 줌 처리장치 및 방법 | |
| JP2003189261A (ja) | 映像信号表示処理装置 | |
| KR100220821B1 (ko) | 전자 줌 영역 가변 장치 | |
| JPH10341415A (ja) | 画像処理装置 | |
| JP4608889B2 (ja) | 液晶表示装置 | |
| JP2823433B2 (ja) | デジタル画像のズーム処理用補間回路 | |
| JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
| JPH10322666A (ja) | 映像処理装置 | |
| JPH0759004A (ja) | 多画面表示装置 | |
| JPH0226479A (ja) | 画像拡大，縮小装置 | |
| JPH1169258A (ja) | マルチチャンネル表示装置 | |
| JPH08340516A (ja) | 画像表示装置 | |
| JPH09224212A (ja) | 垂直ズーム回路 |