JPH06275025A - 情報再生装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 情報再生信号の変動時に常に高精度でタイミ
ング検出し再生信号を安定に読取れて、構成的に簡易化
可能の情報再生装置を提供する。 【構成】 情報再生信号を基準レベル中心の信号に変換
する変換手段と、これによって変換された情報再生信号
を所定のスライスレベルで２値化する手段と、２値化出
力のエッジタイミングを検出する手段１４と、後者によ
る２値化出力に基いて情報再生信号を検出するデータ検
出手段１５と、エッジ検出パルスとデータ検出回路より
のデータ再生クロックとからの位相差検出手段１６と、
そこからの位相差出力の積分によるスライスレベル制御
信号生成手段２９と、これにより変換手段の基準レベル
を制御して所定のスライスレベルを生成する手段と、デ
ータ及びデータ再生クロックから再生情報信号を出力す
る復調手段１８とを具備した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マーク長記録により
情報が記録されている光ディスク等の情報記録媒体から
情報を再生する情報再生装置に関する。

【０００２】

【従来の技術】周知にように、首記のような情報再生装
置においては、情報記録媒体より再生した信号の安定な
読取りを行うために種々の方式のものが開発されてい
る。

【０００３】図８（ａ）は交流結合方式と称されるもの
で、情報再生信号をコンデンサＣ１及び抵抗Ｒ１を介し
てコンパレータ１に加えることにより、原信号の平均値
をコンパレータ１で２値化するようにしたものである。

【０００４】図８（ｂ）は二階微分方式と称されるもの
で、情報再生信号を第１及び第２の微分回路２，３を介
してコンパレータ４に供給すると共に、マスク生成回路
５に供給する。そして、コンパレータ４の出力とマスク
生成回路５の出力をアンド回路６に加えて２値化出力を
得ている。

【０００５】一方、最近、マーク長記録方式により情報
が記録されている光ディスクにおいて、光ディスクから
得られた再生信号のうち、プリアンブル部と情報部とで
２値化のスライスレベルの制御回路を切換え、常に正確
な２値化判定点を追いかけることで安定な２値化信号を
得るようにする第３の方式が提案されている。これによ
り、記録情報が正しく再生されないという問題を回避す
ることができた。

【０００６】しかしこの第３の方式では、再生信号が存
在しない場合と、再生信号のプリアンブル部と情報部の
それぞれで同じ働きをする回路が独立して存在し、なお
かつ、情報部における再生信号の立上りと立下りエッジ
部のチャージ幅検出手段が大規模で全体的に複雑とな
り、信頼性の低下などを引き起こすという問題点があっ
た。

【０００７】このため、本出願人は、回路の共有化を図
り、しかも小規模でシンプルな構成として上記第３の方
式による問題点を解決した第４の方式による情報再生装
置を先きに特許出願している（特願平４−６５９７４
号）。

【０００８】すなわち、この第４の方式はタイミングエ
ッジと再生クロックとの位相差を検出して制御信号を作
り、これと原信号とを比較して２値化出力を得るもので
ある。

【０００９】

【発明が解決しようとする課題】ところで、上述した交
流結合方式による情報再生装置は、単に交流結合した原
信号を基準レベルで２値化するだけであるので、タイミ
ング検出精度に関して原信号の変動があったとしてもそ
れ程には大きくくずれることがないものの、全体として
高精度のタイミング検出を行うことができないという問
題があった。また、上述した２階微分方式による情報再
生装置は、その回路構成に複雑になり過ぎるという問題
があった。

【００１０】さらに、上述した第４の方式による情報再
生装置は、タイミング検出精度を向上し得るものの、原
信号の変動によっては制御信号が大きくくずれてしまう
ために、再生信号の正確な読取りが不可能になってしま
うという問題があった。

【００１１】すなわち、この方式は入力原信号に欠陥が
あると、２値化のためのスライスレベルが大きく変動し
て誤ったスライスレベルに移行してしまうようなことが
あり、それを修正するために複雑な回路構成を採用しな
ければならない。

【００１２】そこで、本発明は以上のような点に鑑みて
なされたもので、情報再生信号の変動があっても常に高
精度でタイミング検出を行って再生信号を安定に読取る
ことができると共に、構成的にも簡易化することができ
るように改良した情報再生装置を提供することを目的と
している。

【００１３】

【課題を解決するための手段】本発明によれば、上記課
題を解決するために、情報再生信号を交流結合して基準
レベル中心の信号に変換する変換手段と、前記変換手段
によって基準レベル中心の信号に変換された情報再生信
号を所定のスライスレベルにより２値化する２値化手段
と、前記２値化手段によって２値化された出力の立上
り，立下りのエッジタイミングを検出するエッジ検出手
段と、前記２値化手段によって２値化された出力に基い
て前記情報再生信号のデータ及びデータ再生クロックを
検出するデータ検出手段と、前記エッジ検出手段からの
エッジ検出パルスと前記データ検出回路からのデータ再
生クロックとの位相差を検出する位相差検出手段と、前
記位相差検出手段からの位相差出力を積分してスライス
レベル制御信号を生成する制御信号生成手段と、前記制
御信号生成手段からのスライスレベル制御信号により前
記変換手段の基準レベルを制御して前記２値化手段の所
定のスライスレベルを生成するスライスレベル生成手段
と、前記データ検出手段からのデータ及びデータ再生ク
ロックとに基いて再生情報信号を出力する復調手段とを
具備してなることを特徴とする情報再生装置が提供され
る。

【００１４】

【作用】上述した解決手段によると、本発明の情報再生
装置は先ず原信号を交流結合してコンパレータに供給す
ることにより、スライスレベルが概ね基準レベルと等し
くなるようにする。次に、この基準レベルをさらに２値
化出力のタイミングを与えるエッジパルスとデータ再生
クロックとの位相差に応じた制御信号で変化させるよう
に制御することにより、より精度のよいデータのタイミ
ングを得ることができる。

【００１５】すなわち、本発明の情報再生装置は、情報
再生信号を交流結合して基準レベル中心の信号に変換す
ることにより、例えば記録媒体上の欠陥によって情報再
生信号のレベルが大きく変動したとしてもそれの前後を
含む情報再生信号の形態が基準レベルから大きく離れな
いようしていると共に、タイミングエッジ（エッジパル
ス）とデータ再生クロック（２値化出力）との位相差
（位相差パルス）に応じた制御信号で基準レベルを制御
したスライスレベルでもって２値化出力を得るようにし
ている。

【００１６】

【実施例】以下図面を参照して本発明の実施例につき詳
細に説明する。図１はこの発明の第１実施例を示す概略
的な構成説明図である。図１において、入力端ＩＮには
例えばマーク長方式で情報が記録された図示しない記録
媒体からの情報再生信号（以下原信号ともいう）が印加
される。

【００１７】この入力原信号はコンデンサＣ１１，抵抗
１２を介していわゆる交流結合方式でコンパレータ１１
の入力一端に供給されるが、このとき抵抗Ｒ１１の一端
に接続された基準電源Ｖ_REF により基準レベル中心の信
号に変換される。

【００１８】この変換後の信号は、コンパレータ１１の
入力他端に供給される信号すなわち加算器１２により上
記基準レベルにさらに後述する制御信号生成回路１３に
よって生成される制御信号が加算された比較信号と比較
されることにより、２値化される。

【００１９】上記制御信号生成回路１３は、前記コンパ
レータ１１からの２値化出力の立上り，立下りのエッジ
タイミングを検出するエッジ検出回路１４及び２値化出
力からデータ及びデータ再生クロックを検出するデータ
ＰＬＬ回路１５と、これらエッジ検出回路１４とデータ
ＰＬＬ回路１５からのエッジパルス及びデータ再生クロ
ックとの位相差を検出する位相比較器１６と、この位相
比較器１６からの位相差パルスから上記制御信号を生成
する積分器１７とを含む。

【００２０】上記エッジ検出回路１４は２値化出力が入
力一端に供給されると共に、入力他端に上記２値化出力
が遅延回路１４１を介して供給されるエクスクルシブオ
ア回路１４２を含む。なお、上記データＰＬＬ回路１５
からのデータ及びデータ再生クロックに基いて復調回路
１８が再生情報信号を出力する。

【００２１】すなわち、以上のような構成において、マ
ーク長原信号に含まれるデータの正しいタイミングを得
るためには２値化時におけるスライスレベルの決め方が
重要であることに着目して、先ず原信号を交流結合して
コンパレータ１１に供給することにより、スライスレベ
ルが概ね基準レベルと等しくなるようにする。

【００２２】次に、この基準レベルをさらに２値化出力
のタイミングを与えるエッジパルスとデータ再生クロッ
クとの位相差に応じた制御信号で変化させるように制御
することにより、より精度のよいデータのタイミングを
得ることができる。

【００２３】なお、以上においてデータ及びデータ再生
クロックは２値化出力に基いてデータＰＬＬ回路１５が
原信号に含まれるデータ及びデータ再生クロックを検出
することによって得られる。

【００２４】つまり、以上のような本発明の情報再生装
置は上述した交流結合方式と第４の方式による情報再生
装置の両方の利点を生かすことにより、データのタイミ
ングを正確に検出して原信号の変動に依存することなく
常に安定な読取りを可能とすることができる。

【００２５】すなわち、本発明の第１実施例による情報
再生装置は図２（ａ）〜（ｅ）に示すように、情報再生
信号を交流結合して基準レベル中心の信号に変換するこ
とにより、例えば図示しない記録媒体上の欠陥によって
情報再生信号のレベルが大きく変動したとしてもそれの
前後を含む情報再生信号の形態が基準レベルから大きく
離れないようしていると共に、タイミングエッジ（エッ
ジパルス）とデータ再生クロック（２値化出力）との位
相差（位相差パルス）に応じた制御信号で基準レベルを
制御したスライスレベルでもって２値化出力を得るよう
にしている。次に、この発明の第２実施例について図面
を参照して説明する。図３は、この発明の情報再生装置
の具体例として光ディスク装置に適用した第２実施例を
概略的に示している。

【００２６】図３に示す光ディスク装置に用いられる情
報記録媒体としての光ディスク２１は、例えばガラスあ
るいはプラスチックスなどで円形に形成された基板の表
面にテルルあるいはビスマス等の金属被膜層がドーナツ
形にコーティングされている。

【００２７】この金属被膜層の中心部近傍には切欠部、
つまり基準マークが設けられている。光ディスク２１上
には、同心円状またはスパイラル状に情報を記録するた
めのトラックが形成されており、このトラックは基準マ
ークを「０」として、「０〜２５５」の２５６セクタに
分割されている。この光ディスク２１上には、情報が記
録される一定長のブロックが複数用意されている。各ブ
ロックは光ディスク２１上の位置によって対応するセク
タ数が異なっている。可変長の情報が複数のブロックに
またがって記録される。

【００２８】各ブロックの開始位置には、同期コードな
どの固定コード、ブロック番号、トラック番号等からな
るブロックヘッダ（ヘッダ情報：プリアンブル部）が記
録されている。同期コードは、ビット周期より長くセク
タ周期より短い一定周期のもので、数ビットの同期パタ
ーンで構成されている。上記ブロックヘッダは製造時に
あらかじめ記録されている。このブロックヘッダに続く
エリア（情報部）に情報が記録される。

【００２９】また、各ブロックがセクタの切換位置に対
応して終了していない場合、ブロックギャップを設け、
各ブロックが必ずセクタの切換位置に対応した位置から
始まる。固定コードとしては、ビットの幅と、ビットと
ビットの間の長さとが、１対１の比率（デューティ比５
０％）のものが用いられている。また、その比率が１対
ｎ（ｎ＝２，３，…）のものを用いるようにしても良
い。

【００３０】このような光ディスク２１は、図示しない
スピンドルモータに装着されている。このスピンドルモ
ータにより、光ディスク２１は所定の回転数で回転され
る。光ディスク１の下面側には、図２１に示すように、
光学ヘッド２２が配設されている。この光学ヘッド２２
は光ディスク２１に対して情報の記録を行ない、または
光ディスク２１から情報の再生を行なうために用いられ
る。

【００３１】この光学ヘッド２２は、図示しない半導体
レーザ発振器、コリメータレンズ、ビームスプリッタ、
対物レンズ、非点収差光学系、およびレンズアクチュー
タ等により構成されている周知のものである。

【００３２】この光学ヘッド２２は、例えばリニアモー
タ等によって構成される移動機構（図示しない）により
光ディスク２１の半径方向に移動可能に配設されてい
る。この光学ヘッド２２は制御回路（図示しない）から
の指示に従って記録あるいは再生の対象となる目標トラ
ックへ移動される。

【００３３】上記半導体レーザ発振器は、光ディスク２
１にマーク長情報を記録する際、記録すべき情報に応じ
てその光強度が変調されたレーザ光を発生し、光ディス
ク２１から情報を読出して再生する際、一定の光強度を
有するレーザ光を発生する。情報再生時に上記光学ヘッ
ド２２内の光検出器から出力される信号は、情報再生処
理回路２３に供給される。この情報再生処理回路２３
は、光学ヘッド２２から供給される検出信号に応じて再
生情報信号を出力する回路である。

【００３４】この情報再生処理回路２３は、図３に示す
ように、交流結合用のコンデンサＣ１１、抵抗Ｒ１１、
基準電源Ｖ_REF 、２値化回路としての比較回路２４、デ
ータＰＬＬ回路２５、復調回路２６、プリアンブル検知
回路２７、ライトエリア検出回路２８、およびスライス
レベル制御回路２９によって構成されている。

【００３５】また、スライスレベル制御回路２９は、エ
ッジ部チャージ幅検出回路３０、プリアンブル部スライ
スレベル検出回路３１、および平滑化回路（積分器）３
２によって構成されている。

【００３６】比較回路２４は、光学ヘッド２２から供給
される検出信号としての電流値を交流結合回路（Ｃ１
１，Ｒ１２，Ｖ_REF ）を介して電圧値（アナログ信号）
に変換し、増幅した後、加算器１２からのスライスレベ
ルで２値化信号を出力するものであり、この２値化信号
はデータＰＬＬ回路２５、ライトエリア検出回路２８、
エッジ部チャージ幅検出回路３０、プリアンブル部スラ
イスレベル検出回路３１へ夫々出力される。

【００３７】上記デ−タＰＬＬ回路２５は、抵抗、コン
デンサ、電圧周波数変換器（例えばＶＣＯ）から構成さ
れており、比較回路２４からの２値化信号によるチャネ
ルクロック信号、このチャネルクロック信号と位相同期
したチャネルデータ、２値化信号の立上り，立下がりと
チャネルクロック信号との位相差を示すチャージ幅信号
をそれぞれ抽出して発生するものである。

【００３８】このデータＰＬＬ回路２５からのチャネル
クロック信号およびチャネルデータは復調回路２６へ出
力され、チャージ幅信号はエッジ部チャージ幅検出回路
３０へ出力される。

【００３９】上記プリアンブル検知回路２７は、復調回
路２６の出力信号からプリアンブル部を検出してプリア
ンブル検知信号をプリアンブル部スライスレベル検出回
路３１へ出力するものである。

【００４０】上記ライトエリア検出回路２８は、比較回
路２４からの２値化信号によりプリアンブル部および情
報部を含む情報のライトエリアを検出してライトエリア
信号を出力するものである。このライトエリア信号は、
エッジ部チャージ幅検出回路３０、プリアンブル部スラ
イスレベル検出回路３１および平滑化回路３２に出力さ
れる。

【００４１】スライスレベル制御回路２９は、比較回路
２４からの２値化信号とデータＰＬＬ回路２５からのチ
ャージ幅信号とプリアンブル検知回路７からのプリアン
ブル検知信号とライトエリア検出回路２８からのライト
エリア信号とによりスライスレベル制御信号を得、これ
を前記基準レベルＶ_REF と加算器１２で加算してスライ
スレベルを決定するものであり、そのスライスレベルは
比較回路２４へ出力される。

【００４２】スライスレベル制御回路２９は、上述した
ようにエッジ部チャージ幅検出回路３０、プリアンブル
部スライスレベル検出回路３１および平滑化回路（積分
器）３２により構成されている。この具体回路の一例を
図４に示す。

【００４３】エッジ部チャージ幅検出回路３０は、アン
ド回路１２１、ナンド回路１２２、ダイオードＤ１，Ｄ
２、およびインバータ回路１２３によって構成されてい
る。これらのアンド回路１２１とナンド回路１２２に
は、データＰＬＬ回路２５からのチャージ幅信号とライ
トエリア検出回路２８からのライトエリア信号とが供給
されている。

【００４４】また、アンド回路１２１には比較回路４か
らの２値化された情報再生信号が供給され、ナンド回路
１２２には比較回路２４からの２値化信号がインバータ
回路１２３で反転されて供給されている。これにより、
アンド回路１２１とナンド回路１２２はライトエリア信
号が供給されている際、ゲートが開かれ、チャージ幅信
号のゲートとなっている。

【００４５】このアンド回路１２１により２値化信号の
立上りエッジ部のチャージ幅に応じた信号が出力され、
ナンド回路１２２により２値化信号の立下がりエッジ部
のチャージ幅に応じた信号が出力される。

【００４６】上記プリアンブル部スライスレベル検出回
路３１は、アンド回路１２４、ナンド回路１２５、ダイ
オードＤ３，Ｄ４、およびインバータ回路１２６によっ
て構成されている。

【００４７】これらのアンド回路１２４とナンド回路１
２５には、プリアンブル検知回路２７からのプリアンブ
ル検知信号とライトエリア検出回路２８からのライトエ
リア信号とが供給されている。

【００４８】また、アンド回路１２４には比較回路２４
からの２値化信号が供給され、ナンド回路１２５には比
較回路２４からの２値化信号がインバータ回路１２６で
反転されて供給されている。

【００４９】これにより、アンド回路１２４とナンド回
路１２５とはライトエリア信号が供給されている際、ゲ
ートが開かれ、プリアンブル検知信号のゲートとなって
いる。これらアンド回路１２４とナンド回路１２５とに
より２値化信号とプリアンブル検知信号との平均値がス
ライスレベルの制御信号として出力される。

【００５０】上記平滑化回路（積分器）３２は、抵抗Ｒ
２１，Ｒ２２、切換スイッチ１２７、固定スライスレベ
ル源としての直流電源１２８、コンデンサＣ、オペアン
プ１２９および基準電圧源３０により構成されている。

【００５１】エッジ部チャージ幅検出回路３０あるいは
プリアンブル部スライスレベル検出回路３１から供給さ
れるスライスレベルの制御信号は、抵抗Ｒ２１または抵
抗す２２とコンデンサＣにより平滑化（積分）されてオ
ペアンプ１２９の反転入力端に出力される。このオペア
ンプ１２９の非反転入力端には基準電圧源１３０からの
電圧値（２．５ボルト）が供給されている。

【００５２】このオペアンプ１２９は、平滑化されたス
ライスレベルの制御信号を増幅して基準電圧源１３０か
らの電圧値（２．５ボルト）を基準としたスライスレベ
ルの制御信号を出力するものである。この制御信号は第
１実施例と同様に加算器１２で基準レベルＶ_REF と加算
されることにより、スライスレベルとして比較回路２４
に出力される。

【００５３】また、上記ライトエリア信号が切換スイッ
チ１２７に供給されると、その接点が切換えられ、固定
スライスレベル源１２８からの直流２．５ボルトによる
スライスレベルが、エッジ部チャージ幅検出部３０とプ
リアンブル部スライスレベル検出回路１１のそれぞれの
スライスレベルの制御信号に切換えられる。

【００５４】２値化された情報再生信号が発生し、プリ
アンブル検知回路２７からのプリアンブル検知信号がプ
リアンブル部スライスレベル検出回路３１に入力され、
プリアンブル部スライスレベル検出回路３１によって生
成されたスライスレベルの制御信号は、抵抗Ｒ２２と切
換スイッチ１２７を通してコンデンサＣに流れ込んで平
滑化され、オペアンプ１２９によりスライスレベルの制
御信号として出力される。

【００５５】この間、エッジ部チャージ幅検出回路３０
からは、プリアンブル部の２値化された情報再生信号の
立上り立下がりエッジに応じたチャージ幅によるスライ
スレベルの制御信号が出力されているが、プリアンブル
検知信号によるスライスレベルの制御信号と極性が同じ
ために無視される。

【００５６】２値化された情報再生信号がプリアンブル
部から情報部へ移ると、プリアンブル検知回路２７から
のプリアンブル検知信号が出なくなるため、プリアンブ
ル部スライスレベル検出回路３１は動作を停止する。

【００５７】すると直ちに、エッジ部チャージ幅検出回
路３０は、２値化された情報再生信号の立上り立下がり
エッジ部のチャージ幅信号を合成してスライスレベルの
制御信号を出力する。

【００５８】このスライスレベルの制御信号は、抵抗Ｒ
２１と切換スイッチ１２７を通してコンデンサＣに流れ
込んで平滑化され、オペアンプ１２９によりスライスレ
ベルの制御信号として出力される。図５は、２値化され
た情報再生信号が存在した場合のプリアンブル部と情報
部における２値化信号とスライスレベルを示したもので
ある。

【００５９】図５の（ａ）は２値化された情報再生信号
のプリアンブル部と情報部およびスライスレベル、図５
の（ｂ）は２値化信号、図５の（ｃ）はプリアンブル部
と情報部においてそれぞれ検出されたスライスレベルの
制御信号、図５の（ｄ）のは平滑化されたスライスレベ
ルの制御信号である。

【００６０】図６はプリアンブル部における２値化スラ
イス設定原理を示し、図６の（ａ）は、プリアンブル部
の２値化された情報再生信号および正確な位置でのスラ
イスレベルｖ₅ と、正確な位置よりも上方ｖ_H 、もしく
は下方ｖ_L へずれた時のスライスレベルを示す。

【００６１】図６の（ｂ）は正確な位置でスライスされ
た時の２値化信号で、図６の（ｃ）はプリアンブル検知
信号で、図６の（ｄ）はこの時のプリアンブル部スライ
スレベル検出回路３１により検出された平滑化以前のス
ライスレベルの制御信号である。図６の（ｅ）は前記図
６の（ａ）ｖ_H の位置でスライスされた時の２値化信号
で、図６の（ｆ）はこの時の平滑化以前のスライスレベ
ルの制御信号である。図６の（ｇ）は前記図６の（ａ）
ｖ_L の位置でスライスされた時の２値化信号で、図６の
（ｆ）はこの時の平滑化以前のスライスレベルの制御信
号である。

【００６２】図７は情報部における２値化スライス設定
原理を示し、図７の（ａ）は情報部の２値化された情報
再生信号および正確な位置でのスライスレベルｖ_S と、
正確な位置よりも上方ｖ_H 、もしくは下方ｖ_L へずれた
時のスライスレベルを示す。図７の（ｂ）は前記図７の
（ａ）のｖ_S の位置でスライスされた時の２値化信号
で、図７の（ｃ）はデータＰＬＬ回路２５のチャネルク
ロック信号、図７の（ｄ）はデータＰＬＬ回路２５から
抽出したチャージ幅信号、図７の（ｅ）はチャージ幅信
号のうちの２値化信号の立上りエッジ部のみ抜き出した
チャージ幅信号、図７の（ｆ）はチャージ幅信号のうち
２値化信号の立下がりエッジ部のみを抜き出して反転し
たチャージ幅信号、図７の（ｇ）はさらにそれら立上り
エッジ部のチャージ幅信号と立下がりエッジ部の反転し
たチャージ幅信号をそれぞれ合成して作ったスライスレ
ベル制御信号である。図７の（ｈ）は前記図７の（ａ）
ｖ_H の位置でスライスされた時の２値化信号で、図７の
（ｉ）はこの時の平滑化以前のスライスレベルの制御信
号である。図７の（ｉ）は前記図７の（ａ）ｖ_L の位置
でスライスされた時の２値化信号で、図７の（ｋ）はこ
の時の平滑化以前のスライスレベルの制御信号である。
次に、このような構成において動作を説明する。

【００６３】光ディスク２１から光学ヘッド２２によっ
て読取られた情報再生信号は第１実施例と同様に交流結
合回路を介して比較回路２４に入力されて、２値化信号
に変換される。

【００６４】ライトエリア検出回路２８は、この２値化
信号を検出すると直ちにライトエリア信号をエッジ部チ
ャージ幅検出回路３０、プリアンブル部スライスレベル
検出回路３１、および平滑化回路３２内の切換スイッチ
１２７に出力する。またデータＰＬＬ回路２５は、入力
される２値化信号からチャネルクロック信号、チャネル
データ、およびチャージ幅信号を出力する。上記チャネ
ルクロック信号およびチャネルデータは復調回路２６へ
出力され、チャージ幅信号はエッジ部チャージ幅検出回
路３０へ出力される。

【００６５】また、プリアンブル検知回路２７は、復調
回路２６の出力信号からプリアンブル部を検知してプリ
アンブル検出信号をプリアンブル部スライスレベル検出
回路３１に出力する。

【００６６】図４においてライトエリア信号は、エッジ
部チャージ幅検出回路３０のアンド回路１２１，ナンド
回路１２２と、プリアンブル部スライスレベル検出回路
３１のアンド回路１２４，ナンド回路１２５に入力され
る。

【００６７】また、このライトエリア信号は、切換スイ
ッチ１２７にも入力されて固定スライスレベル源１２８
の直流２．５ボルトによるスライスレベルから、エッジ
部チャージ幅検出回路３０とプリアンブル部スライスレ
ベル検出回路３１のそれぞれの制御信号出力によるスラ
イスレベルに切換える。

【００６８】ライトエリア検出回路２８によりライトエ
リア信号が検出されて能動状態となる再生信号で、プリ
アンブル部が図６（ａ）のｖ_S の位置で２値化された場
合、図６（ｂ）のような２値化信号となり、この２値化
信号はアンド回路１２４と、インバータ１２６で反転し
てナンド回路１２５に入力される。また、プリアンブル
検知回路２７がプリアンブル部を検知したプリアンブル
検知信号を図６（ｃ）に示す。このプリアンブル検知信
号はアンド回路１２４とナンド回路１２５に入力され
る。

【００６９】これらアンド回路１２４とナンド回路１２
５の出力は、ダイオードＤ３，Ｄ４で合成され、プリア
ンブル部スライスレベル検出回路３１の出力として図６
（ｄ）に示すスライスレベルの制御信号となる。

【００７０】ｖ_S の位置で２値化された場合、このスラ
イスレベルの制御信号が抵抗Ｒ２２とコンデンサＣによ
り平滑化され、２値化信号の平均値として２．５ボルト
となるので図４の接続点Ａでは２．５ボルトとなり、オ
ペアンプ１２９の非反転入力との間がイマジナリショー
トとなる。平滑化回路３２の出力は、２値化信号の平均
値として２．５ボルトとなって加算器１２を介して比較
回路２４に入力される。なお、以下の説明では便宜上、
基準レベルｖ_REF を無視するものとする。このため、ス
ライスレベルには変化がなく、スライスレベルは現在の
位置で保たれる。

【００７１】上記と同じく再生信号のうちのプリアンブ
ル部が図６（ａ）のｖ_H の位置で２値化された場合、図
６（ｅ）のような２値化信号となり、プリアンブル部ス
ライスレベル検出回路１１の出力は図６（ｆ）の実線で
示したスライスレベルの制御信号となる。

【００７２】平滑化回路３２において、スライスレベル
制御信号が抵抗Ｒ２２とコンデンサＣによって平滑化さ
れ、点線で示したように２．５ボルトよりも低い値とな
って加算器１２を介して比較回路２４に入力される。こ
のため、スライスレベルは下方へ移動する（スライスレ
ベルｖ_H を引下げる）。

【００７３】上記と同じく再生信号のうちのプリアンブ
ル部が図６（ａ）のｖ_L の位置で２値化された場合、図
６（ｇ）のような２値化信号となり、プリアンブル部ス
ライスレベル検出回路３１の出力は図６（ｈ）の実線で
示したスライスレベルの制御信号となる。

【００７４】平滑化回路３２において、スライスレベル
制御信号が抵抗Ｒ２２とコンデンサＣによって平滑化さ
れ、点線で示したように２．５ボルトよりも高い値とな
って加算器１２を介して比較回路２４に入力される。こ
のため、スライスレベルは上方へ移動する（スライスレ
ベルｖ_L を引上げる）。

【００７５】２値化された情報再生信号のうち情報部が
２値化されるようになると、プリアンブル検知回路２７
からのプリアンブル検知信号が出力されなくなるため、
プリアンブル部スライスレベル検出回路３１は動作しな
くなる。

【００７６】２値化された情報再生信号の情報部におい
てその２値化が図７（ａ）のｖ_S の位置で行なわれる
と、２値化信号は図７（ｂ）のようになり、この時のデ
ータＰＬＬ回路２５からのチャネルクロック信号は図７
（ｃ）、チャージ幅信号は図７（ｄ）となる。

【００７７】エッジ部チャージ幅検出回路３０におい
て、２値化信号の反転信号と非反転信号とでゲートをか
けられ、エッジ部チャージ幅検出回路３０におけるアン
ド回路１２１の出力は図７（ｅ）の立上りエッジ部のチ
ャージ幅信号となり、ナンド回路１２２の出力は図７
（ｆ）の立下がりエッジ部のチャージ幅信号となる。

【００７８】このアンド回路１２１からの立上りエッジ
のチャージ幅とナンド回路１２２からの立下がりエッジ
のチャージ幅は、ダイオードＤ１，Ｄ２により合成され
る。この合成信号は、エッジ部チャージ幅検出回路３０
の出力として図７（ｇ）に示すようなスライスレベルの
制御信号となる。

【００７９】ｖ_S の位置で２値化された場合、このスラ
イスレベルの制御信号が抵抗Ｒ２２とコンデンサＣによ
り平滑化され、２値化信号の平均値として２．５ボルト
となるので図４の接続点Ａでは２．５ボルトとなり、オ
ペアンプ１２９の非反転入力との間がイマジナリショー
トとなる。平滑化回路３２の出力は、２値化信号の平均
値として２．５ボルトとなって加算器１２を介して比較
回路２４に入力される。このため、スライスレベルには
変化がなく、スライスレベルは現在の位置で保たれる。
上記と同じく２値化された情報再生信号のうちの情報部
が図７（ａ）のｖ_H の位置で２値化された場合、図７
（ｈ）のような２値化信号となる。

【００８０】この時のチャージ幅信号は、立上りエッジ
部のチャージ幅が狭く、立上りエッジ部のチャージ幅が
広くなり、ダイオードＤ１，Ｄ２により合成され、エッ
ジ部チャージ幅検出回路３０の出力として図７（ｉ）の
実線で示すようなスライスレベルの制御信号となる。

【００８１】平滑化回路３２において、図７（ｉ）に示
すスライスレベルの制御信号が抵抗Ｒ２１とコンデンサ
Ｃによって平滑化され、点線で示したように２．５ボル
トよりも低い値となって加算器１２を介して比較回路４
に入力される。このため、スライスレベルは下方へ移動
する（スライスレベルｖ_H を引下げる）。上記と同じく
２値化された情報再生信号のうちの情報部が図７（ａ）
のｖ_L の位置で２値化された場合、図７（ｊ）のような
２値化信号となる。

【００８２】この時のチャージ幅信号は、立上りエッジ
部のチャージ幅が広く、立下がりエッジ部のチャージ幅
は狭くなり、ダイオードＤ１，Ｄ２により合成され、エ
ッジ部チャージ幅検出回路３０の出力として図７（ｋ）
の実線で示すようなスライスレベルの制御信号となる。

【００８３】平滑化回路３２において、図７（ｋ）に示
すスライスレベルの制御信号が抵抗Ｒ２２とコンデンサ
Ｃによって平滑化され、点線で示したように２．５ボル
トよりも高い値となって加算器１２を介して比較回路２
４に入力される。このため、スライスレベルは上方へ移
動する（スライスレベルはｖ_L を引上げる。）以上の動
作を繰り返してスライスレベルは、常に最適値を保つよ
うに制御される。

【００８４】また、信号領域から無信号領域となってラ
イトエリア信号が出力されなくなると切換スイッチ１２
７は切換わり、スライスレベルは固定スライスレベル１
２８の電圧である直流２．５ボルトとなって再生信号が
入力されるのを持つようになる。

【００８５】以上説明したように上記第２実施例によれ
ば、第１実施例と同様に交流結合回路を含むと共に、２
値化スライスレベルの制御信号の基準値を直流２．５ボ
ルトとすることによって、再生信号の種類によるスライ
スレベル制御回路をロジック回路により簡単に構成で
き、しかも、平滑化回路等を共有化できるのでシンプル
で信頼性の高い回路を提供することができる。

【００８６】なお、上記第２実施例では、記録媒体とし
て光ディスクの場合について説明したが、これに限ら
ず、磁気ディスク，光磁気ディスク等の記録媒体でも同
様に実施できる。

【００８７】以上詳述したようにこの発明の第２実施例
によれば、交流結合回路を含むと共に、回路の共有化を
図り、しかも、比較的小規模でシンプルな構成で高信頼
性の情報再生装置を提供することができる。

【００８８】

【発明の効果】従って、以上詳述したように本発明によ
れば、情報再生信号の変動があっても常に高精度でタイ
ミング検出を行って再生信号を安定に読取ることができ
ると共に、構成的にも簡易化することができるように改
良した情報再生装置を提供することが可能となる。

【図面の簡単な説明】

【図１】この発明の第１実施例の構成を示すブロック
図。

【図２】図１の各部の信号波形を示す図。

【図３】この発明の第２実施例が適用される光ディスク
装置の構成を示すブロック図。

【図４】図３のスライスレベル制御回路の概略構成を示
すブロック図。

【図５】図３のスライスレベル制御回路の要部の信号波
形を示す図。

【図６】プリアンブル部における各信号波形を示す図。

【図７】情報部における各信号波形を示す図。

【図８】従来の情報再生装置を示す図。

【符号の説明】

ＩＮ…入力端、Ｃ１１…コンデンサ、Ｒ１１…抵抗、Ｖ
_REF …基準電源、１１…コンパレータ、１２…加算器、
１４…エッジ検出回路、１５…データＰＬＬ回路、１６
…位相比較器、１７…積分器、１８…復調回路、２１…
光ディスク（記録媒体）、２２…光学ヘッド、２３…情
報再生処理回路、２４…比較回路、２５…データＰＬＬ
回路、２６…復調回路、２７…プリアンブル検知回路、
２８…ライトエリア検出回路、２９…スライスレベル制
御回路、３０…エッジ部チャージ幅検出回路、３１…プ
リアンブル部スライスレベル検出回路、３２…平滑化回
路（積分器）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 情報再生信号を交流結合して基準レベル
   中心の信号に変換する変換手段と、 前記変換手段によって基準レベル中心の信号に変換され
   た情報再生信号を所定のスライスレベルにより２値化す
   る２値化手段と、 前記２値化手段によって２値化された出力の立上り，立
   下りのエッジタイミングを検出するエッジ検出手段と、 前記２値化手段によって２値化された出力に基いて前記
   情報再生信号のデータ及びデータ再生クロックを検出す
   るデータ検出手段と、 前記エッジ検出手段からのエッジ検出パルスと前記デー
   タ検出回路からのデータ再生クロックとの位相差を検出
   する位相差検出手段と、 前記位相差検出手段からの位相差出力を積分してスライ
   スレベル制御信号を生成する制御信号生成手段と、 前記制御信号生成手段からのスライスレベル制御信号に
   より前記変換手段の基準レベルを制御して前記２値化手
   段の所定のスライスレベルを生成するスライスレベル生
   成手段と、 前記データ検出手段からのデータ及びデータ再生クロッ
   クとに基いて再生情報信号を出力する復調手段とを具備
   してなることを特徴とする情報再生装置。