JPH0627436Y2 - 作図機のペンヘツド送り装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、所謂Ｘ・Ｙプロツタ等の作図機に適用される
ペンヘツド送り装置に関し、特に、マイクロコンピユー
タ等の演算処理手段にて得られる演算出力データに従つ
てペンヘツドの送りを行なうようにした作図機のペンヘ
ツド送り装置に関する。

〔背景技術とその問題点〕

一般に、Ｘ・Ｙプロツタ等の作図機では、制御パルスが
１発供給される毎に一定角度だけ回転子が回転する所謂
パルスモータによつてペンヘツドを図板上の横軸すなわ
ちＸ方向と縦軸すなわちＹ方向にステツプ送りするよう
にしたヘツド送り機構を用いて、任意の直線あるいは曲
線を階段状の折線にて近似して作図を行なうようになつ
ている。そして、上記ヘツド送り機構は、上記折線近似
処理をマイクロコンピユータにて行ないながら、該マイ
クロコンピユータにて得られる演算出力に従つて各パル
スモータの駆動制御すなわちペンヘツドのステツプ送り
の制御が行なわれるようになつている。従つて、このよ
うに階段状の折線近似による作図を行なう作図機では、
ペンヘツドのステツプ送りの精度すなわち、マイクロコ
ンピユータによる折線近似処理の演算精度によつて作図
精度が決つてしまう。

ところで、一般にマイクロコンピユータでは、そのシス
テムクロツクに同期したデジタル演算処理動作を行な
い、演算出力も上記システムクロツクに同期して出力さ
れる。例えば、第１図に破線で示すように始点Ａ（０，
０）と終点Ｂ（１８，８）とを結ぶ直線について第１図
中に実線にて示すような折線近似処理をマイクロコンピ
ユータで行なつた場合には、第２図に示すように、シス
テムクロツクの周期を単位ステツプ送り量ΔｘとするＸ
方向の１８発の制御パルスφｘと、上記システムクロツ
クの周期を単位ステツプ送り量Δｙとして上記Ｘ方向の
全送り量１８・Δｘに対し８・Δｙを全送り量とするよ
うに補間したＹ方向の８発の制御パルスφｙとが上記シ
ステムクロツクに同期して出力される。

上記マイクロコンピユータにて得られる各制御パルスφ
ｘ，φｙによるペンヘツドの駆動制御では、単位ステツ
プ送り量Δｘ，Δｙすなわちシステムクロツクの周期に
相当する分解能での作図しかできず、上記分解能に相当
する誤差がデジタル演算による近似処理に含まれてしま
い、円滑にペンヘツドを送ることができない。

従つて、上述の第１図に示したようにＸ方向の全送り量
１８・ΔｘとＹ方向の全送り量８・Δｙとの比すなわち
勾配Ｓ（Ｓ＝4/9）が整数でないような始点Ａと終点Ｂ
とを結ぶ直線を階段状の折線近似より作図する場合に
は、Ｙ方向の制御パルスφｙの周期すなわちＹ方向のヘ
ツド送り量を一定にすることができないので、ヘツド送
り機構に機械的な異音が発生する。

そこで、従来よりＸ・Ｙプロッタにおける作図精度を高
めるとともに上述の如き異音の発生を防止するために、
マイクロコンピユータでは作図に必要な始点データや終
点データ等の算出だけを行ない、上記マイクロコンピユ
ータにて算出したデータに基いてヘツド送りに必要な補
間処理を行なう補間回路を外部装置として設け、上記補
間回路にて高速減算処理を行なうようにした第３図のブ
ロツク図に示すような構成のペンヘツド駆動制御装置が
提案されている。

第３図において、マイクロコンピユータ１は図示しない
キーボード等のデータ入力手段にて与えられる作図デー
タに基いて作図する図形の始点データや終点データ等を
算出し、上記始点データと終点データとを補間回路２に
供給する。上記補間回路２は、例えば計数型微分解析器
（ＤＤＡ：Digital Differentral Analyzer）等から成
り、上記マイクロコンピユータ１のシステムクロツクの
例えば１０倍程度の演算速度で補間処理を行ない、Ｘ方
向およびＹ方向の各制御パルスを形成する。そして、上
記補間回路２にて得られる高速の各制御パルスは、分周
回路４にて例えば1/10に分周され各パルスモータ６，７
の駆動回路５に供給される。

このように、高速補間処理を行なつて得られる制御パル
スを分周するようにすれば、分周比の分だけ上述のデジ
タル演算による近似処理における誤差を小さくすること
ができる。

しかし、上記高速補間処理を行なうために設けられる補
間回路２は、複雑な補間処理を極めて高速な演算処理に
て実行しなければならないので、回路規模も大きく且つ
高速動作可能な回路素子にて形成する必要があり、実際
の製品に実装するには不向きである。また、マイクロコ
ンピユータ１の外部装置として補間回路２を設けて、高
速補間処理を行なうようにすると、ペンヘツドの初動・
停止を行なうための加速制御および減速制御用の制御回
路３も外部装置として設けなければならない。

〔考案の目的〕

そこで、本考案は、上述の如き従来の問題点に鑑み、初
動時の加速機能および停止時の減速機能を有するととも
に、演算処理手段にて与えられるステツプ送り用の制御
パルスについて高精度に直線補間を行なつてペンヘツド
を円滑に送ることを回路規模の小さな装置で可能にした
新規な構成の作図機におけるペンヘツド送り装置を提供
するものである。

〔考案の概要〕

本考案に係る作図機のペンヘツド送り装置は、上述の目
的を達成するために作図データに基いてペンヘツドのス
テツプ送り用の制御パルスを形成する演算処理手段と、
可逆計数手段と、該可逆計数手段にて与えられる制御デ
ータに応じたパルス数のクロツクパルスを上記演算処理
手段のシステムクロツクよりも周波数の高い高速クロツ
クに基いて発生するクロックパルス発生手段と、該クロ
ツクパルス発生手段にて発生されたクロツクパルスを分
周する分周手段と、該分周手段によるM/N（Ｍ＜Ｎ；Ｍ
及びＮは正の整数）分周出力パルスに応じてペンヘツド
送り用のパルスモータを駆動する駆動手段を備え、上記
可逆計数手段にて上記制御パルスを加算計数するととも
に上記分周手段の1/N分周出力パルスを減算計数して得
られる制御データにより上記クロツクパルス発生手段の
動作制御を行なうとともに、上記駆動手段にて上記分周
手段のM/N分周出力パルスに応じてパルスモータを1/Mス
テツプ送り駆動するようにしたことを特徴とするもので
ある。

〔実施例〕

以下、本考案に係るペンヘツド駆動制御装置の一実施例
について、図面に従い詳細に説明する。

第４図のブロツク図に示す実施例において、マイクロコ
ンピユータ１０は、図示しないデータ入力手段により与
えられる作図データに基いて始点（０，０）と終点
（Ｘ，Ｙ）とを結ぶ直線について階段状の折線近似処理
を行ない、そのシステムクロツクに同期したＸ方向およ
びＹ方向の各制御パルスφｘ，φｙを出力する。ここ
で、上記始点０，０と終点Ｘ，Ｙとを結ぶ直線の勾配Ｓ
が例えばＳ＝7/16であつたとすると、上記マイクロコン
ピユータ１０は、システムクロツクに同期した最少分解
能のＸ方向の制御パルスφｘに対して、１６発当り７発
のＹ方向の制御パルスφｙを第５図に示すように繰返し
て出力する。

上記Ｘ方向の制御パルスφｘは、第１のアツプダウンカ
ウンタ１１に加算パルスとして供給されている。また、
上記Ｙ方向の制御パルスφｙは、第２のアツプダウンカ
ウンタ１２に加算パルスとして供給されている。

上記第１のアツプダウンカウンタ１１には、後述する第
１の分周回路４１による分周出力パルスＳ_X1が減算パル
スとして供給されている。また、上記第２のアツプダウ
ンカウンタ１２には、後述する第２の分周回路４２によ
る分周出力パルスＳ_Y1が減算パルスとして供給されてい
る。そして、上記第１および第２のアツプダウンカウン
タ１１，１２は、それぞれ６ビツトのバイナリーカウン
タから成り、上記各制御パルスφｘ，φｙの加算計数動
作を行なうとともに上記各分周出力パルスＳ_X1，Ｓ_Y1の
減算計数動作を行なうようになつている。

上記第１のアツプダウンカウンタ１１にて得られる６ビ
ツトの計数出力データＤｘは、６入力の第１のＡＮＤゲ
ート２１に供給されるとともに、第１のバイナリーレイ
トマルチプライヤ（ＢＲＭ）３１にパラレルロードされ
る。また、上記第２のアツプダウンカウンタ１２にて得
られる６ビツトの計数出力データＤｙは、６入力の第２
のＡＮＤゲート２２に供給されるとともに、第２のＢＲ
Ｍ３２にパラレルロードされる。

上記第１および第２のＡＮＤゲート２１，２２は、それ
ぞれ各計数出力Ｄｘ，Ｄｙが全て論理「１」すなわちＤ
ｘ＝６３あるいはＤｙ＝６３になると、上記マイクロコ
ンピユータ１０の動作を停止させる停止指令信号P_sx,P
_syを形成して上記マイクロコンピユータ１０に供給す
る。上記マイクロコンピユータ１０は、上記停止指令信
号P_sx,P_syのいずれか一方がシステムクロツクに同期し
て論理「１」になると、動作を停止して上記各制御パル
スφｘ，φｙを１クロツク分だけ遅らせて出力するよう
になつている。

上記第１および第２のＢＲＭ３１，３２は、クロツク発
生器３０からそれぞれ供給されるクロツクパルスφckを
６ビツトの制御データにて指定された比率で分配し、上
記クロツクパルスφckの周波数inに対して、 Ｍ＝Ｆ・2⁵＋Ｅ・2⁴＋Ｄ・2³＋Ｃ・2²＋Ｂ・2¹＋Ａ・2⁰ なる周波数outのクロツクパルスを形成する。

このようなバイナリーレートマルチプライヤとしては、
例えばテキサスインストルメンツ社製のＳＮ５４９７や
ＳＮ７４９７等を用いることができる。

ここで、上記各ＢＲＭ３１，３２にクロツク発生器３０
から供給するクロツクパルスφckは、上記マイクロコン
ピユータ１０のシステムクロツクのＮ（Ｎ＝１６）倍の
周波数inとしてある。

そして、第１のＢＲＭ３１は、上記第１のアツプダウン
カウンタ１１にて得られる６ビツトの計数出力データＤ
ｘを制御データとして作動して、ｘなる周波数のクロ
ツクパルスを第１の分周回路４１に供給する。また、上
記第２のＢＲＭ３２は、上記第２のアツプダウンカウン
タ１２にて得られる６ビツトの計数出力データＤｙを制
御データとして作動して、ｙなる周波数のクロツクパ
ルスを第２の分周回路４２に供給する。

上記第１の分周回路４１は、上記ｘなる周波数のクロ
ツクパルスφckを分周してM/N（Ｍ＝２）分周出力パル
スＳ_X0と1/N（Ｎ＝１６）分周出力パルスＳ_X1を形成す
るもので、例えば1/8分周器４１Ａと1/2分周器４１Ｂと
を縦続接続して成る。この第１の分周回路４１にて得ら
れるM/N分周出力パルスＳ_X0は、Ｘ方向の制御パルスと
してモータ駆動回路５０に供給され、また、1/N分周出
力パルスＳ_X1は減算パルスとして上記第１のアツプダウ
ンカウンタ１１に供給される。また、上記第２の分周回
路４２は、上記第１の分周回路４１と同様に1/8分周器
４２Ａと1/2分周器４２Ｂとを縦続接続して成り、そのM
/N分周出力パルスＳ_Y0をＹ方向の制御パルスとしてモー
タ駆動回路５０に供給し、また、1/N分周出力パルスＳ
_Y1を減算パルスとして上記第２のアツプダウンカウンタ
１２に供給する。

そして、上記モータ駆動回路５０は、上記各制御パルス
Ｓ_X0，Ｓ_Y0に応じてＸ方向およびＹ方向のパルスモータ
５１，５２を1/Mステツプ角づつ駆動するようになつて
いる。ここで、各パルスモータ５１，５２を1/Mステツ
プ角づつ駆動するには、例えば４相パルスモータの場
合、１相励磁により１ステツプ角づつ駆動されるのに対
して、１−２相励磁を採用すれば１相励磁の1/2ステツ
プ角づつ駆動することができ、各相の励磁方法を選択す
ることにより1/Mステツプ角駆動を行なうことかでき、
この実施例ではＭ＝２であるから１−２相励磁により各
パルスモータ５１，５２を１相励磁の1/2ステツプ角づ
つ駆動することができる。

上述の如き構成の実施例において、上記各パルスモータ
５１，５２により移動される図示しないペンヘツドは、
上記マイクロコンピユータ１０のシステムクロツクの１
６倍の周波数inの各クロツクパルスφ_ckX，φ_ckYをM/
N＝1/8分周した分周出力パルスＳ_X0，Ｓ_X0に応じて1/2
ステツプ角づつステツプ送りされるので、上記マイクロ
コンピユータ１０にて形成される各制御パルスφｘ，φ
ｙに対応して移動されることになる。

また、上記マイクロコンピユータ１０にて形成した各制
御パルスφｘ，φｙを加算計数する各アツプダウンカウ
ンタ１１，１２による計数出力データＤｘ，Ｄｙによつ
て制御される各ＢＲＭ３１，３２により、上記マイクロ
コンピユータ１０のシステムクロックの１６倍の周波数
inのクロツクパルスφckから上述の第１式にて示され
る周波数outのクロツクパルスφckx，φckyを形成
し、このクロツクパルスφckx，φckyをそれぞれ分周回
路４１，４２にて分周して得られる1/N分周出力パルス
Ｓ_X1，Ｓ_Y1を上記各アツプダウンカウンタ１１，１２に
て減算計数しているので、各アツプダウンカウンタ１
１，１２による各計数出力データＤｘ，Ｄｙの比が上述
の勾配Ｓに略一致する常常状態になるまで、初動時に上
記分周出力パルスＳ_X0，Ｓ_Y0の各発生タイミングが徐々
に狭められることになる。すなわち、上記分周回路４
１，４２の各M/N分周出力パルスＳ_X0，Ｓ_Y0を制御パル
スとしてそれぞれ1/Mステツプ角駆動されるパルスモー
タ５１，５２により、ペンヘツドは初動時に徐々に加速
される。

また、定常状態では、上記マイクロコンピユータ１０の
システムクロツクの１６倍の周波数inのクロツクパル
スφckに基いて平滑化処理の施された各分周出力パルス
Ｓ_X0，Ｓ_Y0によつて各パルスモータ５１，５２が1/Mス
テツプ角駆動されるので、極めて滑らかにペンヘツドを
送ることができる。

上記平滑化処理は、各アツプダウンカウンタ１１，１２
の計数出力データＤｘ，Ｄｙによる各ＢＲＭ３１，３２
の制御によつて行なわれるのであるが、システムクロツ
クに同期した最少分解能の制御パルスφｘを計数する第
１のアツプダウンカウンタ１１による計数出力データＤ
ｘが「６４」すなわち「０」に戻つて誤動作するのを上
記第１のＡＮＤゲート２１による停止指令信号Ｐsxにて
上記マイクロコンピユータ１０の動作を停止させること
によつて防止している。すなわち、定常状態では、マイ
クロコンピユータ１０にて形成したＸ方向の制御パルス
φｘの３２発毎に第１のＡＮＤゲート２１による停止指
令信号Ｐsxが上記マイクロコンピユータ１０のシステム
クロツクに同期したタイミングで論理「１」になつて、
各制御パルスφｘ，φｘをシステムクロツクの１周期分
だけ遅らせるようにしている。

また、停止時には、上述の初動時と逆の動作によつて減
速制御が行なわれ、滑らかにペンヘツドを停止させるこ
とができる。

〔考案の効果〕

上述の実施例の説明から明らかなように、本考案に係る
作図機のペンヘツド送り装置では、演算処理手段にて形
成した制御パルスを加算計数するとともに分周手段によ
る1/N分周出力パルスを減算計数する可逆計数手段によ
り得られる制御データによつて、上記分周手段に与える
クロツクパルスの発生手段を制御しているので、始動時
に加速動作および停止時の減速動作を行なうことがで
き、しかも、ペンヘツドを1/Mステツプ送りして、且つ
定常動作状態ではペンヘツドのステツプ送りのタイミン
グを平滑化することができ、円滑なヘツド送りを行なう
ことができる。従つて、所期の目的を十分に達成するこ
とができる。

【図面の簡単な説明】

第１図は演算処理手段にて形成した制御パルスによりペ
ンヘツドの送り制御を行なう場合の基本的な動作を説明
するための模式図であり、第２図は上記制御パルスを示
すタイムチヤートである。 第３図はペンヘツド送り装置の従来例を示すブロツク回
路図である。 第４図は本考案の一実施例を示すブロツク回路図であ
り、第５図は上記実施例の動作を示すタイムチヤートで
ある。 １０……マイクロコンピユータ １１，１２……アツプダウンカウンタ ３０……クロツク発生器 ３１，３２……バイナリーレートマルチプライヤ（ＢＲ
Ｍ） ４１，４２……分周回路 ４１Ａ，４１Ｂ，４２Ａ，４２Ｂ……分周器 ５０……駆動回路 ５１，５２……パルスモータ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】作図データに基いてペンヘッドのステップ
   送り用の制御パルスを形成する演算処理手段と、可逆計
   数手段と、該可逆計数手段にて与えられる制御データに
   応じたパルス数のクロックパルスを上記演算処理手段の
   システムクロックよりも周波数の高い高速クロックに基
   いて発生するクロックパルス発生手段と、該クロックパ
   ルス発生手段にて発生されたクロックパルスを分周する
   分周手段と、該分周手段によるＭ／Ｎ（Ｍ＜Ｎ；Ｍ及び
   Ｎは正の整数）分周出力パルスに応じてペンヘッド送り
   用のパルスモータを駆動する駆動手段を備え、上記可逆
   計数手段にて上記制御パルスを加算計数するとともに上
   記分周手段の１／Ｎ分周出力パルスを減算計数して得ら
   れる制御データにより上記クロックパルス発生手段の動
   作制御を行なうとともに、上記駆動手段にて上記分周手
   段のＭ／Ｎ分周出力パルスに応じてパルスモータを１／
   Ｍステップ送り駆動するようにしたことを特徴とする作
   図機のペンヘッド送り装置。